CN108566194B - 一种用于pwm型同步升压转换器的使能关断时序逻辑电路 - Google Patents

Abstract

本发明涉及同步升压转换器技术领域，尤其涉及一种用于PWM型同步升压转换器的使能关断时序逻辑电路，包括第一非门构成的反相单元，第一与非门和第二与非门构成的第一RS触发器，第三与非门和第二非门构成的第一逻辑单元，第三非门、第四非门、第一MOS管、第二MOS管、电阻和电容构成的逻辑延时单元，第五非门、第四与非门、第五与非门和第六非门构成的第二逻辑单元，第六与非门和第七非门构成的逻辑切换单元，第一或非门和第二或非门构成的第二RS触发器；本发明在现有PWM型同步升压转换器的基础上，将过零检测的输出信号和固定延时信号引入PWM控制信号中，在外界使能关断时对电感储能进行有效释放，降低对功率管的损坏。

Description

一种用于PWM型同步升压转换器的使能关断时序逻辑电路

技术领域

本发明涉及同步升压转换器技术领域，尤其涉及一种用于PWM型同步升压转换器的使能关断时序逻辑电路。

背景技术

现有的同步升压转换器芯片，其基本结构如图1所示，包括同步驱动电路DRV、MOS管M0、MOS管M1、电容C3、电容C4、电感L1，M0为主功率管，M1为续流管，C3、C4、L1、M0、M1构成BOOST架构的同步升压电路，DRV为同步整流的功率驱动，输入逻辑和输出逻辑保持同相。其工作原理为：前级逻辑信号TON_N和TON_P分别为主功率管M0和续流管M1的开启信号，在经过同步驱动电路DRV后，分别产生N_GATE和P_GATE信号来控制主功率管M0和续流管M1的栅极，其中TON_N和N_GATE为同相信号、TON_P和P_GATE为同相信号，当EN跳变为低电平后，TON_N和TON_P分别被置为低电平和高电平，用来关断M0和M1。

工作时，随着外界使能的关闭，芯片内部各逻辑跟随外界使能同时关闭，主功率管M0和续流管M1也相继关闭，储存在电感L1上的能量只能通过续流管的衬底寄生二极管释放。当处于重载条件下时，由于电感L1储能较多且续流管的寄生二极管响应速度有限，储存在电感L1上的能量没有被有效泄放，在功率管关闭瞬间，电感释放能量的过程中，连接两个功率管之间的电感端LX电压脉冲会急剧上升，进而引起功率管损坏，因此，该脉冲电压就是热插拔电源或者使能时导致芯片容易烧坏的主要原因。

现有的同步升压转换器随外界使能开启的过程中，芯片内部一般都设计有延时开关和软启动保护措施，以防止上电过程中的浪涌电流损坏功率管，但在外界使能关闭的过程中，芯片内部并未设计相应的保护措施，因此，需要设计一种延时开关来有效释放电感储能，解决前面所述的电感端LX电压脉冲急剧上升的问题，以达到保护功率管的目的。

发明内容

针对现有技术中的问题，本发明提供一种用于PWM型同步升压转换器的使能关断时序逻辑电路。

为实现以上技术目的，本发明的技术方案是：

一种用于PWM型同步升压转换器的使能关断时序逻辑电路，一种用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：包括反相单元、第一RS触发器、逻辑延时单元、第一逻辑单元、第二逻辑单元、第二RS触发器和逻辑切换单元；

所述反相单元用于将外界使能信号EN转换为反相信号EN0；

所述第一RS触发器R端接入PWM型同步升压转换器内部过零检测的输出信号ZCD，S端接入反相信号EN0，在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；

当外界使能信号EN转变为低电平时，所述逻辑延时单元用于将外界使能信号EN经过延时处理转变为延时信号TD输出；

所述第一逻辑单元用于将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1，当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD的下降沿之间二选一，翻转为低电平；

所述第二逻辑单元用于将同步升压转换器内部振荡器输出的时钟信号OSC和PWM型同步升压转换器内部过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流检测到过零之前，信号ZCD维持高电平，并且在时钟信号OSC的每个周期内，信号ZCD只允许有效一次；

所述第二RS触发器用于输出PWM型同步升压转换器主功率管的开启信号TON_N，R端接入同步升压转换器内部振荡器输出的时钟信号OSC，S端接入反相信号EN0和同步升压转换器内部脉宽比较器的输出信号PWM，当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则允许跳过这个周期；

所述逻辑切换单元用于将开启信号TON_N、第一逻辑单元的输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出PWM型同步升压转换器续流管的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平。

作为优选，所述反相单元包括第一非门，所述第一RS触发器包括第一与非门和第二与非门，所述第一逻辑单元包括第三与非门和第二非门，所述逻辑延时单元包括第三非门、第四非门、第一MOS管、第二MOS管、电阻和电容，所述第二逻辑单元包括第五非门、第四与非门、第五与非门和第六非门，所述逻辑切换单元包括第六与非门和第七非门，所述第二RS触发器包括第一或非门和第二或非门；

所述第一非门的输入端用于接入外界使能信号EN，输出端输出反相信号EN0且分别与第一与非门的第一输入端和第三非门的输入端连接；

所述第一与非门的第二输入端与第二与非门的输出端连接，输出端分别与第二与非门的第一输入端和第三与非门的第二输入端连接；

所述第二与非门的第二输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD；

所述第三与非门的第一输入端与第四非门的输出端连接，输出端与第二非门的输入端连接；

所述第二非门的输出端作为输出信号CE1的输出端；

所述第三非门的输出端分别与第一MOS管的栅极和第二MOS管的栅极连接；

所述第一MOS管的源极与PWM型同步升压转换器的VDD端连接，漏极与电阻的一端连接；

所述第二MOS管的源极分别与PWM型同步升压转换器的GND端和电容的一端连接，漏极分别与电阻的另一端、电容的另一端和第四非门的输入端连接；

所述第五非门的输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，输出端与第四与非门的第一输入端连接；

所述第五与非门的第一输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD，第二输入端与第四与非门的输出端连接，输出端分别与第四与非门的第二输入端和第六非门的输入端连接；

所述第六与非门的第一输入端与第七非门的输出端连接，第二输入端与第六非门的输出端连接，第三输入端与第二非门的输出端连接；

所述第一或非门的第一输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，第二输入端分别与第二或非门的输出端和第七非门的输入端连接，输出端与第二或非门的第一输入端连接；

所述第二或非门的第二输入端用于接入同步升压转换器内部脉宽比较器的输出信号PWM，第三输入端与第一非门的输出端连接；

所述第二或非门输出端作为开启信号TON_N的输出端；

所述第六与非门输出端作为开启信号TON_P的输出端。

从以上描述可以看出，本发明具备以下优点：本发明在现有PWM型同步升压转换器的基础上，增加使能关断逻辑电路，将过零检测的输出信号和固定延时信号引入到传统PWM控制信号中，在外界使能关断时，可以对电感储能进行有效的释放，以降低LX端脉冲电压对功率管的损坏。

附图说明

图1是现有同步升压转换器的基本电路结构图；

图2是本发明的电路结构图；

图3是本发明反相单元、第一RS触发器、逻辑延时单元和第一逻辑单元的电路结构图；

图4是本发明第二RS触发器、第二逻辑单元和逻辑切换单元的电路结构图；

图5是本发明的关断时序波形图。

具体实施方式

结合图1至图4，详细说明本发明的一个具体实施例，但不对本发明的权利要求做任何限定。

如图2至图4所示，一种用于PWM型同步升压转换器的使能关断时序逻辑电路，包括第一非门I1、第二非门I5、第三非门I6、第四非门I7、第五非门I8、第六非门I11、第七非门I13、第一与非门I2、第二与非门I3、第三与非门I4、第四与非门I9、第五与非门I10、第六与非门I12、第一或非门I15、第二或非门I14、第一MOS管M2、第二MOS管M3、电阻R0、电容C0；

第一非门I1的输入端用于接入外界使能信号EN，输出端输出信号EN0，输出端分别与第一与非门的第一输入端和第三非门的输入端连接；

第一与非门I2的第二输入端与第二与非门I3的输出端连接，输出端分别与第二与非门I3的第一输入端和第三与非门I4的第二输入端连接；

第二与非门I3的第二输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD；

第三与非门I4的第一输入端与第四非门I7的输出端连接，输出端与第二非门I5的输入端连接；

第二非门I5输出端输出信号CE1；

第三非门I6的输出端分别与第一MOS管M2的栅极和第二MOS管M3的栅极连接；

第一MOS管M2的源极与PWM型同步升压转换器的VDD信号端连接，漏极与电阻R0的一端连接；

第二MOS管M3的源极分别与PWM型同步升压转换器的GND信号端和电容C0的一端连接，漏极分别与电阻R0的另一端、电容C0的另一端和第四非门I7的输入端连接；

第五非门I8的输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，输出端与第四与非门I9的第一输入端连接；

第五与非门I10的第一输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD，第二输入端与第四与非门I9的输出端连接，输出端分别与第四与非门I9的第二输入端和第六非门I11的输入端连接；

第六与非门I12的第一输入端与第七非门I13的输出端连接，第二输入端与第六非门I11的输出端连接，第三输入端接入第二非门I5的输出信号CE1；

第一或非门I15的第一输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，第二输入端分别与第二或非门I14的输出端和第七非门I13的输入端连接，输出端与第二或非门I14的第一输入端连接；

第二或非门I14的第二输入端用于接入同步升压转换器内部脉宽比较器的输出信号PWM，第三输入端接入第一非门I1的输出信号EN0；

第二或非门I14输出端输出的信号作为同步升压转换器内部功率管M0的开启信号TON_N，高电平表示开启；

第六与非门输出端输出的信号作为同步升压转换器内部续流管M1的开启信号TON_P，低电平表示开启。

其中：

外界使能信号EN，高电平有效，表示芯片开启；

同步升压转换器内部振荡器输出的时钟信号OSC，窄脉冲定义为高电平；

同步升压转换器内部过零检测的输出信号ZCD，低电平表示检测到电感电流过零信号；

同步升压转换器内部脉宽调制比较器的输出信号PWM，高电平表示检测到强制功率管M0关闭信号。

本发明的工作原理为：

外界使能信号EN通过第一非门I1构成的反相单元产生反相信号EN0；

第一与非门I2、第二与非门I3构成第一RS触发器，第一RS触发器R端接入信号ZCD，S端接入反相信号EN0；在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；

第三非门I6、第四非门I7、第一MOS管M2(PMOS管)、第二MOS管M3(NMOS管)、电阻R0、电容C0构成逻辑延时单元；逻辑延时单元在外界使能信号EN转变为低电平时(即在EN下降沿)，将外界使能信号EN经过延时处理转变为延时信号TD输出；MOS管M2和M3用于控制延时电路的开启和关闭，电阻R0和电容C0构成RC延时电路，延时信号TD经过延时产生低电平，延时时间取决于电阻和电容的具体数值；

第三与非门I4、第二非门I5构成第一逻辑单元，第一逻辑单元将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1；当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD下降沿之间二选一，翻转为低电平；设计上需要计算最恶劣应用条件下触发过零检测信号ZCD的时间，将逻辑延时单元的延时时间取的更长，以确保电感电流有些泄放；

第二或非门I14和第一或非门I15构成用于PWM型同步整流的第二RS触发器，第二RS触发器R端接入时钟信号OSC，S端接入反相信号EN0和信号PWM，Q输出端输出主功率管M0的开启信号TON_N；当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则第二RS触发器输出的开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则说明外界使能信号EN已经翻转为低电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则说明PWM脉宽调制进入到了轻载模式，允许跳过这个周期；

第五非门I8、第四与非门I9、第五与非门I10、第六非门I11构成第二逻辑单元，I10输入端接入过零检测信号ZCD，I8输入端接入时钟信号OSC；第二逻辑单元将时钟信号OSC和过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流(电感电流为过零检测的输入信号)检测到过零之前，信号ZCD维持高电平，并且在信号OSC的每个周期内，过零检测信号ZCD只允许有效一次，从而实现过零检测信号逐周期对续流管M1的开启信号TON_P进行控制；

第七非门I13、第六与非门I12构成逻辑切换单元，I13输入端接入第二RS触发器输出的开启信号TON_N，I13的输出、I11的输出和第一逻辑单元的输出信号CE1一起输入到I12；逻辑切换单元将开启信号TON_N、输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出续流管M1的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平，从而实现TON_N到TON_P的逻辑切换。

本发明应用于图1所示的同步升压转换器电路时，其工作过程如下：

当外置使能信号EN翻转为低电平后，反相信号EN0被直接置为高电平，I14输出的开启信号TON_N被置为低电平，主功率管M0永久关闭，电感L1不再储能。

当EN0置为高电平后，PMOS管M2开启，因为电阻R0和电容C0的延时作用，I7输入端维持为低电平；又因为续流开始时电感电流IL比较大，不会触发过零检测，信号ZCD维持为高电平，则由I2和I3构成的第一RS触发器工作于维持状态，I2的输出保持为高电平，信号CE1维持高电平。

因为信号CE1为高电平，同理因为过零检测的输出信号ZCD为高电平，则信号TON_P随着开启信号TON_N翻转为低电平，续流管M1则进入续流状态，在信号CE1或者ZCD翻转之前，M1一直维持续流，对电感电流进行有效泄放。

由RC产生的延时信号TD翻转为低电平或者过零检测的输出信号ZCD翻转为低电平后，信号CE1被置为低电平，则续流管M1关闭，延时信号TD延时结束后，与衬底切换逻辑一起将续流管M1的衬底切换到VIN端，关闭从LX到VOUT的二极管通路。

因为电感电流已经进行了有效泄放，随着M1的关闭，在LX端产生的电压脉冲幅度将很小，对M0和M1的冲击也较弱，达到了有效保护功率管的目的，避免了芯片烧坏。

如图5所示，为本发明的关断时序波形图。

综上所述，本发明具有以下优点：本发明在现有PWM型同步升压转换器的基础上，增加使能关断逻辑电路，将过零检测的输出信号和固定延时信号引入到传统PWM控制信号中，在外界使能关断时，可以对电感储能进行有效的释放，以降低LX端脉冲电压对功率管的损坏。

可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。

Claims (2)

1.一种用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：包括反相单元、第一RS触发器、逻辑延时单元、第一逻辑单元、第二逻辑单元、第二RS触发器和逻辑切换单元；

所述反相单元用于将外界使能信号EN转换为反相信号EN0；

所述第一RS触发器R端接入PWM型同步升压转换器内部过零检测的输出信号ZCD，S端接入反相信号EN0，在外界使能信号EN转变为低电平时，RS触发器Q输出端的输出信号维持高电平不变，直到信号ZCD翻转为低电平，RS触发器Q输出端的输出信号翻转为低电平；

当外界使能信号EN转变为低电平时，所述逻辑延时单元用于将外界使能信号EN经过延时处理转变为延时信号TD输出；

所述第一逻辑单元用于将第一RS触发器Q输出端的输出信号和逻辑延时单元输出的延时信号TD经过逻辑与门运算，产生输出信号CE1，当外界使能信号EN为高电平时，输出信号CE1不经过延时而跟随为高电平，当外界使能信号EN为低电平时，输出信号CE1在延时信号TD下降沿和信号ZCD的下降沿之间二选一，翻转为低电平；

所述第二逻辑单元用于将同步升压转换器内部振荡器输出的时钟信号OSC和PWM型同步升压转换器内部过零检测的输出信号ZCD进行逻辑运算，在PWM型同步升压转换器的电感电流检测到过零之前，信号ZCD维持高电平，并且在时钟信号OSC的每个周期内，信号ZCD只允许有效一次；

所述第二RS触发器用于输出PWM型同步升压转换器主功率管的开启信号TON_N，R端接入同步升压转换器内部振荡器输出的时钟信号OSC，S端接入反相信号EN0和同步升压转换器内部脉宽比较器的输出信号PWM，当时钟信号OSC的上升沿到来时，如果反相信号EN0维持低电平且信号PWM维持低电平，则开启信号TON_N翻转为高电平；如果反相信号EN0维持高电平，则开启信号TON_N不再翻转为高电平；如果信号PWM维持高电平，则允许跳过这个周期；

所述逻辑切换单元用于将第二RS触发器输出的开启信号TON_N、第一逻辑单元的输出信号CE1、第二逻辑单元的输出信号进行逻辑运算，输出PWM型同步升压转换器续流管的开启信号TON_P，当开启信号TON_N维持高电平或者检测到信号ZCD翻转为低电平或者检测到输出信号CE1为低电平时，将开启信号TON_P维持在高电平。

2.根据权利要求1所述的用于PWM型同步升压转换器的使能关断时序逻辑电路，其特征在于：所述反相单元包括第一非门，所述第一RS触发器包括第一与非门和第二与非门，所述第一逻辑单元包括第三与非门和第二非门，所述逻辑延时单元包括第三非门、第四非门、第一MOS管、第二MOS管、电阻和电容，所述第二逻辑单元包括第五非门、第四与非门、第五与非门和第六非门，所述逻辑切换单元包括第六与非门和第七非门，所述第二RS触发器包括第一或非门和第二或非门；

所述第一非门的输入端用于接入外界使能信号EN，输出端输出反相信号EN0且分别与第一与非门的第一输入端和第三非门的输入端连接；

所述第一与非门的第二输入端与第二与非门的输出端连接，输出端分别与第二与非门的第一输入端和第三与非门的第二输入端连接；

所述第二与非门的第二输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD；

所述第三与非门的第一输入端与第四非门的输出端连接，输出端与第二非门的输入端连接；

所述第二非门的输出端作为输出信号CE1的输出端；

所述第三非门的输出端分别与第一MOS管的栅极和第二MOS管的栅极连接；

所述第一MOS管的源极与PWM型同步升压转换器的VDD端连接，漏极与电阻的一端连接；

所述第二MOS管的源极分别与PWM型同步升压转换器的GND端和电容的一端连接，漏极分别与电阻的另一端、电容的另一端和第四非门的输入端连接；

所述第五非门的输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，输出端与第四与非门的第一输入端连接；

所述第五与非门的第一输入端用于接入PWM型同步升压转换器内部过零检测的输出信号ZCD，第二输入端与第四与非门的输出端连接，输出端分别与第四与非门的第二输入端和第六非门的输入端连接；

所述第六与非门的第一输入端与第七非门的输出端连接，第二输入端与第六非门的输出端连接，第三输入端与第二非门的输出端连接；

所述第一或非门的第一输入端用于接入同步升压转换器内部振荡器输出的时钟信号OSC，第二输入端分别与第二或非门的输出端和第七非门的输入端连接，输出端与第二或非门的第一输入端连接；

所述第二或非门的第二输入端用于接入同步升压转换器内部脉宽比较器的输出信号PWM，第三输入端与第一非门的输出端连接；

所述第二或非门输出端输出开启信号TON_N；

所述第六与非门输出端输出开启信号TON_P。