CN107248813A - 一种自适应死区时间调控电路 - Google Patents

Abstract

本发明提出一种自适应死区时间调控电路，属于电源管理领域。包括：延迟产生单元，逻辑电路，D触发器链。PWM为高低电平信号，高电平时下面的同步整流管直接关闭，然后经过一个延迟单元后上面的开关管导通。当PWM为低电平时经过一个延迟单元后上面的开关管先关断，然后再经过一个延迟单元下面的同步整流管再导通。其中延迟时间有D触发器链和一系列逻辑作用，实现了自适应死区时间的控制。这样在保证电路正常工作的基础上，实现了开关电源最大的效率。

Description

一种自适应死区时间调控电路

技术领域

本发明涉及电源管理领域，特别是涉及一种自适应死区时间调控电路。

背景技术

随着便携式电子产品的普及，电源管理系统越来越重要，对于电源性能的要求也越来越高。为了保证开关电源在安全的基础上实现最大效率，死区时间的调控至关重要。死区时间是PWM输出时，为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时段。通常也指PWM响应时间。由于IGBT(绝缘栅极型功率管)等功率器件都存在一定的结电容，所以会造成器件导通关断的延迟现象。一般在设计电路时已尽量降低该影响，比如尽量提高控制极驱动电压电流，设置结电容释放回路等。为了使IGBT工作可靠，避免由于关断延迟效应造成上下桥臂直通，有必要设置死区时间，也就是上下桥臂同时关断时间。死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断，而另一桥臂又处于导通状态，避免直通炸模块。死区时间大，模块工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，输出波形要好一些，只是会降低可靠性，一般为us级。一般来说死区时间是不可以改变的，只取决于功率元件制作工艺。死区时间是指控制不到的时间域。在变频器里一般是指功率器件输出电压、电流的“0”区，在传动控制里一般是指电机正反向转换电压、电流的过零时间。死区时间当然越小越好，但是所以设置死区时间，是为了安全。因此又不可没有。最佳的设置方案是：在保证安全的前提下，越小越好。以不炸功率管、输出不短路为前提。

发明内容

本发明要解决的技术问题是提供一种自适应死区时间调控电路，能够满足保证电路安全的基础上最大限度提高效率。

一种自适应死区时间调控电路包括以下模块：延迟产生单元，逻辑电路，D触发器链。对于自适应死区时间调控电路，PWM的占空比决定开关电源输出的平均电压。PWM不是调节电流的，PWM的意思是脉宽调节，也就是调节方波高电平和低电平的时间比，一个20％占空比波形，会有20％的高电平时间和80％的低电平时间，而一个60％占空比的波形则具有60％的高电平时间和40％的低电平时间，占空比越大，高电平时间越长，则输出的脉冲幅度越高，即电压越高。如果占空比为0％，那么高电平时间为0，则没有电压输出。如果占空比为100％，那么输出全部电压。所以通过调节占空比，可以实现调节输出电压的目的，而且输出电压可以无级连续调节。通过检测输出电流，电压大小反馈回来调整D触发器的时序，在D触发器时序和PWM的共同作用下，可以将死区时间控制到最小，即自适应死区控制。

因此本发明具有如下特点：(1)本电路采用延迟单元来实现延迟，从而使得开关管和同步整流管能正常导通关闭，保证了电路的正常工作(2)本电路采用了自适应死区时间控制，可以在保证电路正常工作的基础上尽量减小死区时间，保证了开关电源比较高的效率。

附图说明

图1为死区时间控制逻辑电路

图2为延迟单元产生电路

图3为小的延迟产生模块

具体实施方式

为使本发明的上述特征和优点更加清晰，下面结合附图对本发明的具体实施方式做详细的说明。

图1为死区时间控制逻辑电路，通过PWM的高电电平控制来调节上下功率管的导通关闭，先只分析PWM的电平高低，不考虑PWM的占空比。由图可知当PWM为高电平时，四输入或非门输出为低电平，这时会控制下面的同步整流管关断，此时引脚1为高电平，进入延迟单元1，延迟单元1和2结构相同如图2所示。延迟单元的具体结构如图3所示。两个反相器中间接一个电容，这样当输入为高电平时，第一个反相器输出为低电平，电容通过前面的反相器下面的MOS管放电，当电容上的电平低到第二个反相器的上面MOS管导通时，这时第二个反相器输出为高电平，所以从输入为高电平到输出为高电平存在一定的延迟时间。当输入低电平时，第一个反相器输出为高电平，此时会对中间的电容进行充电，当电容的电平高到第二个反相器下面MOS管的开启电压，第二个反相器输出为低电平，所以从输入为低电平到输出为低电平存在一定的延迟时间。然后由图2可知，当输入为高电平时，经过四个延迟模块的延迟，四个输出都为高电平，前面A，B经过一串逻辑作用，然后跟后面的四个延迟单元的输出共同作用，下面分析A,B不同电平时前面逻辑的输出，输出为从上到下的输出

从表格中可以看出，无论A，B为高低电平，前面的逻辑输出都会有一个引脚为高电平，这时和延迟单元的输出共同作用下，后面的而四个二输入与非门必定有一个输出为低电平，然后作为四输入与非门的输入，会使得与非门的输出为高电平，这样延迟单元1的输出为高电平，输出经过两个反相器，作为MUX的输入，其中CP＝0，会选择该输入作为输出，该输出会控制开关管导通。这样就实现了当上面的开关管导通时下面的同步整流管关断。这样就保证了下面同步整流管先关断然后上面的开关管才导通，保证PWM为高电平时的死区时间.当PWM为低电平时首先延迟单元1的输入为低电平。

图2为延迟单元产生电路，当输入为低电平，这时经过四个延迟单元的作用会使得四个输出都为低电平，然后后面四个与非门输出都为高电平，经过四输入与非门作用，最后的输出为低电平，即延迟单元的输出为低电平。然后延时单元会关断上面的开关管，同时延迟单元1也会作为延迟单元2的输入，这样延迟单元2的输出同样也会为低电平，作为三输入或非门的输入，该或非门的三个输入都为0，这样输出为高电平，同步整流管开启，这样就保证了上面的开关管先关断，下面的同步整流管再开启，保证了死区时间。其中PWM信号的占空比由后面的反馈电流电压经过ADCD的作用来产生，再去控制后面的功率管。其中延迟单元1,2中的A,B是D触发器加上逻辑单元的作用，这样死区时间的控制会根据后面电压电流的情况来采取不同的延迟时间，即自适应死区时间控制，这样在保证电路正常工作的情况下，是实现了开关电源的最大效率。

图3为小的延迟产生模块，当输入为高电平时，经过第一个反相器作用后为低电平，中间的电容放电，当电容上的电平低到一定程度时，第二个反相器输出为高电平，从而产生了延迟；当输入为低电平时，经过第一个反相器作用后为高电平，中间的电容充电，当电容上的电平高到一定程度时，第二个反相器输出为低电平，从而产生延迟。

整体电路工作原理如下，PWM为高低电平信号，高电平时下面的同步整流管直接关闭，然后经过一个延迟单元后上面的开关管导通。当PWM为低电平时经过一个延迟单元后上面的开关管先关断，然后再经过一个延迟单元下面的同步整流管再导通。其中延迟时间有D触发器链和一系列逻辑作用，实现了自适应死区时间的控制。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种自适应死区时间调控电路，其特征在于包括：死区时间控制的逻辑电路，延迟单元产生电路，小的延迟产生模块；控制死区时间，在保证电路的正常工作的同时，实现最大效率。

2.根据权利要求书1所述的死区时间调控的电路，其特征在于：所述死区时间控制的逻辑电路包括六个反相器，两个延迟单元，一个三输入或非门，和一个选择器；PWM作为两个反相器输入，然后输出到三输入或非门和延迟单元1，或非门控制下面同步导通管的开关，延迟单元1经过一个选择器控制上面开关管的开关。

3.根据权利要求书1所述的死区时间调控的电路，其特征在于：所述延迟单元产生电路包括，四个小的延迟产生模块，两个反相器，四个二输入与非门，两个二输入与门，两个二输入或非门，和一个四输入与非门；延迟单元的四个输出加上前面A,B逻辑的共同作用，控制最后的四输入与非门的输出，输出接选择器和延迟单元2。

4.根据权利要求书1所述的死区时间调控的电路，其特征在于：所述小的延迟产生模块包括两个反向器和一个电容；第一个反相器输出接电容，通过电容的充放电来产生延迟，然后接第二个反相器，该模块是实现了延迟作用。