CN108511346A - Ldmos器件的制造方法 - Google Patents
Ldmos器件的制造方法 Download PDFInfo
- Publication number
- CN108511346A CN108511346A CN201810178625.5A CN201810178625A CN108511346A CN 108511346 A CN108511346 A CN 108511346A CN 201810178625 A CN201810178625 A CN 201810178625A CN 108511346 A CN108511346 A CN 108511346A
- Authority
- CN
- China
- Prior art keywords
- layer
- drift region
- polysilicon
- gate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 96
- 229920005591 polysilicon Polymers 0.000 claims abstract description 95
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000001301 oxygen Substances 0.000 claims abstract description 75
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 75
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 230000015556 catabolic process Effects 0.000 claims abstract description 17
- 238000006396 nitration reaction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 210000003323 beak Anatomy 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件的制造方法，包括步骤：步骤一、提供第一外延层；步骤二、依次形成第一氧化层、第二多晶硅层和第三氮化层，光刻定义出漂移区场氧的形成区域并将形成区域的第二氮化层去除并形成第一开口；步骤三、进行热氧化，第一开口中的第二多晶硅层被局部氧化形成形成漂移区场氧的主体部分；热氧化同时将第二多晶硅层底部的第一外延层氧化形成漂移区场氧的底部部分；之后，去除剩余的第三氮化层和第二多晶硅层；步骤四、在第一外延层的选定区域中形成漂移区；之后，去除第一氧化层；步骤五、形成栅极结构，形成LDMOS器件的体区，源区，漏区。本发明能提高器件的击穿电压，降低器件的导通电阻和关态漏电流。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种LDMOS器件的制造方法。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS)由于具有耐压稿，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。DMOS包括垂直双扩散金属氧化物半导体场效应管(VDMOS)和LDMOS(LDMOS)，在LDMOS器件中，导通电阻是一个重要的指标。BCD工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低特征电阻和导通电阻的要求，LDMOS在本底器区和漂移区的条件与 CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压(BV)存在矛盾和折中，往往无法满足开关管应用的要求，导通电阻通常采用特征电阻(Rsp)表示。因此在获得相同的关态击穿电压(offBV)，应尽量降低Rsp以提高产品的竞争力。
如图1所示，是现有第一种LDMOS器件的结构示意图；以N型器件为例，现有第一种LDMOS器件包括：
N型的第一外延层2，在所述第一外延层2的选定区域中形成有P型的漂移区4 和N型的体区5；所述漂移区4和所述体区5横向隔离有距离。
在所述第一外延层2的底部形成有P型重掺杂的第一埋层1；所述第一埋层1形成于半导体衬底表面。通常，所述半导体衬底为硅衬底，所述第一外延层2为硅外延层。
在所述漂移区4的选定区域中形成由漂移区场氧3。
在所述体区5的表面形成有由栅介质层如栅氧化层6和多晶硅栅7叠加而成的栅极结构，被所述多晶硅栅7覆盖的所述体区5表面用于形成沟道。
所述栅介质层6的第二侧和所述漂移区场氧3的第一侧相接触，所述多晶硅栅7 的第二侧延伸到所述漂移区场氧3的表面上。
源区8a形成于所述体区5表面且所述源区8a的第二侧和所述多晶硅栅7的第一侧自对准。
漏区8b形成于所述漂移区4中且所述漏区8b的第一侧和所述漂移区场氧3的第二侧自对准。
在所述体区5的表面还形成有N型重掺杂的体引出区9，所述体引出区9和所述源区8a的第一侧的侧面相接触。所述体引出区9和所述源区8a会通过相同的接触孔连接到由正面金属层组成的源极。
漏区8b则会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅7则会通过接触孔连接到由正面金属层组成的栅极。
图1中，所述漂移区场氧3为凹陷到第一外延层2的一定深度的结构，通常，所述漂移区场氧3采用浅沟槽隔离工艺(STI)或采用局部氧化工艺(LOCOS)形成。其中，采用STI工艺形成所述漂移区场氧3的步骤包括：a)对硅进行刻蚀形成浅沟槽， b)进行热氧化在浅沟槽表面形成氧化层，c)对沟槽进行氧化层填充，d)经化学机械研磨形成所述漂移区场氧3。而LOCOS工艺是通过对局部的硅进行氧化形成所述漂移区场氧3。在STI和LOCOS工艺中，所述漂移区场氧3越厚，越有利于提高器件的OffBV 和降低关态漏电流(Ioff)，但是越不利于器件的Rsp的降低。相反，所述漂移区场氧3越薄，越有利于降低Rsp，但是会导致OffBV减小且漏电Ioff增大。
图2是现有第二种LDMOS器件的结构示意图；和图1所示的现有第一种结构的区别之处为，现有第二种LDMOS器件中具有如下特征：
图2中，漂移区场氧3a形成于第一外延层2的表面上方的结构，所述漂移区场氧3a采用氧化层淀积加光刻刻蚀工艺形成。现有第二种LDMOS的缺点在于高耐压时，容易在栅介质层6和漂移区场氧3a交接处形成高电场，因此击穿往往发生在该交接处。为了避免这种现象，不得不拉大器件的横向尺寸。但是，拉大横向尺寸会导致器件的Rsp迅速增大。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件的方法，能提高器件的击穿电压，降低器件的导通电阻和关态漏电流。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、提供第二导电类型的第一外延层。
步骤二、在所述第一外延层的表面依次形成第一氧化层、第二多晶硅层和第三氮化层，光刻定义出漂移区场氧的形成区域，将所述漂移区场氧的形成区域的所述第二氮化层去除并形成将所述第二多晶硅层表面暴露的第一开口。
步骤三、进行热氧化，所述第一开口中的所述第二多晶硅层被局部氧化形成形成所述漂移区场氧的主体部分；所述热氧化同时将所述第二多晶硅层底部的所述第一外延层氧化形成所述漂移区场氧的底部部分；所述漂移区场氧由所述主体部分和所述底部部分叠加而成。
之后，去除剩余的所述第三氮化层和所述第二多晶硅层。
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中；之后，去除所述第一氧化层。
步骤五、形成栅极结构，所述栅极结构包括叠加而成的栅介质层和多晶硅栅；形成LDMOS器件的体区，源区，漏区。
所述底部部分在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，降低所述栅介质层和所述漂移区场氧接触处的电场强度，提高关态击穿电压。
所述主体部分用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述底部部分的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
进一步的改进是，步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
进一步的改进是，步骤三中所述底部部分对应的热氧化工艺对所述第一外延层的消耗量为
进一步的改进是，所述主体部分的厚度为
进一步的改进是，步骤五中形成所述栅极结构的步骤包括：
依次形成栅介质层和第一多晶硅层。
进行第一次光刻定义出多晶硅栅的第一侧的侧面位置，依次对所述第一多晶硅层和所述栅介质层进行刻蚀形成所述多晶硅栅的第一侧的侧面并将所述多晶硅栅的第一侧的侧面外的所述第一外延层表面露出。
进行第二次光刻定义出多晶硅栅的第二侧的侧面位置，对所述第一多晶硅层进行刻蚀形成所述多晶硅栅的第二侧的侧面并形成所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构；所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
进一步的改进是，所述体区的形成步骤放置在所述栅极结构的所述多晶硅栅的第一侧的侧面形成之后以及所述多晶硅栅的第二侧的侧面形成之前进行。
进一步的改进是，采用第二导电类型离子注入工艺进行形成所述体区，所述体区位于所述多晶硅栅的第一侧的侧面外的所述第一外延层中，所述体区在退火后延伸到所述多晶硅栅的第一侧的底部，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
进一步的改进是，所述源区和所述漏区的形成步骤放置在所述栅极结构的所述多晶硅栅的第二侧的侧面形成之后进行。
进一步的改进是，进行第一导电类型重掺杂离子注入同时形成所述源区和所述漏区，所述源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；所述漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
进一步的改进是，所述源区和所述漏区形成之后还包括步骤：
进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
进一步的改进是，步骤三中采用湿法刻蚀工艺去除所述第三氮化硅层。
进一步的改进是，步骤三中采用干法刻蚀工艺去除所述所述第二多晶硅层。
进一步的改进是，所述栅介质层为栅氧化层，采用热氧化工艺形成。
进一步的改进是，当步骤三中所述第二多晶硅层有残留时，残留的所述第二多晶硅层在所述栅介质层的热氧化工艺中去除。
本发明对漂移区场氧的形成方法做了有针对性的设计，在现有局部场氧化工艺的基础上，本发明在局部场氧化工艺中的氮化层和氧化层之间增加了多晶硅层，即第三氮化层和第一氧化层之间增加了第二多晶硅层，在打开选定的局部区域时仅将第三氮化层打开即可，之后再在打开的局部区域中进行热氧化，热氧化会同时对第二多晶硅层和底部第一外延层进行氧化，但是由于第二多晶硅层位于顶部且直接和热氧化环境接触，故打开第一开口中的第二多晶硅层会被全部氧化而形成较厚的漂移区场氧的主体部分；而位于第二多晶硅层底部的第一外延层的氧化速率则较慢并会形成较薄的底部部分，由底部部分和主体部分叠加形成一个有机的漂移区场氧的整体结构：
其中，底部部分的具有鸟嘴结构，在具有底部部分的情形下，栅介质层会和漂移区场氧的第一侧的鸟嘴接触，通过鸟嘴，能降低栅介质层和漂移区场氧的接触处的电场强度，从而能提高器件的击穿电压，也即相对于图2所示的现有结构，本发明多了一个具有鸟嘴的底部部分，能提高器件的击穿电压。
另外，本发明的漂移区场氧的厚度主要是由主体部分决定，较厚的漂移区场氧能降低器件的关态漏电流，同时还能保证器件具有较高的击穿电压。
另外，本发明的底部部分的氧化速率较慢而具有较薄的厚度，也即漂移区场氧凹入到第一外延层中的部分的厚度较小，相对于图1所示的现有结构，本发明能使得漂移区电流经过的路径变短，能够降低器件的导通电阻。
另外，本发明的漂移区场氧的主体部分和底部部分是采用局部场氧化工艺同时形成，仅需在现有局部场氧化工艺的基础上增加形成一层第二多晶硅层即可，故本发明的工艺简单，成本较低。
所以，本发明能提高器件的击穿电压，能在击穿电压得到保证的条件下降低器件的导通电阻和关态漏电流，还具有工艺简单的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种LDMOS器件的结构示意图；
图2是现有第二种LDMOS器件的结构示意图；
图3是本发明实施例LDMOS器件的制造方法的流程图；
图4A-图4F是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例LDMOS器件的制造方法的流程图；如图4A至图4F 所示，是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图，本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供第二导电类型的第一外延层102。
本发明实施例方法中，在所述第一外延层102的底部形成有第一导电类型重掺杂的第一埋层101；所述第一埋层101形成于半导体衬底表面。
较佳为，所述半导体衬底为硅衬底，所述第一外延层102为硅外延层。
步骤二、如图4A所示，在所述第一外延层102的表面依次形成第一氧化层110、第二多晶硅层112和第三氮化层113。
如图4B所示，光刻定义出漂移区场氧103的形成区域，将所述漂移区场氧103 的形成区域的所述第二氮化层去除并形成将所述第二多晶硅层112表面暴露的第一开口。
步骤三、如图4C所示，进行热氧化，所述第一开口中的所述第二多晶硅层112 被局部氧化形成形成所述漂移区场氧103的主体部分1031；所述热氧化同时将所述第二多晶硅层112底部的所述第一外延层102氧化形成所述漂移区场氧103的底部部分 1302；所述漂移区场氧103由所述主体部分1031和所述底部部分1302叠加而成。
本发明实施例方法中，所述底部部分1302对应的热氧化工艺对所述第一外延层102的消耗量为所述主体部分1031的厚度为
之后，如图4D所示，去除剩余的所述第三氮化层113和所述第二多晶硅层112。较佳为，采用湿法刻蚀工艺去除所述第三氮化硅层。采用干法刻蚀工艺去除所述所述第二多晶硅层112。
步骤四、如图4D所示，采用第一导电类型离子注入工艺在所述第一外延层102 的选定区域中形成漂移区104，所述漂移区场氧103位于所述漂移区104的部分区域中。所述漂移区104的离子注入工艺中所述第一氧化层110保留，注入完成之后去除所述第一氧化层110。
步骤五、形成栅极结构，所述栅极结构包括叠加而成的栅介质层106和多晶硅栅107；形成LDMOS器件的体区105，源区108，漏区109。
所述底部部分1302在所述漂移区场氧103的第一侧形成一个鸟嘴使得所述栅介质层106和所述漂移区场氧103的第一侧的鸟嘴接触，降低所述栅介质层106和所述漂移区场氧103接触处的电场强度。
所述主体部分1031用于在保证所述漂移区场氧103的总厚度保持不变的条件下减少所述底部部分1302的厚度，从而减少所述漂移区场氧103的底部和所述第一外延层102表面之间的距离，用以降低器件的导通电阻。
本发明实施例方法中，步骤五包括如下分步骤：
如图4E所示，依次形成栅介质层106和第一多晶硅层。较佳为，所述栅介质层 106为栅氧化层，采用热氧化工艺形成。当步骤三中所述第二多晶硅层112有残留时，残留的所述第二多晶硅层112在所述栅介质层106的热氧化工艺中去除。
如图4E所示，进行第一次光刻定义出多晶硅栅107的第一侧的侧面位置，依次对所述第一多晶硅层和所述栅介质层106进行刻蚀形成所述多晶硅栅107的第一侧的侧面并将所述多晶硅栅107的第一侧的侧面外的所述第一外延层102表面露出。
如图4E所示，在所述栅极结构的所述多晶硅栅107的第一侧的侧面形成之后，采用第二导电类型离子注入工艺进行形成所述体区105，所述体区105位于所述多晶硅栅107的第一侧的侧面外的所述第一外延层102中，所述体区105在退火后延伸到所述多晶硅栅107的第一侧的底部，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。
如图4F所示，进行第二次光刻定义出多晶硅栅107的第二侧的侧面位置，对所述第一多晶硅层进行刻蚀形成所述多晶硅栅107的第二侧的侧面并形成所述多晶硅栅 107，由所述栅介质层106和所述多晶硅栅107叠加形成栅极结构；所述栅介质层106 的第二侧和所述漂移区场氧103的第一侧相接触，所述多晶硅栅107的第二侧延伸到所述漂移区场氧103的表面上。
如图4F所示，在所述栅极结构的所述多晶硅栅107的第二侧的侧面形成之后进行，进行第一导电类型重掺杂离子注入同时形成所述源区108和所述漏区109，所述源区108形成于所述体区105表面且所述源区108的第二侧和所述多晶硅栅107的第一侧自对准；所述漏区109形成于所述漂移区104中且所述漏区109的第一侧和所述漂移区场氧103的第二侧自对准。
如图4F所示，所述源区108和所述漏区109形成之后还包括步骤：
进行第二导电类型重掺杂离子注入在所述体区105的表面形成体引出区，所述体引出区和所述源区108的第一侧的侧面相接触。
本发明实施例对漂移区场氧103的形成方法做了有针对性的设计，在现有局部场氧化工艺的基础上，本发明实施例在局部场氧化工艺中的氮化层和氧化层之间增加了多晶硅层，即第三氮化层113和第一氧化层110之间增加了第二多晶硅层112，在打开选定的局部区域时仅将第三氮化层113打开即可，之后再在打开的局部区域中进行热氧化，热氧化会同时对第二多晶硅层112和底部第一外延层102进行氧化，但是由于第二多晶硅层112位于顶部且直接和热氧化环境接触，故打开第一开口中的第二多晶硅层112会被全部氧化而形成较厚的漂移区场氧103的主体部分1031；而位于第二多晶硅层112底部的第一外延层102的氧化速率则较慢并会形成较薄的底部部分 1302，由底部部分1302和主体部分1031叠加形成一个有机的漂移区场氧103的整体结构：
其中，底部部分1302的具有鸟嘴结构，在具有底部部分1302的情形下，栅介质层106会和漂移区场氧103的第一侧的鸟嘴接触，通过鸟嘴，能降低栅介质层106和漂移区场氧103的接触处的电场强度，从而能提高器件的击穿电压，也即相对于图2 所示的现有结构，本发明实施例多了一个具有鸟嘴的底部部分1302，能提高器件的击穿电压。
另外，本发明实施例的漂移区场氧103的厚度主要是由主体部分1031决定，较厚的漂移区场氧103能降低器件的关态漏电流，同时还能保证器件具有较高的击穿电压。
另外，本发明实施例的底部部分1302的氧化速率较慢而具有较薄的厚度，也即漂移区场氧103凹入到第一外延层102中的部分的厚度较小，相对于图1所示的现有结构，本发明实施例能使得漂移区104电流经过的路径变短，能够降低器件的导通电阻。
另外，本发明实施例的漂移区场氧103的主体部分1031和底部部分1302是采用局部场氧化工艺同时形成，仅需在现有局部场氧化工艺的基础上增加形成一层第二多晶硅层112即可，故本发明的工艺简单，成本较低。
所以，本发明实施例能提高器件的击穿电压，能在击穿电压得到保证的条件下降低器件的导通电阻和关态漏电流，还具有工艺简单的优点。
当LDMOS器件为N型器件时即为NLDMOS器件时，第一导电类型为N型，第二导电类型为P型；反之，当LDMOS器件为P型器件时即为PLDMOS器件时，第一导电类型为P型，第二导电类型为N型。器件仿真发现，相比于现有的标准，本发明实施例制造方法形成的NLDMOS器件的特征电阻即Rsp与现有方法形成的NLDMOS器件的特征电阻在25V～30V区间基本一致，在32V～40V区间已优于现有方法形成的NLDMOS器件。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供第二导电类型的第一外延层；
步骤二、在所述第一外延层的表面依次形成第一氧化层、第二多晶硅层和第三氮化层，光刻定义出漂移区场氧的形成区域，将所述漂移区场氧的形成区域的所述第二氮化层去除并形成将所述第二多晶硅层表面暴露的第一开口；
步骤三、进行热氧化，所述第一开口中的所述第二多晶硅层被局部氧化形成形成所述漂移区场氧的主体部分；所述热氧化同时将所述第二多晶硅层底部的所述第一外延层氧化形成所述漂移区场氧的底部部分；所述漂移区场氧由所述主体部分和所述底部部分叠加而成；
之后，去除剩余的所述第三氮化层和所述第二多晶硅层；
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中；之后，去除所述第一氧化层；
步骤五、形成栅极结构，所述栅极结构包括叠加而成的栅介质层和多晶硅栅；形成LDMOS器件的体区，源区，漏区；
所述底部部分在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，降低所述栅介质层和所述漂移区场氧接触处的电场强度，提高关态击穿电压；
所述主体部分用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述底部部分的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
2.如权利要求1所述的LDMOS器件的制造方法，其特征在于：步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
3.如权利要求2所述的LDMOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
4.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤三中所述底部部分对应的热氧化工艺对所述第一外延层的消耗量为
5.如权利要求1所述的LDMOS器件的制造方法，其特征在于：所述主体部分的厚度为
6.如权利要求1所述的LDMOS器件的制造方法，其特征在于：步骤五中形成所述栅极结构的步骤包括：
依次形成栅介质层和第一多晶硅层；
进行第一次光刻定义出多晶硅栅的第一侧的侧面位置，依次对所述第一多晶硅层和所述栅介质层进行刻蚀形成所述多晶硅栅的第一侧的侧面并将所述多晶硅栅的第一侧的侧面外的所述第一外延层表面露出；
进行第二次光刻定义出多晶硅栅的第二侧的侧面位置，对所述第一多晶硅层进行刻蚀形成所述多晶硅栅的第二侧的侧面并形成所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构；所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
7.如权利要求6所述的LDMOS器件的制造方法，其特征在于：所述体区的形成步骤放置在所述栅极结构的所述多晶硅栅的第一侧的侧面形成之后以及所述多晶硅栅的第二侧的侧面形成之前进行。
8.如权利要求7所述的LDMOS器件的制造方法，其特征在于：采用第二导电类型离子注入工艺进行形成所述体区，所述体区位于所述多晶硅栅的第一侧的侧面外的所述第一外延层中，所述体区在退火后延伸到所述多晶硅栅的第一侧的底部，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
9.如权利要求6所述的LDMOS器件的制造方法，其特征在于：所述源区和所述漏区的形成步骤放置在所述栅极结构的所述多晶硅栅的第二侧的侧面形成之后进行。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于：进行第一导电类型重掺杂离子注入同时形成所述源区和所述漏区，所述源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；所述漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
11.如权利要求1所述的LDMOS器件的制造方法，其特征在于：所述源区和所述漏区形成之后还包括步骤：
进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
12.如权利要求1所述的LDMOS器件的制造方法，其特征在于：步骤三中采用湿法刻蚀工艺去除所述第三氮化硅层。
13.如权利要求1所述的LDMOS器件的制造方法，其特征在于：步骤三中采用干法刻蚀工艺去除所述第二多晶硅层。
14.如权利要求1或6所述的LDMOS器件的制造方法，其特征在于：所述栅介质层为栅氧化层，采用热氧化工艺形成。
15.如权利要求14所述的LDMOS器件的制造方法，其特征在于：当步骤三中所述第二多晶硅层有残留时，残留的所述第二多晶硅层在所述栅介质层的热氧化工艺中去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810178625.5A CN108511346B (zh) | 2018-03-05 | 2018-03-05 | Ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810178625.5A CN108511346B (zh) | 2018-03-05 | 2018-03-05 | Ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511346A true CN108511346A (zh) | 2018-09-07 |
| CN108511346B CN108511346B (zh) | 2021-01-22 |
Family
ID=63376044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810178625.5A Active CN108511346B (zh) | 2018-03-05 | 2018-03-05 | Ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511346B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416089A (zh) * | 2019-07-31 | 2019-11-05 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094341A (zh) * | 2011-11-08 | 2013-05-08 | 上海华虹Nec电子有限公司 | 低导通电阻的超高压nldmos器件及其制备方法 |
| CN103367149A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | Ldmos晶体管的场氧化层隔离结构及制备方法 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
| CN105185832A (zh) * | 2015-09-22 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 超高压隔离结构 |
-
2018
- 2018-03-05 CN CN201810178625.5A patent/CN108511346B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094341A (zh) * | 2011-11-08 | 2013-05-08 | 上海华虹Nec电子有限公司 | 低导通电阻的超高压nldmos器件及其制备方法 |
| CN103367149A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | Ldmos晶体管的场氧化层隔离结构及制备方法 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
| CN105185832A (zh) * | 2015-09-22 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 超高压隔离结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416089A (zh) * | 2019-07-31 | 2019-11-05 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511346B (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| US9673289B2 (en) | Dual oxide trench gate power MOSFET using oxide filled trench | |
| US7345341B2 (en) | High voltage semiconductor devices and methods for fabricating the same | |
| CN106298941B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN107887387A (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| CN108258051A (zh) | Ldmos器件及其制造方法 | |
| CN104465404B (zh) | 射频ldmos器件的制造方法 | |
| CN107799601A (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| CN107994076A (zh) | 沟槽栅超结器件的制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
| CN105355548B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN104425520B (zh) | 半导体器件及形成方法 | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN102723278B (zh) | 半导体结构形成方法 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN108511346A (zh) | Ldmos器件的制造方法 | |
| CN104916540B (zh) | 一种应变沟道晶体管及其制备方法 | |
| CN107527857B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US20220029014A1 (en) | Semiconductor device with isolation layer | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |