CN108475674B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108475674B
CN108475674B CN201680039711.7A CN201680039711A CN108475674B CN 108475674 B CN108475674 B CN 108475674B CN 201680039711 A CN201680039711 A CN 201680039711A CN 108475674 B CN108475674 B CN 108475674B
Authority
CN
China
Prior art keywords
type semiconductor
zener diode
semiconductor layer
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680039711.7A
Other languages
English (en)
Other versions
CN108475674A (zh
Inventor
小谷凉平
松原寿树
石塚信隆
三川雅人
押野浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN108475674A publication Critical patent/CN108475674A/zh
Application granted granted Critical
Publication of CN108475674B publication Critical patent/CN108475674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【课题】在方向偏置施加状态下防止半导体开关开启。【解决手段】包括：半导体开关SW，具有集电极C、发射极E、以及栅电极G；齐纳二极管5A，其一端与集电极C电气连接，其另一端与栅电极G电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及齐纳二极管5B，其一端与栅电极G电气连接，其另一端与发射极E电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，其中，齐纳二极管5A以及齐纳二极管5B被构成为：在反向偏置施加状态下，栅电极G的电压不会上升至半导体开关SW的开启阀值电压。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，具体为涉及一种具有半导体开关以及齐纳二极管(Zener Diode)的半导体装置。
背景技术
以往，具有包含所谓MOS结构的半导体开关的半导体装置已被普遍认知。在这样的半导体装置中，设置有齐纳二极管来用于过电压保护。而齐纳二极管通常被设置为N型半导体层与P型半导体层相邻配置的结构。
例如，当半导体开关为绝缘栅极双极晶体管(Insulated Gate BipolarTransistor：IGBT)时，在集电极与栅电极之间设置有第一齐纳二极管，而在栅电极与发射极之间设置有第二齐纳二极管。第一齐纳二极管与第二齐纳二极管被串联连接。
先行技术文献
专利文献1：特开2009-111304号公报
如上述般，在设置有用于过电压保护的第一以及第二齐纳二极管的半导体装置中，为了满足期望的耐压，要求在反向偏置施加状态下半导体开关不会开启(ON)。这里所说的“反向偏置施加状态”是指半导体开关的第一主电极与高电位连接，第二主电极与低电位连接，并且控制电极被输入断开(OFF)信号的状态。当半导体开关为IGBT时，第一主电极为集电极，第二主电极为发射极，控制电极为栅电极。断开信号则为低于开启阀值电压的电压。
然而，在反向偏置施加状态下，会由于被施加于第一主电极与第二主电极之间的高电压，而导致串联后的第一齐纳二极管以及第二齐纳二极管中流通漏电流。这样一来，施加于第一主电极与第二主电极之间的高电压就会因该漏电流而被分压，从而导致控制电极的电压在无意中到达或超过开启阀值电压。其所带来结果就是，可能会导致半导体开关开启。
因此，本发明基于对上述知识的认识，目的是提供一种能够在反向偏置施加状态下防止半导体开关开启的半导体装置。
发明内容
本发明涉及的半导体装置，其特征在于，包括：
半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；
第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及
第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，
其中，所述第一齐纳二极管以及所述第二齐纳二极管被构成为：在所述第一主电极与高电位连接，所述第二主电极与低电位连接，并且所述控制电极被输入所述半导体开关的断开信号的反向偏置施加状态下，所述控制电极的电压不会上升至所述半导体开关的开启阀值电压。
另外，在所述半导体装置中，也可以是：
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积更小。
另外，在所述半导体装置中，也可以是：
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的宽度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的宽度更短。
另外，在所述半导体装置中，也可以是：
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的厚度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的厚度更薄。
另外，在所述半导体装置中，也可以是：
其中，设置有与所述第二齐纳二极管并联连接的，并且与所述第二齐纳二极管一同被集成的集成电阻。
另外，在所述半导体装置中，也可以是：
其中，构成所述第二齐纳二极管的多个所述N型半导体层中的被所述P型半导体层夹住的N型半导体层没有被形成在所述第二齐纳二极管的整个宽度上，并且在所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。
另外，在所述半导体装置中，也可以是：
其中，构成所述第二齐纳二极管的P型半导体层从平面看被形成为蛇行形状。
另外，在所述半导体装置中，也可以是：
其中，被所述P型半导体层夹住的N型半导体层的前端从平面看被形成为圆弧状。
另外，在所述半导体装置中，也可以是：
其中，在所述相邻的P型半导体层的连接区域上配置有电阻比所述P型半导体层更低的低电阻P型半导体层。
另外，在所述半导体装置中，也可以是：
其中，所述低电阻P型半导体层被形成为将所述N型半导体层的前端部包围。
另外，在所述半导体装置中，也可以是：
其中，所述低电阻P型半导体层被配置在：构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层之间的PN结处形成的耗尽层的外侧。
另外，在所述半导体装置中，也可以是：
其中，在所述第二齐纳二极管的宽度方向上的两端处，所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。
另外，在所述半导体装置中，也可以是：
其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是不同的。
另外，在所述半导体装置中，也可以是：
其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是相同的。
另外，在所述半导体装置中，也可以是：
其中，构成所述第二齐纳二极管的所述N型半导体层是在半导体层中导入N型掺杂物后构成的，并且其没有被形成在所述半导体层的整个厚度上。
另外，在所述半导体装置中，也可以是：
其中，构成所述第一齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第一齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，并且，构成所述第二齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第二齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，
构成所述第一齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第一NPN型双极晶体管的电流放大倍数比构成所述第二齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第二NPN型双极晶体管的电流放大率数更小。
另外，在所述半导体装置中，也可以是：
其中，所述第一NPN型双极晶体管的所述P型半导体层比所述第二NPN型双极晶体管的所述P型半导体层更长。
另外，在所述半导体装置中，也可以是：
其中，所述第一NPN型双极晶体管的所述P型半导体层的掺杂物浓度比所述第二NPN型双极晶体管的所述P型半导体层的掺杂物浓度更高。
发明效果
根据本发明，通过使反向偏置施加状态下的控制电极的电压不达到开启阀值电压，就能够在反向偏置施加状态下防止半导体开关开启。
简单附图说明
图1是本发明的第一实施方式涉及的半导体装置的内部构成概略图。
图2是第一实施方式涉及的半导体装置的平面图。
图3是齐纳二极管5A(5B)的部分斜视图。
图4是第一实施方式涉及的半导体装置中半导体开关的电流-电压特性展示图。
图5是第二实施方式涉及的半导体装置的齐纳二极管的平面图。
图6是本发明的第三实施方式涉及的半导体装置的内部构成概略图。
图7是第三实施方式涉及的半导体装置中的第一例涉及的齐纳二极管5B的平面图。
图8是第三实施方式涉及的半导体装置中的第二例涉及的齐纳二极管5B的平面图。
图9是第三实施方式涉及的半导体装置中的第三例涉及的齐纳二极管5B的平面图。
图10是图9中区域L1的放大平面图。
图11是第三实施方式涉及的半导体装置中的第四例涉及的齐纳二极管5B的平面图。
图12是图11中区域L2的放大平面图。
图13是第三实施方式涉及的半导体装置中的第五例涉及的齐纳二极管5B的平面图。
图14是第三实施方式涉及的半导体装置中的第六例涉及的齐纳二极管5B的平面图。
图15是第三实施方式涉及的半导体装置中的第七例涉及的齐纳二极管5B的平面图。
图16是第四实施方式涉及的半导体装置中的第一例涉及的齐纳二极管5B的平面图。
图17是第四实施方式涉及的半导体装置中的第二例涉及的齐纳二极管5B的平面图。
图18是第四实施方式涉及的半导体装置中的第三例涉及的齐纳二极管5B的平面图。
图19是实施方式涉及的点火装置100的构成概略图。
【发明的具体实施方式】
以下，将参照附图对本发明的实施方式进行说明。各图中具有同等功能的构成要素使用同一符号进行了标示。
(第一实施方式)
首先，将参照图1～图4，对本发明的第一实施方式涉及的半导体装置进行说明。
第一实施方式涉及的半导体装置1如图1所示，包括：半导体开关SW；齐纳二极管5A(第一齐纳二极管)；以及齐纳二极管5B(第二齐纳二极管)。
半导体开关SW具有与高电位相连接的第一主电极、与低电位相连接的第二主电极、以及控制电极。半导体开关SW具有MOS结构，并且其在本实施方式中为绝缘栅极型双极晶体管(IGBT)。第一主电极为集电极C、第二主电极为发射极E、控制电极为栅电极G。集电极C与高电位(例如400V)相连接，发射极E与低电位(例如接地)相连接。栅电极G与由微型处理器等构成的控制部(未图示)相连接。
另外，半导体开关SW不仅限于IGBT，也可以是具有MOS结构的其他半导体开关。例如，半导体开关SW也可以是场效应晶体管(MOS Field Effect Transistor：MOSFET)。当半导体开关SW为N型MOSFET时，与高电位相连接的第一主电极为漏电极，与低电位相连接的第二主电极为源电极。
齐纳二极管5A与齐纳二极管5B如图1所示，被串联连接。齐纳二极管5A以及5B为多个齐纳二极管元件反方向串联的结构，并且作为过电压保护二极管发挥功能。如图1所示，齐纳二极管5A的一端与集电极C电气连接，另一端与栅电极G电气连接。齐纳二极管5B的一端与栅电极G电气连接，另一端与发射极E电气连接。
在反向偏置施加状态下，由于流通断开状态下的流通半导体开关SW的电流足够小，因此流通齐纳二极管5A的漏电流与流通齐纳二极管5B的漏电流几乎相等。
接下来，对半导体装置1的具体构成进行说明。在半导体装置1中，在导电性的半导体基板2的上端面与下端面之间流通有主电流。半导体基板2例如虽然为硅基板，但也可以是其他的半导体基板(SiC基板、GaN基板等)。半导体基板2的导电类型虽然为N型，但并不仅限于此。
如图2所示，在半导体基板2的上端面上配置有流通主电流的活性区域(Activeregion)A、以及包围该活性区域A的耐压区域B。耐压区域B包含了半导体基板2的周缘部。这里的“周缘部”是指：包含半导体基板2侧面的半导体基板2的周缘部分。半导体基板2的上端面上除了栅电极G以外，还配置有被形成在活性区域A上的发射极E(未图示)。另外，半导体基板2的下端面上配置有集电极C(未图示)。
如图2所示，齐纳二极管5A以及5B配置在半导体基板2的上端面上。在本实施方式中，齐纳二极管5A的宽度W1比齐纳二极管5B的的宽度W2更短。再有，齐纳二极管5A以及5B的配置位置不仅限于图2中所示的位置。
如图2所示，半导体基板2的耐压区域B上还配置有用于使IGBT的耐压特性稳定的导体部6、7、8、9。导体部6、7、8、9例如由多晶硅或铝等导电性材料构成。导体部6、7、8、9被形成为沿耐压区域B包围活性区域A，并且分别与齐纳二极管5A的规定部位电气连接。另外，与导体部6、7、8、9连接的的半导体层与导体部为相同的导电类型。导体部的数量不仅限于四条，可以为任意条。
接下来，对齐纳二极管5A(5B)的具体构成进行说明。如图3所示，齐纳二极管5A的结构为N型半导体层5n与P型半导体层5p沿长度方向交互地相邻配置。齐纳二极管5B的结构也同样如此。不过，由于齐纳二极管5B所被要求的耐压比齐纳二极管5A更低，因此齐纳二极管5B中包含的半导体层的数量也比齐纳二极管5A更少。
如图3所示，N型半导体层5n与P型半导体层5p被形成在绝缘膜4上。该绝缘膜4倍形成在半导体基板2的上端面上。例如，绝缘膜4为硅氧化膜(SiO2膜)，具体为场氧化膜。绝缘膜4的厚度例如为200nm～2000nm。
齐纳二极管5A以及5B例如按如下方式来形成。首先，在绝缘膜4上形成多晶硅层。多晶硅层的厚度例如为100nm～1000nm。接着，在形成后的多晶硅层中导入P型掺杂物(硼等)从而形成P型半导体区域。P型半导体层5p中P型掺杂物的浓度例如为1×1017cm-3～1×1019cm-3。然后，选择性地使用离子注入法等方法仅在P型半导体区域的规定区域中导入N型掺杂物(磷等)从而形成N型半导体层5n。而未形成有N型半导体层5n的P型半导体区域则为P型半导体层5p。
另外，N型半导体层5n的N型掺杂物浓度例如为1×1019cm-3～1×1021cm-3。在该齐纳二极管5A、5B中，P型半导体层5p中P型掺杂物的浓度比N型半导体层5p中N型掺杂物的浓度更低。
齐纳二极管5A以及5B被构成为：在反向偏置施加状态下，栅电极G的电压不会上升至半导体开关SW的开启阀值电压。具体来说，在第一实施方式中，构成齐纳二极管5A的N型半导体层5n与P型半导体层5p的接合面积，比构成齐纳二极管5B的N型半导体层5n与P型半导体层5p的接合面积更小。通过这样，就能够减少在反向偏置施加状态下流通齐纳二极管5A的漏电流。而通过减少流通齐纳二极管5A的漏电流，由于流通齐纳二极管5B的漏电流也会减少，因此齐纳二极管5B处的电压降就得以被抑制。即，能够抑制半导体开关SW的控制电极的电压上升。
这里，将参照图4对抑制控制电极的电压上升进行说明。在图4中，横轴代表的电压为施加到栅电极G与发射极E之间(以下简称为“栅极发射极间”)的齐纳二极管5B处的电压VGE，或施加到集电极栅极间的齐纳二极管5A处的电压VCG。纵轴代表的电流为流通栅极发射极间的齐纳二极管5B处的电流IGE，或流通集电极栅极间的齐纳二极管5A处的电流ICG。电流ICG’是流通以往的构成(即，集电极栅极间的齐纳二极管的接合面积与栅极发射极间的齐纳二极管相同)中集电极栅极间的齐纳二极管处的电流。电压V1为半导体开关SW开启时的电压。I1为与电压V1相对应的栅极发射极间的电流。电压V2为半导体装置1所期望的耐电压(例如400V)。I2为与电压V2相对应的集电极栅极间的电流。
如图4所示，在以往构成的情况下，在反向偏置施加状态下，与电压V2相对应的电流I3变得比电流I1更大。如前述般，在反向偏置施加状态下，流通齐纳二极管5A的漏电流与流通齐纳二极管5B的漏电流几乎相等。因此，栅极发射极间的电压就会达到或超过半导体开关SW的开启阀值电压，从而导致半导体开关SW开启。
相对于此，在本实施方式中，在反向偏置施加状态下，流通齐纳二极管5A的电流ICG比以往构造中的电流ICG’下降得更低。通过这样，如图4所示，与电压V2相对应的电流I2就变得比电流I1更小。即，在集电极发射极间施加期望的耐电压时，流通齐纳二极管5A的漏电流(该电流与流通齐纳二极管5B的漏电流相等)就会变得比栅电极的电压到达开启阀值电压时流通齐纳二极管5B的漏电流更小。
因此，在反向偏置施加状态下，栅电极发射极间的电压就会低于半导体开关SW的开启阀值电压，从而半导体开关SW就不会开启。像这样，根据第一实施方式，就能够防止在反向偏置施加状态下半导体开关SW误开启。
作为齐纳二极管5A、5B的接合面积的调整方法，有调整半导体层的宽度、以及调整半导体层的厚度这两个方法。这里的“半导体层的宽度”是指N型半导体层以及P型半导体层的邻接方向(即，图3中与“长度方向”垂直相交的方向，即，图3的“宽度方向”))的长度。
在调整半导体层的宽度时，使构成齐纳二极管5A的N型半导体层5n与P型半导体层5p的宽度，比构成齐纳二极管5B的N型半导体层5n与P型半导体层5p的宽度更短。在本实施方式中，如图2所示，构成齐纳二极管5A的宽度W1比构成齐纳二极管5B的宽度W2更短。
在调整半导体层的厚度时，构成齐纳二极管5A的N型半导体层5n与P型半导体层5p的厚度，比构成齐纳二极管5B的N型半导体层5n与P型半导体层5p的厚度更薄。
如上述般，在第一实施方式中，构成齐纳二极管5A的N型半导体层5n与P型半导体层5p的接合面积，比构成齐纳二极管5B的N型半导体层5n与P型半导体层5p的接合面积更小。通过这样，就能够减小齐纳二极管5A的漏电流，并且抑制齐纳二极管5B处的电压降。
因此，根据第一实施方式，就能够防止在反向偏置施加状态下半导体开关SW误开启。
(第二实施方式)
接下来，将参照图5，对本发明的第二实施方式涉及的半导体装置进行说明。在第二实施方式中，是将栅极发射极间的齐纳二极管5B看作为双极晶体管，并且通过提升该晶体管的电流放大倍数来增加栅极发射极间的漏电流从而抑制栅极电压的上升。下面，将以其与第一实施方式之间的差异点为中心来对第二实施方式进行说明。
第二实施方式涉及的半导体装置与第一实施方式涉及的半导体装置1一样，包括：半导体开关SW；齐纳二极管5A；以及齐纳二极管5B。
如前述般，构成齐纳二极管5A、5B的P型半导体层5p的P型掺杂物的浓度比N型半导体层5n的N型掺杂物的浓度更低。因此，如图5所示，能够将连续的N型半导体层5n、P型半导体层5p以及N型半导体层5n视作为构成了NPN型晶体管。
而且，在第二实施方式中，构成齐纳二极管5A的，由连续的N型半导体层5n、P型半导体层5p以及N型半导体层5n所构成的第一NPN型双极晶体管的电流放大倍数(hFE)，比构成齐纳二极管5B的，由连续的N型半导体层5n、P型半导体层5p以及N型半导体层5n所构成的第二NPN型双极晶体管的电流放大倍数更小。通过这样，由于齐纳二极管5B处于低电阻状态，因此齐纳二极管5B处的电压降(即，栅极电压上升)就会被得以抑制。其结果就是，在反向偏置施加状态下，栅极发射极间的电压低于半导体开关SW的开启阀值电压，从而能够不使半导体开关SW开启。
作为调整NPN型双极晶体管的电流放大倍数的方法，有调整作为基极区域的P型半导体层5p的长度、以及调整P型半导体层5p的掺杂物浓度这两个方法。
在调整P型半导体层5p的长度时，使第一NPN型双极晶体管的P型半导体层5p，比第二NPN型双极晶体管的P型半导体层5p更长。这里的“P型半导体层5p的长度”是指齐纳二极管5A、5B在长度方向上的长度。
在调整P型半导体层5p的P型掺杂物浓度时，使第一NPN型双极晶体管的P型半导体层5p的P型掺杂物浓度，比第二NPN型双极晶体管的P型半导体层5p的P型掺杂物浓度更高。
如上述般，在第二实施方式中，通过降低齐纳二极管5B的电阻来抑制栅极电压的上升。因此，根据第二实施方式，就能够防止在反向偏置施加状态下半导体开关SW误开启。
(第三实施方式)
接下来，将参照图6～图15，对本发明的第三实施方式涉及的半导体装置进行说明。在第三实施方式中，通过设置与齐纳二极管5B并联连接的集成电阻，使栅极发射极间的漏电流增加从而来抑制栅极电压的上升。
第三实施方式涉及的半导体装置1A如图6所示，包括：半导体开关SW；齐纳二极管5A；齐纳二极管5B；以及与齐纳二极管5B并联连接的集成电阻R。集成电阻R如后述般与齐纳二极管5B并联连接，并且与齐纳二极管5B一同被集成(一体形成)。换言之，集成电阻R不是外置电阻。
在本实施方式中，构成齐纳二极管5B的多个N型半导体层5n中的被P型半导体层5p夹住的N型半导体层5n没有被形成在齐纳二极管5B的整个宽度上。并且，在齐纳二极管5B的长度方向上相邻的P型半导体层5p之间相连。通过这样，集成电阻R就会因比N型半导体层5n更高电阻的P型半导体层5p而被分散地形成。下面，将列举多个具体的例子来予以说明。
在图7所示的例子中，构成齐纳二极管5B的P型半导体层5p从平面看被形成为蛇行形状。通过这样，就能够获得齐纳二极管以及电阻这两方面的特性。
另外，如图8所示，被P型半导体层5p夹住的N型半导体层5n的前端从平面看被形成为圆弧状。通过这样，就能够缓和N型半导体层5n的前端部的电流集中。
另外，如图9所示，在相邻的P型半导体层5p的连接区域上可以配置有电阻比P型半导体层5p更低的低电阻P型半导体层5pp。P型半导体层5pp的P型掺杂物浓度比P型半导体层5p更高。通过这样，就能够抑制被P型半导体层5p夹住的N型半导体层5n的前端附近处流通的电流。此情况下，如图10所示，P型半导体层5pp被配置在：构成齐纳二极管5B的N型半导体层5n与P型半导体层5p之间的PN结处形成的耗尽层DL的外侧。即，理想的情况为：将P型半导体层5pp配置为不到达耗尽层DL，从而使其不妨碍齐纳二极管的特性。
另外，如图11所示，P型半导体层5pp被形成为将N型半导体层5n的前端部包围。通过这样，就能够进一步抑制N型半导体层5n的前端部的电流集中。另外此情况下，如图11所示，理想的情况是：使P型半导体层5pp内侧的交界面形状与N型半导体层5n的前端部形状相吻合，从而使P型半导体层5pp与N型半导体层5n之间的距离保持固定。通过这样，就能够更加有效地来抑制N型半导体层5n的前端部的电流集中。
另外，如图12所示，P型半导体层5pp被配置在：构成齐纳二极管5B的N型半导体层5n与P型半导体层5p之间的PN结处形成的耗尽层DL的外侧。即，理想的情况为：将P型半导体层5pp配置为不到达耗尽层DL，从而使其不妨碍齐纳二极管的特性。
除了上述例子以外，也可以考虑采用以下的例子来作为第三实施方式。
例如，如图13所示，可以在齐纳二极管5B的宽度方向上的两端处，齐纳二极管5B的长度方向上相邻的P型半导体层5p之间相连。换言之，N型半导体层5n可以被配置为被P型半导体层5p包围。通过这样，就能够在齐纳二极管的两端配置电阻，从而扩大集成电阻R的点租面积。
另外，在齐纳二极管5B中，可以将其中包含的多个齐纳二极管进行分割配置。例如，可以将齐纳二极管5B配置为从其长度方向上看N型半导体层5n的数量是不同的。即，如图14所示，从齐纳二极管5B的宽度方向看，宽度方向区域WR1、WR5、WR9中包含的N型半导体层5n的数量为三个，宽度方向区域WR3、WR7中包含的N型半导体层5n的数量为四个，宽度方向区域WR2、WR4、WR6、WR8中包含的N型半导体层5n的数量为五个。像这样，通过将齐纳二极管元件在齐纳二极管5B的宽度方向上进行分割配置，就能够抑制电流集中。
或者，也可以将齐纳二极管5B配置为从其长度方向上看N型半导体层5n的数量在齐纳二极管5B的宽度方向是相同的。即，如图15所示，在宽度方向区域WR1～WR13中任意一个区域中，从齐纳二极管5B的宽度方向上看均包含有规定数量(本例子中为五个)的N型半导体层5n。像这样，通过将齐纳二极管元件在齐纳二极管5B的宽度方向上进行分割配置，由于电流就会在宽度方向上分散地流通，因此就能够抑制电流集中。
如上述说明般，在第三实施方式中，通过齐纳二极管5B的平面构造来分散地形成与齐纳二极管5B并联连接的集成电阻R。这样，就能够增加栅极发射极间的漏电流从而抑制栅极电压的上升。因此，根据第三实施方式，就能够防止在反向偏置施加状态下半导体开关SW误开启。
再有，在第三实施方式中，由于集成电阻R是被一体形成在齐纳二极管5B内的，因此相比在形成半导体装置1A的半导体芯片内独立于齐纳二极管5B以外来形成电阻(即，形成图形电阻(Pattern resistance))，就能够削减电阻的设置面积。其所带来的结果就是，能够将半导体装置小型化，或是扩大半导体开关SW的活性区域A的面积。
(第四实施方式)
接下来，将参照图16～图18，对本发明的第四实施方式涉及的半导体装置进行说明。第四实施方式与第三实施方式一样，通过设置与齐纳二极管5B并联连接的集成电阻，来增加栅极发射极间的漏电流从而抑制栅极电压的上升。不过，其与第三实施方式的不同点在于其是利用齐纳二极管5B的截面构造来形成集成电阻的。下面，将以其与第三实施方式的不同点为中心来对第四实施方式进行说明。
第四实施方式涉及的半导体装置与第三实施方式中的半导体装置1A一样，包括：半导体开关SW；齐纳二极管5A；齐纳二极管5B；以及与齐纳二极管5B并联连接的集成电阻R。
在第四实施方式中，构成齐纳二极管5B的N型半导体层5n是在半导体层中导入N型掺杂物后构成的，并且其没有被形成在该半导体层的整个厚度上。从半导体层的厚度方向上看，未形成有N型半导体层5n的区域为半导体层的上层区域或下层区域。另外，也可以不在上层区域以及下层区域这两个区域上形成N型半导体层5n。下面，将参照附图对各自具体的例子予以说明。
在图16的例子中，N型半导体层5n被从齐纳二极管5B的半导体层的上端面形成至一定厚度上，而在半导体层的下层区域则存在有P型半导体层5p。该P型半导体层5p构成集成电阻R。对N型半导体层5n的形成区域的调整例如是通过调整选择性地注入离子时的N型掺杂物的加速电压、或是调整退火(Anneal)温度来进行的。
在图17的例子中，N型半导体层5n被从齐纳二极管5B的半导体层的一定厚度上形成至下端面(半导体层与绝缘膜4的交界面)，而在半导体层的上层区域则存在有P型半导体层5p。该P型半导体层5p构成集成电阻R。
在图18的例子中，N型半导体层5n被形成在齐纳二极管5B的半导体层的厚度方向的中央部分上，而在半导体层的上层区域与下层区域则均存在有P型半导体层5p。该P型半导体层5p构成集成电阻R。
如上述般，在第四实施方式中，从厚度方向看齐纳二极管5B时，在半导体层的上层区域以及/或是下层区域处，将该N型半导体层5n夹住并且将相邻的两个P型半导体层5p连接的P型电阻层构成集成电阻R。即，通过齐纳二极管5B的界面构造来分散地形成与齐纳二极管5B并联连接的集成电阻R。通过这样，就能够增加栅极发射极间的漏电流从而抑制栅极电压的上升。因此，根据第四实施方式，就能够防止在反向偏置施加状态下半导体开关SW误开启。
再有，在第四实施方式中，由于集成电阻R是被一体形成在齐纳二极管5B内的，因此相比在半导体芯片内独立于齐纳二极管5B以外来形成电阻(即，形成图形电阻)，就能够削减电阻的设置面积。其所带来的结果就是，能够将半导体装置小型化，或是扩大半导体开关SW的活性区域A的面积。
(点火装置)
接下来，将参照图19对使用了本发明涉及的半导体装置的点火装置进行说明。该点火装置适用于摩托车或汽车等车辆的内燃机构，其通过对火花塞施加高电压使其产生放电从而将内燃机构中的混合气体点火。
图19中所示的内燃机构驱动系统，包括：点火装置100；交流发电机(ACG)210；电源装置230；电池240；开关250；耦合线圈260；点火线圈270；以及火花塞280。点火装置100即全晶体管式(Full transistor type)点火装置。
交流发电机210为通过内燃机驱动后发电的发电机。具体为：交流发电机210与内燃机的旋转同步后通过旋转驱动来进行发电并输出交流电压。通过该交流发电机210的转子转动，并且磁阻分配头(Reluctor)从耦合线圈260附近通过，从而在耦合线圈260处产生脉冲电压。
由交流发电机210提供的交流电压被提供至电源装置230。该电源装置230对由交流发电机210提供的交流电压进行整流并将整流后的电压进行输出。电池240通过由电源装置230输出的直流电压来进行充电。电池240的电压经由开关250后被提供至点火装置100。
点火线圈270具有一次线圈270a以及二次线圈270b。一次线圈270a的一端以及二次线圈270b的一端均与点火装置100的二极管D1的阴极相连接。一次线圈270a的另一端与点火装置100的半导体装置1(半导体开关SW)的集电极相连接。二次线圈270b的另一端与火花塞280相连接。
火花塞280具有相对的一对电极，并且其被配置在二次线圈270b的另一端与接地之间。该火花塞280通过二次线圈270b处产生的电压在电极间间隙地产生火花放电，从而将内燃机燃烧室内的混合气体点火。
接下来，对点火装置100的构成进行详细说明。
点火装置100如图19所示，具有：二极管D1；电容器C1；半导体装置1A(半导体开关SW)；脉冲检出部120；控制部130；以及内部电源电路140。另外，点火装置100也可以具有半导体装置1来代替半导体装置1A。
二极管D1被配置在开关250与内部电源电路140之间。在开关250开启的状态下，电池240的输出电压经由开关250被提供至二极管D1的阳极。电容器C1连接于二极管D1的阴极与接地之间。二极管D1与电容器C1作为对提供至点火装置100的输入电压进行平滑的平滑电路来发挥功能。
半导体装置1的半导体开关SW的集电极与点火线圈270的一次线圈270a相连接，发射极接地，栅电极与控制部130相连接。该半导体开关SW通过由控制部130输出的控制信号被控制为开启或断开。
脉冲检出部120与耦合线圈260相连接并接收耦合线圈260输出的脉冲。控制部130根据脉冲检出部120检出的脉冲将半导体开关SW控制为开启或断开，从而来进行点火控制。另外，控制部130例如由微型计算机构成。内部电源电路140将输入的直流电压调节成控制部130的工作电压后进行输出。
如上述般，根据本实施方式，就能够提供可在无需将外置电阻作为栅极发射极间的电阻安装在半导体装置1的半导体开关SW上、或是无需在形成有半导体开关SW的半导体芯片上形成图形电阻的情况下，防止半导体开关SW失灵的点火装置100。
最后，基于上述记载，虽然本领域业者或许可以联想到本发明的追加效果或各种变形，但本发明的形态并不仅限于上述的各个实施方式。也可是将各种不同的实施方式间的构成要素进行适宜的组合。并且能够在专利请求的范围所规定的内容内，以及不脱离由其对等物指引出的本发明概念性的思想和主旨的范围内进行各种追添加、变更以及部分删除。
符号说明
1、1A 半导体装置
2 半导体基板
4 绝缘膜
5A、5B 齐纳二极管
5nh 电流集中缓和部
5p P型半导体层
5pp (低电阻)P型半导体层
6、7、8、9 导体部
100 点火装置
A 活性区域
B 耐压区域
C 集电极
DL 耗尽层
E 发射极
G 栅电极
L1、L2 区域
R 集成电阻
SW 半导体开关
W1、W2 宽度
WR1～WR13 宽度方向区域

Claims (16)

1.一种半导体装置，其特征在于，包括：
半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；
第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及
第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积更小。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的宽度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的宽度更短。
3.根据权利要求1所述的半导体装置，其特征在于：
其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的厚度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的厚度更薄。
4.一种半导体装置，其特征在于，包括：
半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；
第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及
第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，
其中，构成所述第二齐纳二极管的多个所述N型半导体层中的被所述P型半导体层夹住的N型半导体层没有被形成在所述第二齐纳二极管的整个宽度上，并且在所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，构成所述第二齐纳二极管的P型半导体层从平面看被形成为蛇行形状。
6.根据权利要求5所述的半导体装置，其特征在于：
其中，被所述P型半导体层夹住的N型半导体层的前端从平面看被形成为圆弧状。
7.根据权利要求5所述的半导体装置，其特征在于：
其中，在所述相邻的P型半导体层的连接区域上配置有电阻比所述P型半导体层更低的低电阻P型半导体层。
8.根据权利要求7所述的半导体装置，其特征在于：
其中，所述低电阻P型半导体层被形成为将所述N型半导体层的前端部包围。
9.根据权利要求7所述的半导体装置，其特征在于：
其中，所述低电阻P型半导体层被配置在：构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层之间的PN结处形成的耗尽层的外侧。
10.根据权利要求4所述的半导体装置，其特征在于：
其中，在所述第二齐纳二极管的宽度方向上的两端处，所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。
11.根据权利要求4所述的半导体装置，其特征在于：
其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是不同的。
12.根据权利要求4所述的半导体装置，其特征在于：
其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是相同的。
13.一种半导体装置，其特征在于，包括：
半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；
第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及
第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，
其中，构成所述第二齐纳二极管的所述N型半导体层是在半导体层中导入N型掺杂物后构成的，并且其没有被形成在所述半导体层的整个厚度上，由此，从厚度方向看所述半导体层时，在所述半导体层的上层区域和/或下层区域处，将所述N型半导体层夹住并且将相邻的两个所述P型半导体层连接的P型电阻层构成与所述第二齐纳二极管并联连接的集成电阻。
14.一种半导体装置，其特征在于，包括：
半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；
第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及
第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，
其中，构成所述第一齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第一齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，并且，构成所述第二齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第二齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，
构成所述第一齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第一NPN型双极晶体管的电流放大倍数比构成所述第二齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第二NPN型双极晶体管的电流放大率数更小。
15.根据权利要求14所述的半导体装置，其特征在于：
其中，所述第一NPN型双极晶体管的所述P型半导体层比所述第二NPN型双极晶体管的所述P型半导体层更长。
16.根据权利要求14所述的半导体装置，其特征在于：
其中，所述第一NPN型双极晶体管的所述P型半导体层的掺杂物浓度比所述第二NPN型双极晶体管的所述P型半导体层的掺杂物浓度更高。
CN201680039711.7A 2016-12-22 2016-12-22 半导体装置 Active CN108475674B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/088450 WO2018116457A1 (ja) 2016-12-22 2016-12-22 半導体装置

Publications (2)

Publication Number Publication Date
CN108475674A CN108475674A (zh) 2018-08-31
CN108475674B true CN108475674B (zh) 2022-07-05

Family

ID=61226640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680039711.7A Active CN108475674B (zh) 2016-12-22 2016-12-22 半导体装置

Country Status (5)

Country Link
US (1) US10366976B2 (zh)
JP (1) JP6379308B1 (zh)
CN (1) CN108475674B (zh)
NL (1) NL2020058B1 (zh)
WO (1) WO2018116457A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11218144B2 (en) * 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN114582839B (zh) * 2022-05-06 2022-08-09 绍兴中芯集成电路制造股份有限公司 集成esd多晶硅层的半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689703B2 (ja) * 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
JP2937185B2 (ja) 1997-03-17 1999-08-23 富士電機株式会社 高破壊耐量ｍｏｓ型半導体装置
DE19811297B4 (de) 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
JPH11243200A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
JP3514641B2 (ja) * 1998-10-30 2004-03-31 株式会社日立製作所 内燃機関用点火装置および点火制御システム
JP5194359B2 (ja) 2005-12-12 2013-05-08 富士電機株式会社 イグナイタ用逆耐圧フィールドストップ型半導体装置
JP2008177328A (ja) 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP2009111304A (ja) * 2007-11-01 2009-05-21 Fuji Electric Device Technology Co Ltd 過電圧保護機能内蔵型ｍｏｓ型半導体装置とその製造方法。
JP2012054378A (ja) 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
US9349795B2 (en) * 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage

Also Published As

Publication number Publication date
NL2020058A (en) 2018-06-28
NL2020058B1 (en) 2018-10-03
WO2018116457A1 (ja) 2018-06-28
CN108475674A (zh) 2018-08-31
JPWO2018116457A1 (ja) 2018-12-20
US10366976B2 (en) 2019-07-30
US20190148354A1 (en) 2019-05-16
JP6379308B1 (ja) 2018-08-22

Similar Documents

Publication Publication Date Title
US9406666B2 (en) Semiconductor device
US6605844B2 (en) Semiconductor device
US20080013231A1 (en) Esd protection circuit
US9368613B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6098041B2 (ja) 半導体装置
CN107958929A (zh) 半导体装置
CN105679835A (zh) 半导体器件
US9893055B2 (en) Semiconductor device including an insulated gate bipolar transistor and a circuit configured to control the insulated gate bipolar transistor provided on the same semiconductor substrate
JP2007242923A (ja) 半導体集積回路の静電気保護素子
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2009194044A (ja) トレンチゲート型半導体装置
CN108475674B (zh) 半导体装置
JP5243773B2 (ja) 静電気保護用半導体装置
JPWO2015198435A1 (ja) 半導体装置
JP2004356622A (ja) 接合型電子部品および前記電子部品を含む集積された電力装置
US10312343B2 (en) Device and device manufacturing method
CN107204365B (zh) 开关装置以及点火装置
JP5716749B2 (ja) 半導体装置
JP2006128293A (ja) 半導体集積回路の静電気保護素子
JP2008098479A (ja) 静電気保護用半導体装置
JP2008147527A (ja) 静電気保護用半導体装置
JP2001244463A (ja) 半導体装置
JP5125899B2 (ja) 内燃機関用点火装置
KR20160128794A (ko) 전력 모스 소자의 과열을 방지할 수 있는 과열 방지 회로 요소를 포함하는 전자 소자
JP2005294295A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant