CN108459754A - 信号处理电路及信号处理方法 - Google Patents

信号处理电路及信号处理方法 Download PDF

Info

Publication number
CN108459754A
CN108459754A CN201710710373.1A CN201710710373A CN108459754A CN 108459754 A CN108459754 A CN 108459754A CN 201710710373 A CN201710710373 A CN 201710710373A CN 108459754 A CN108459754 A CN 108459754A
Authority
CN
China
Prior art keywords
signal processing
mentioned
signal
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710710373.1A
Other languages
English (en)
Inventor
武田纯
武田纯一
桑原真帆
松田政则
柳沼昌和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108459754A publication Critical patent/CN108459754A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Feedback Control In General (AREA)

Abstract

实施方式的信号处理电路具有：多个输入端，分别被供给输入信号；及与上述多个输入端对应地设置的多个信号处理路径。具有切换上述多个输入端与上述多个信号处理路径的连接的切换电路。具有将上述多个信号处理路径的输出信号与被供给至上述多个输入端的各个输入信号建立对应后供给至输出端的输出电路。

Description

信号处理电路及信号处理方法
关联申请
本申请享受2017年2月21日提出了申请的日本国专利申请号2017－30050的优先权的利益，该日本国专利申请的全部内容被援引于本申请。
技术领域
本实施方式一般涉及信号处理电路及信号处理方法。
背景技术
在智能手机、平板等触摸检测中代表性的装置中，需要同时并且减小信号间的误差地处理来自很多传感器的输入信号。但是，由于构成处理各输入信号的信号处理路径的元件的特性的偏差等，即使在使信号处理路径为相同的电路构成的情况下，信号处理路径的增益、相位或者偏置等特性也会产生偏差。有进行校准而对信号处理路径间的特性的偏差引起的误差进行修正的方法，但由于温度变化、电压变化等，测定环境变化，因此每当测定环境的变化，都产生校准的必要。在进行各种条件下的校准并将其结果图表化的构成中，存储区域变得必要，会成为成本上升的主要原因。期望能够实时且容易地抑制信号处理路径的特性的偏差的影响的信号处理电路及信号处理方法。
发明内容
实施方式提供能够抑制信号处理路径的特性的偏差的影响的信号处理电路及信号处理方法。
根据一个实施方式，信号处理电路具有被分别供给输入信号的多个输入端。具有与上述多个输入端对应地设置的多个信号处理路径。具有切换电路，该切换电路被设置在上述多个输入端与上述多个信号处理路径之间，切换上述多个输入端与上述多个信号处理路径的连接。具有输出端。具有输出电路，该输出电路相应于由上述切换电路进行的切换，将上述多个信号处理路径的输出信号与对上述多个输入端供给的各个输入信号建立对应并供给至上述输出端。
附图说明
图1是表示第1实施方式的信号处理电路的构成的图。
图2是说明信号处理路径的切换的输入与输出的对应关系的一个例子的图。
图3是用于说明第2实施方式的信号处理方法的图。
图4A至图4D是表示仿真结果的图。
图5是说明信号处理路径的切换的输入与输出的对应关系的另一个例子的图。
图6是表示第3实施方式的信号处理电路的构成的图。
图7是用于说明取样的相位偏移的图。
图8是用于说明第4实施方式的信号处理方法的图。
图9是表示第5实施方式的信号处理电路的构成的图。
具体实施方式
以下参照附图，对实施方式的信号处理电路及信号处理方法进行详细地说明。另外，并不是通过这些实施方式限定本发明。
(第1实施方式)
图1是表示第1实施方式的信号处理电路的构成的图。本实施方式的信号处理电路具有多个输入端(101～105)。对各输入端(101～105)分别供给输入1～输入5。输入1～输入5例如是从触摸板(未图示)供给的信号。
具有输入切换电路10。输入切换电路10的输出被供给至信号处理部20。
信号处理部20具有与各输入端(101～105)对应而设置的信号处理路径(21～25)。输入切换电路10切换各输入端(101～105)与各信号处理路径(21～25)的连接。输入切换电路10能够采用将各输入端(101～105)的连接目的地切换为信号处理路径(21～25)的多路转换器的构成。例如，在输入端(101～105)为5个且信号处理路径(21～25)为5个情况下，采用具有对各5个输入端(101～105)与连接于信号处理路径(21～25)的5个输出端的连接进行切换的多路转换器的构成，能够采用在控制电路50的控制之下切换其连接关系的构成。
各信号处理路径(21～25)具备相同的构成要素(未图示)。例如，具有放大电路(未图示)等。各信号处理路径(21～25)的输出被供给至输出切换电路30。
输出切换电路30，相应于由输入切换电路10进行的输入端(101～105)与信号处理路径(21～25)的连接关系的切换，将各信号处理路径(21～25)的输出与被供给至各输入端(101～105)的各个输入1～输入5建立对应后供给至输出端(201～205)。例如，在将对被供给至输入端101的输入1进行处理的信号处理路径从信号处理路径21切换为信号处理路径22的情况下，输出切换电路30将信号处理路径22的输出供给至与输入端101建立对应的输出端201。由此，对输出端201供给与被供给至输入端101的输入1建立对应的输出。通过进行同样的切换，由此在切换了信号处理路径(21～25)的情况下，能够进行各输入端(101)与各输出端(201～205)的建立对应。另外，输出切换电路30与输入切换电路20同样地、能够采用将各信号处理路径(21～25)的输出的供给目的地切换到各输出端(201～205)并连接的多路转换器的构成。
各输出端(201～205)的输出被供给至运算电路40。运算电路40对从各输出端(201～205)供给的输出进行规定的运算处理并对输出端(301～305)供给。控制电路50控制输入切换电路10、输出切换电路30及运算电路40。
根据第1实施方式，依次切换对被供给至各输入端(101～105)的输入1～输入5进行处理的信号处理路径(21～25)，并分别供给至对应的输出端(201～205)。通过切换对各输入1～输入5进行处理的信号处理路径(21～25)，即使各信号处理路径(21～25)的特性有偏差，该偏差也被平均化，也能够获得由信号处理路径(21～25)的特性的偏差引起的误差已被抑制的输出。即，能够抑制信号处理路径(21～25)的特性的偏差的影响。由于是进行相对于各输入1～输入5的信号处理路径(21～25)的切换的构成，因此能够实时且容易地抑制信号处理路径(21～25)的特性的偏差的影响。
图2是说明图1所示的第1实施方式的信号处理电路中的信号处理路径(21～25)的切换方法的一个例子的图。表示输入1～输入5与输出1～输出5的对应关系。左栏所示的输入1～输入5表示对图1的输入端(101～105)供给的输入。
例如，在将各输出1～输出5输出之前进行五次信号处理路径(21～25)的切换。在第1次信号处理中，输入1被供给至以A表示的信号处理路径21。通过信号处理路径21处理过的输入1的输出经由输出切换电路30被供给至与输入端101对应而设置的输出端201。同样地，输入2～输入5通过以B～E表示的信号处理路径(22～25)处理后，分别经由输出切换电路30被供给至对应的输出端(202～205)。
在第2次信号处理中，由输入切换电路10进行信号处理路径(21～25)的切换，输入1被供给至以B表示的信号处理路径22。同样地，关于输入2～输入5，也进行信号处理路径的切换，并供给至图2所示的对应关系的信号处理路径(21～25)。
对于各个输入1～输入5，进行与所准备的信号处理路径(21～25)的全部有关的切换。相应于信号处理路径(21～25)的切换，输出切换电路30将信号处理路径(21～25)的输出供给至与各输入端(101～105)分别对应而设置的各输出端(201～205)。即，通过各信号处理路径(21～25)处理过的输入1的处理信号如被供给至输出端子201那样输出。同样地，关于其他的输入2～5，分别通过信号处理路径(21～25)处理过的信号如被供给至对应的输出端(202～205)那样输出。
输出端(301～305)的输出1～输出5例如能够设为与经由各信号处理路径(21～25)获得的输入1～输入5对应的输出信号的各个合计值。或者，能够设为该合计值除以信号处理路径(21～25)的切换次数而得到的平均值。各个运算能够采用通过运算电路40进行的构成。
(第2实施方式)
图3是用于说明第2实施方式的信号处理方法的图。本实施方式的信号处理方法例如在图1所示的第1实施方式的信号处理电路中实施。取得对N个输入端(101～105)供给的输入1～输入5(S301)。将输入1～输入5，经由与各个输入端(101～105)对应而设置的N个信号处理路径(21～25)输出(S302)。各个信号处理路径(21～25)的输出，被供给至与各输入端(101～105)对应而设置的输出端(201～205)。由此，进行各信号处理路径(21～25)的第1次的信号处理。
进行信号处理路径(21～25)的切换(S303)。例如，将处理输入1的信号处理路径从信号处理路径21切换为信号处理路径22。同样地，关于输入2～输入5，切换信号处理路径(21～25)。
判断是否进行了与为N个的各输入1～输入5对应而设置的N个信号处理路径(21～25)的切换(S304)。即，判断是否通过全部信号处理路径(21～25)对输入1～输入5进行了处理并供给至对应的输出端(201～205)。
在进行了向全部信号处理路径(21～25)的切换的情况下(S304中为是)，结束。在未进行切换的情况下，继续进行信号处理路径(21～25)的切换(S304中为否)。
根据本实施方式的信号处理方法，将N个各输入依次切换为N个信号处理路径(21～25)后供给至N个信号处理路径(21～25)，并进行信号处理后输出。由此，即使各信号处理路径(21～25)有特性的偏差，也进行该偏差的平均化，而能够抑制信号处理路径(21～25)的特性的偏差的影响。
图4A～图4D表示仿真结果。图4A表示信号处理路径(21～25)的增益。为了方便，以A～E表示图1所示的实施方式的信号处理电路的各信号处理路径(21～25)。
图4B表示对输入端(101～105)供给的输入1～输入5。在该仿真中，采用了在第1次至第5次信号处理的定时供给的输入1～输入5变化的设定。合计值表示在第1次至第5次信号处理即信号处理路径(21～25)的切换期间供给的各输入1～输入5的合计值。标准化输入值是以输入3为基准进行标准化后的值，为了方便，表示出各输入值的合计值除以输入3的合计值的1/10的值即5.07而得到的值。
图4C是，不进行基于输入切换电路10和输出切换电路30的信号处理路径(21～25)的切换而输出输出1的输出端(201，301)始终连接有信号处理路径21的情况。同样地，各输出端(202～205，302～305)分别始终连接有特定的信号处理路径(22～25)。
因此，作为图4C的输出1，在第1次至第5次信号处理中，输出将各个定时下的输入1与信号处理路径21的增益“105”相乘得到的信号。关于其他的输出2～5也是同样的。合计值，是将第1次到第5次的输出进行合计后的值。标准化输出值，是以输出3为基准进行标准化后的值，为了方便，表示出各输出值的合计值除以输出3的合计值的1/10的值即“507”而得到的值。
路径误差表示各标准化输出分别除以对应的标准化输入值而得到的值。误差率表示将与“1”的差分进行百分比显示后的值。
在图4C的仿真中，未进行信号处理路径(22～25)的切换，因此作为路径间误差，各信号处理路径(22～25)的增益的偏差被原峰不动地反映。因此，信号处理路径(22～25)间的误差率为5％～－5％。
图4D表示通过输入切换电路10在第1次至第5次的各信号处理中进行了信号处理路径(21～25)的切换的情况下的仿真结果。该仿真中的信号处理路径(21～25)的切换，与图2所示的切换方法对应。即，在第1次信号处理中，输入1经由信号处理路径A被输出，第2次以后，信号处理路径被切换为B→C→D→E并被输出至输出端(201，301)。同样地，对于其他的输入2～输入5，信号处理路径(21～25)按图2所示的对应关系被切换。
作为结果，输出在第1次信号处理中将输入1与信号处理路径21的增益“105”相乘而得到的信号，作为输出1。第2次信号处理以后，输出将在各个切换的定时供给的输入1与相应于各个切换而经由的信号处理路径(22～25)的增益相乘而得到的信号。
合计值表示相应于信号处理路径(21～25)的第1次至第5次的信号处理而得到的输出的合计值。关于其他的输出2～5也是同样的。标准化输出值，是以输出3为基准将各个输出值标准化后的值，为了方便，表示出各输出的合计值除以输出3的合计值的1/10的值即“506.06”而得到的值。
路径误差，是用图4A所示的对应的各个标准化输入值去除各标准化输出而得到的值。即，关于输出1，是标准化输出值“4.999”除以标准化输入值“5”而得到的值。误差率表示将与“1”的差分进行百分比显示的值。
如图4D的仿真结果所示那样可知，通过进行信号处理路径(21～25)的切换，信号处理路径间的误差率成为0.0011856％～－0.01778％，与图4C所示的不切换信号处理路径(21～25)的情况下的信号处理路径间的误差率5％～－5％相比，被大幅抑制。
另外，在用图4D说明的各信号处理路径(21～25)的切换中用图4B表示的输入1～输入5在各定时(第1次至第5次)为相同的值的情况下，对于各输入1～输入5，路径误差全部为“1”，误差率为0％。
例如，在图1所示的第1实施方式中，在信号处理路径(21～25)的切换快到了对输入端(101～105)供给的输入1～输入5的变化能够无视的程度的情况下，对于被切换的各信号处理路径(21～25)供给实质相同的值的输入1～输入5。在长按触摸板(未图示)的情况的信号处理等情况下发生。
或者，在图1所示的第1实施方式中，通过采用在各输入端(101～105)与输入切换电路10之间、或者输入切换电路10与具有各信号处理路径(21～25)的信号处理部20之间，设置暂时保存各输入1～输入5的保存电路(未图示)，并将暂时保存于保存电路的输入1～输入5供给至各信号处理路径(21～25)直到信号处理路径(21～25)的规定的切换的处理结束为止的构成，从而能够成为对各信号处理路径(21～25)供给相同的值即一定的值的输入1～输入5的构成。
图5是说明图1所示的第1实施方式的信号处理电路中的信号处理路径(21～25)的切换方法的另一个例子的图。表示输入1～输入5和输出1～输出5的对应关系。左栏所示的输入1～输入5表示对图1的输入端(101～105)供给的输入。在该例的情况下，进行3次信号处理路径(21～25)的切换，获得与各个输入1～输入5对应的第1次的输出1～输出5。即，对于输入1，在第1次信号处理中通过用A表示的信号处理路径21进行信号处理，以后，在第2次至第3次信号处理中进行向用B、C表示的信号处理路径(22、23)的切换。同样地，对于各输入2～5，也进行向3个信号处理路径的切换并获得输出2～输出5。
关于右栏侧所示的第2次输出1～输出5，对各个输入1～输入5进行3次信号处理路径(21～25)的切换并输出。即，在图2的情况下，在进行了全部信号处理路径(21～25)的切换后获得了各输出1～输出5，但在图5的处理方法的例子中，对各输入1～输入5进行向3个信号处理路径的切换并获得输出。各输出1～输出5能够采用从通过切换而经由的3个信号处理路径获得的输出的合计值。或者，也可以对以特定的输出为基准进行了标准化后的值进行运算并作为各输出1～输出5。
通过进行规定次数的对各输入1～输入5进行处理的信号处理路径(21～25)的切换而获得输出1～输出5，由此能够抑制信号处理路径(21～25)间的特性的偏差的影响。
(第3实施方式)
图6是表示第3实施方式的信号处理电路的构成的图。对于与已述的实施方式对应的构成要素标注相同的符号，重复的记载仅在必要的情况下进行。以下是同样的。在本实施方式的信号处理电路中，各信号处理路径(21～25)具有取样保持电路(211、221、231、241、251)和模拟数字变换电路(ADC)(212、222、232、242、252)。即，将经由输入切换电路10供给的输入1～输入5，变换为数字信号后对输出切换电路30供给。
取样相位控制电路60，从时钟信号CLK生成取样信号(φ1～φ5)，并供给至各取样保持电路(211、221、231、241、251)。各取样保持电路(211、221、231、241、251)，与从取样相位控制电路60供给的取样信号(φ1～φ5)同步地对从输入切换电路10供给的信号取样。
控制电路50控制输入切换电路10、取样相位控制电路60、输出切换电路30及运算电路40。例如，控制电路50相应于输入切换电路10的切换动作，使取样相位控制电路60输出的取样信号(φ1～φ5)的相位偏移。
图7是用于说明取样信号(φ1～φ5)的相位偏移及其效果的图。通过将输入S的取样信号φ1的相位从φ1偏移为φ12、φ13，输入S的检测位置(P1～P3)变化。由此，对输入S量化的信号电平(L1～L3)变化。
众所周知，通过使取样信号φ1的相位偏移使检测输入S的信号电平(L1～L3)变化并量化，并将该输出平均化，从而能够减轻作为整体的量化误差。通过依次切换对各个输入进行处理的信号处理路径(21～25)，能够抑制信号处理路径(21～25)间的特性的偏差的影响，而且，通过相应于信号处理路径(21～25)的切换使取样信号(φ1～φ5)的相位偏移，能够减轻信号处理路径(21～25)的ADC(212、222、232、242、252)的量化误差。即，能够减轻量化误差，并且也能够抑制信号处理路径(21～25)的特性的偏差的影响。
对各信号处理路径(21～25)供给的取样信号(φ1～φ5)的相位可以相同，也可以为不同的相位。在使取样信号(φ1～φ5)的相位相同的情况下，能够采用相应于信号处理路径(21～25)的切换进行偏移以使各取样信号(φ1～φ5)的相位相同的构成。在各取样信号(φ1～φ5)为不同的相位的情况下，能够获得与通过切换信号处理路径(21～25)进行了取样信号的相位偏移同样的效果。另外，在取样信号(φ1～φ5)的相位不同的情况下，也可以采用相应于信号处理路径(21～25)的切换而使各个取样信号(φ1～φ5)的相位偏移的构成。
(第4实施方式)
图8是用于说明第4实施方式的信号处理方法的图。本实施方式的信号处理方法例如在图7所示的第3实施方式的信号处理电路中实施。取样出对输入端(101～105)供给的N个输入1～输入5(S801)。例如，信号处理路径(21～25)的取样保持电路(211、221、231、241、251)与取样信号(φ1～φ5)同步地取样出输入1～输入5。
将取样到的输入1～输入5，经由具有ADC(212、222、232、242、252)的信号处理路径(21～25)输出(S802)。此时，输入1～输入5，通过各信号处理路径(21～25)的ADC(212、222、232、242、252)变换为数字信号。
使取样的相位偏移并切换信号处理路径(S803)。即，与已述的实施方式同样地，例如通过输入切换电路10切换与各输入端(101～105)连接的信号处理路径(21～25)的连接目的地。由此，能够抑制信号处理路径(21～25)的特性的偏差的影响。
取样的相位偏移，例如通过使从取样相位控制电路60供给的规定周期的取样信号(φ1～φ5)的相位相对地偏移而进行。通过使取样信号(φ1～φ5)的相位偏移，能够抑制量化误差的影响。作为结果，能够同时进行由信号处理路径(21～25)的切换引起的信号处理路径的特性的偏差的影响的抑制、及包括ADC的信号处理路径(21～25)的量化误差的抑制这两方。
判断是否进行了与N个输入1～输入5对应而设置的N个信号处理路径(21～25)的切换(S804)。在进行了N个信号处理路径(21～25)的切换的情况下(S804中为是)结束。在未进行N个信号处理路径(21～25)的切换的情况下(S804中为否)，使取样的相位的偏移与信号处理路径(21～25)的切换继续。
在本实施方式的信号处理方法中，通过信号处理路径(21～25)的切换，能够抑制信号处理路径(21～25)的特性的偏差的影响。而且，通过使包括ADC的信号处理路径(21～25)的取样信号(φ1～φ5)的相位偏移，能够减轻量化误差。
另外，取样的相位偏移和信号处理路径的切换(S803)也可以是与各信号处理路径(21～25)的切换同时地使取样信号(φ1～φ5)的各个相位偏移，并同时进行两者的控制方法。
(第5实施方式)
图9是表示第5实施方式的信号处理电路的构成的图。本实施方式具有被供给各信号处理路径(21～25)的输出的微控制单元(MCU)70。
MCU70，相应于由输入切换电路10进行的信号处理路径(21～25)的切换，将信号处理路径(21～25)的输出信号与被供给至输入端(101～105)的各个输入1～输入5建立对应后供给至输出端300。例如，相应于被供给各输入1～输入5的信号处理路径(21～25)的切换，关于来自各个信号处理路径(21～25)的输出与输入1～输入5中的哪一个对应建立关联后供给至输出端300。通过基于MCU70输出的顺序的建立关联、或者通过MCU70赋予规定的识别信号后输出，由此能够进行各输入1～输入5与对输出端300供给的输出的建立对应。与各输入1～输入5建立对应后输出，因此被供给MCU70的输出的输出端300可以是1个。MCU70控制输入切换电路10和取样相位控制电路60。
各信号处理路径(21～25)分别输出通过ADC(212、222、232、242、252)数字化后的信号。通过使MCU70具有运算功能，能够成为输出经由各信号处理路径(21～25)而获得的输出的合计值、或者通过信号处理路径(21～25)的切换而获得的输出的平均值的构成。
本实施方式具备MCU70，该MCU70控制信号处理路径(21～25)的切换，并将各信号处理路径(21～25)的输出与被供给至输入端(101～105)的各输入1～输入5建立对应并供给至输出端300。由此，图1的实施方式的输出切换电路30和控制电路50、进而运算电路40能够省略，因此能够使信号处理电路的构成简化。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，意图不是限定发明的范围。这些新的实施方式，能够以其他各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含于发明的范围及主旨，并且包含于权利要求书记载的发明及其等同的范围。

Claims (20)

1.一种信号处理电路，具备：
多个输入端，分别被供给输入信号；
多个信号处理路径，与上述多个输入端对应地设置；
切换电路，被设置在上述多个输入端与上述多个信号处理路径之间，切换上述多个输入端与上述多个信号处理路径的连接；
输出端；以及
输出电路，相应于由上述切换电路进行的切换，将上述多个信号处理路径的输出信号与对上述多个输入端供给的各个输入信号建立对应并供给至上述输出端。
2.如权利要求1所述的信号处理电路，
上述多个信号处理路径具备将响应规定的取样信号而取样到的信号变换为数字信号的AD变换器。
3.如权利要求1所述的信号处理电路，
由上述切换电路进行的切换通过上述输出电路来控制。
4.如权利要求2所述的信号处理电路，
具备取样信号供给电路，该取样信号供给电路对上述AD变换器供给上述规定的取样信号，
上述取样信号供给电路，相应于由上述切换电路进行的上述信号处理路径的切换，使上述取样信号的相位偏移。
5.如权利要求1所述的信号处理电路，
上述输出电路，对上述多个信号处理路径的输出信号附加与上述多个输入端对应的规定的识别信号后对上述输出端供给。
6.如权利要求1所述的信号处理电路，
具备多个输出端，该多个输出端与上述多个信号处理路径分别对应而设置，在上述信号处理路径被依次切换的情况下，与对各个输入端输入的输入信号对应的输出信号被供给至与被输入了上述输入信号的输入端建立对应的输出端。
7.如权利要求6所述的信号处理电路，
具备与上述多个输出端连接的运算电路。
8.如权利要求1所述的信号处理电路，
上述输出电路，对上述多个信号处理路径的输出信号进行规定的运算处理后供给至上述输出端。
9.一种信号处理电路，具备：
多个输入端，分别被供给输入信号；
多个信号处理路径，与上述多个输入端对应地设置；
输入切换电路，被设置在上述多个输入端与上述多个信号处理路径之间，切换上述多个输入端与上述多个信号处理路径之间的连接；
多个输出端，与上述多个输入端对应地设置；
输出切换电路，设置在上述多个信号处理路径与上述多个输出端之间，切换上述多个信号处理路径与上述多个输出端之间的连接；以及
控制电路，控制上述输入切换电路和上述输出切换电路。
10.如权利要求9所述的信号处理电路，
上述控制电路，每当控制上述输入切换电路而切换上述多个输入端与上述多个信号处理路径之间的连接，都控制上述输出切换电路，切换上述多个信号处理路径与上述多个输出端之间的连接。
11.如权利要求10所述的信号处理电路，
上述控制电路，每当控制上述输入切换电路而切换上述多个输入端与上述多个信号处理路径之间的连接，都控制上述输出切换电路，以将被供给至上述多个输入端的信号分别经由被切换而连接的信号处理路径供给至与上述多个输入端分别对应的输出端。
12.如权利要求9所述的信号处理电路，
上述多个信号处理路径，具备将响应规定的取样信号而取样到的信号变换为数字信号的AD变换器。
13.如权利要求12所述的信号处理电路，
具备取样信号供给电路，该取样信号供给电路对上述AD变换器供给上述规定的取样信号，
上述控制电路，控制上述取样信号供给电路，而控制对上述AD变换器供给的上述取样信号的相位。
14.如权利要求13所述的信号处理电路，
上述取样信号供给电路，对上述多个信号处理路径的上述AD变换器分别供给不同的相位的取样信号。
15.如权利要求9所述的信号处理电路，
具备与上述多个输出端连接的运算电路。
16.一种信号处理方法，其特征在于，
对多个输入端分别供给输入信号，
依次切换为与上述多个输入端对应地设置的多个信号处理路径并供给被供给至上述多个输入端的输入信号，
将上述多个信号处理路径的输出信号与被供给至上述多个输入端的各个输入信号建立对应后输出。
17.如权利要求16所述的信号处理方法，
在上述多个信号处理路径中使上述输入信号与规定的取样信号同步并变换为数字信号，
相应于上述多个信号处理路径的切换，使上述取样信号的相位偏移。
18.如权利要求16所述的信号处理方法，
将上述多个信号处理路径的输出信号与被供给至上述多个输入端的各个输入信号建立对应地输出的步骤，具有将被分别供给至上述多个输入端的输入信号供给至与上述多个输入端分别对应而设置的多个输出端的步骤。
19.如权利要求18所述的信号处理方法，
还具有针对上述多个输出端的每个上述输出端求出每当进行上述多个信号处理路径的切换就从上述多个信号处理路径对上述多个输出端供给的输出信号的合计值的步骤。
20.如权利要求16所述的信号处理方法，
将上述多个信号处理路径的输出信号与被供给至上述多个输入端的各个输入信号建立对应地输出的步骤，具有附加与上述多个输入端对应的规定的识别信号后进行输出的步骤。
CN201710710373.1A 2017-02-21 2017-08-18 信号处理电路及信号处理方法 Withdrawn CN108459754A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-030050 2017-02-21
JP2017030050A JP2018136686A (ja) 2017-02-21 2017-02-21 信号処理回路および信号処理方法

Publications (1)

Publication Number Publication Date
CN108459754A true CN108459754A (zh) 2018-08-28

Family

ID=63167457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710710373.1A Withdrawn CN108459754A (zh) 2017-02-21 2017-08-18 信号处理电路及信号处理方法

Country Status (3)

Country Link
US (1) US20180241410A1 (zh)
JP (1) JP2018136686A (zh)
CN (1) CN108459754A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611662B (zh) * 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
US9154147B2 (en) * 2013-03-15 2015-10-06 Integrated Device Technology Inc. Systems and methods for estimation of offset and gain errors in a time-interleaved analog-to-digital converter
US8711026B1 (en) * 2013-10-10 2014-04-29 IQ-Analog Corporation Data converter with configurable functions
CN104038226B (zh) * 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器

Also Published As

Publication number Publication date
US20180241410A1 (en) 2018-08-23
JP2018136686A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
US10496230B2 (en) Touch circuit, touch sensing device, and touch sensing method
CN101840297B (zh) 一种电容式触摸屏的触摸检测方法和检测电路
CN107181489B (zh) 一种模数转换校准方法及装置
CN104363020B (zh) 一种流水线模数转换器及其误差校准方法
CN105183059B (zh) 一种消除数字低压差稳压器中的振铃现象的电路
CN108574487A (zh) 具有基于分裂电容器的数模转换器的逐次逼近寄存器模数转换器
CN105680864B (zh) 逐次逼近模数转换器、模数转换方法和传感信号处理装置
CN104363019B (zh) 一种流水线模数转换器及其电容失配误差校准方法
KR20160109001A (ko) 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치
JP2015139224A (ja) 電圧電流供給回路
CN108459754A (zh) 信号处理电路及信号处理方法
CN104135291B (zh) 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN103163924B (zh) SoC芯片及其运放失调电压的补偿方法和补偿装置
KR20180002039A (ko) 반도체 장치, 위치 검출 장치 및 반도체 장치의 제어 방법
CN203554417U (zh) Sar adc电路及电子设备
CN100410862C (zh) 电阻式触控屏幕测量系统
KR100753338B1 (ko) 아날로그 신호의 입력모듈
US20210158738A1 (en) Sensing circuit and source driver including the same
CN101383596A (zh) 可变增益放大器电路
US11009409B2 (en) Pressure sensor device, control device, and pressure sensor unit
US11313886B2 (en) Voltage detection circuit measurement apparatus for use in assembled battery system
US20200241682A1 (en) Methods and system for a capacitive touch sensor
US20130154860A1 (en) Use of logic circuit embedded into comparator for foreground offset cancellation
CN101413971A (zh) 一种电能表及应用于其中的信号放大方法
WO2014038197A1 (ja) 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180828