CN108447983A - 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用 - Google Patents

基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用 Download PDF

Info

Publication number
CN108447983A
CN108447983A CN201810247320.5A CN201810247320A CN108447983A CN 108447983 A CN108447983 A CN 108447983A CN 201810247320 A CN201810247320 A CN 201810247320A CN 108447983 A CN108447983 A CN 108447983A
Authority
CN
China
Prior art keywords
strontium titanate
film
power consumption
memory cell
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810247320.5A
Other languages
English (en)
Other versions
CN108447983B (zh
Inventor
邱晓燕
江雪
魏明龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University
Original Assignee
Southwest University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University filed Critical Southwest University
Priority to CN201810247320.5A priority Critical patent/CN108447983B/zh
Publication of CN108447983A publication Critical patent/CN108447983A/zh
Application granted granted Critical
Publication of CN108447983B publication Critical patent/CN108447983B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

本发明公开了一种基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用，包括自下而上依次设置的衬底层、下电极层、阻变层和上电极层，所述阻变层为在钛酸锶薄膜中掺杂Fe元素的Fe/钛酸锶薄膜阻变层，所述Fe的掺杂量为1～10at％。其置位/复位电压小、开/关电流比大，并具有良好的电阻开关稳定性。

Description

基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方 法和应用
技术领域
本发明涉及信息存储技术领域，具体涉及一种基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用。
背景技术：
电阻开关存储器因其具有读写速度快、功耗低、集成度高以及和当今半导体工艺兼容性好等优点，成为最有希望的新一代存储器之一。现有电阻开关存储单元中的阻变层常用的材料主要包含钙钛矿型多元无机氧化物和有机氧化物，比如SrZrO3、SrTiO3、CH3NH3PbI3，简单结构的二元过渡金属氧化物，比如NiO、TiO2、VxOy、ZrO2，HfO2以及石墨烯等，这些材料都存在置位/复位电压过高或ON态工作电流较大的缺点，不能有效降低器件功耗到pJ量级是制约其大规模生产应用的主要瓶颈之一。
钛酸锶是典型的钙钛矿型宽带隙半导体氧化物，具有3.25eV的间接带隙以及3.75eV的直接带隙，具有优异的电学和离子传输性质。通过向钛酸锶薄膜中掺杂过渡金属如Fe取代Ti不仅可以改变氧化物的电子结构和导电性，伴随着金属掺杂引入薄膜中的氧空位更易于形成导电丝通道。良好的电导率以及化学和结构稳定性使得金属掺杂的钛酸锶成为传感器，催化剂，燃料电池电极，氧气渗透膜和电阻开关存储器等应用的有吸引力的材料。虽然已有文献报道，掺杂Fe、Cr、Nb等金属的钛酸锶薄膜具有电阻开关效应，但从目前研究成果来看，掺杂金属钛酸锶薄膜为非晶或者多晶薄膜，在电阻开关存储器应用方面仍存在置位/复位电压大、开/关电流比小等问题，在降低功耗方面依旧没有大的突破。
发明内容
本发明的目的是提供基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用，其置位/复位电压小、开/关电流比大，并具有良好的电阻开关稳定性。
本发明所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，包括自下而上依次设置的衬底层、下电极层、阻变层和上电极层，所述阻变层为在钛酸锶薄膜中掺杂Fe元素的Fe/钛酸锶薄膜阻变层，所述Fe的掺杂量为1～10at％。
进一步，所述衬底层为Si单晶基片。
进一步，所述阻变层的厚度为5～100nm。
进一步，所述下电极层为Pt电极层，所述Pt电极层的厚度为50～200nm。所述上电极层为Ag电极层，所述Ag电极层的厚度为50～300nm。
进一步，所述Fe的掺杂量为7.8at％。
基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其包括如下步骤：
步骤一，在衬底上通过直流磁控溅射方法制备下电极层；
步骤二，对带有下电极层的衬底进行温度为300～800℃的预热，去除衬底表面的有机溶剂残留物和吸附氧等杂质，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压小于1Pa，氧气流量为5～100sccm，退火温度为300～800℃，退火时间为30～120min；
步骤四，用孔径为0.1～1mm的掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
进一步，所述步骤二中制备Fe/钛酸锶薄膜阻变层的工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压＜3Pa，溅射气体氩气流量为5～100sccm，溅射温度为550～650℃，钛酸锶陶瓷靶的溅射功率为20～150W，Fe靶的溅射功率为10～100W，薄膜的生长速率为0.1～0.5nm/min。
进一步，所述步骤一中制备下电极层的工艺条件为：以金属Pt靶为溅射靶材，溅射时的工作气压＜3Pa，溅射温度为300～400℃，溅射功率为30～40W。
进一步，所述步骤三中制备上电极层的工艺条件为：以金属Ag靶为溅射靶材，溅射时的工作气压＜1Pa，溅射温度为100～300℃，溅射功率为10～50W。
进一步，所述掩膜板的材质为不锈钢。不锈钢掩膜板的使用寿命长，易于清洗，同时其化学性质极其稳定，能够耐潮湿、高温、低温、以及与强酸强碱接触不反应。
一种掺杂钛酸锶薄膜的低功耗电阻开关存储单元在信息存储装置中的应用，以及应用于人工神经元突触单元。
通过向钛酸锶薄膜中掺杂过渡金属Fe以取代Ti，能够改变钛酸锶薄膜的导电性，伴随着Fe元素的掺杂引入至薄膜中的氧空位，有利于在钛酸锶薄膜中形成导电丝通道，从而降低电阻开关存储单元的置位电压。因此对Fe掺杂浓度需要严格的控制，过高的Fe含量将严重危害钛酸锶薄膜的绝缘性，导致器件OFF态工作电流过大，功耗增加；过低的Fe含量不利于薄膜内导电丝通道的形成，不利于降低器件置位电压。
为了保证Fe/钛酸锶薄膜晶粒大小均匀、膜面平整致密，需要对退火温度和退火时间严格控制。退火温度过低，薄膜不能结晶；温度过高时，由于热应力差异大，膜面容易出现皲裂，降低薄膜致密性。退火时间过短，晶粒生长不完全，晶粒大小不一；而退火时间过长，晶粒尺寸大小相差过大，导致膜面平整度下降。
本发明与现有技术相比具有如下有益效果：通过在钛酸锶薄膜内均匀掺杂特定含量的Fe元素以及对Fe/钛酸锶薄膜的工艺条件作相应限定，使得薄膜内更易形成导电丝通道，有效降低了电阻开关存储单元的置位/复位电压，利用钛酸锶薄膜良好的绝缘性降低了电阻开关存储单元OFF态的工作电流，提高了开/关电流比，进而降低了功耗。
附图说明
图1是本发明的结构示意图；
图2是本发明的Fe/钛酸锶薄膜阻变层的XRD图谱；
图3是本发明的Fe/钛酸锶薄膜阻变层中Sr元素特征能级的XPS能谱图；
图4是本发明的Fe/钛酸锶薄膜阻变层中Ti元素特征能级的XPS能谱图；
图5是本发明的Fe/钛酸锶薄膜阻变层中Fe元素特征能级的XPS能谱图；
图6是本发明的Fe/钛酸锶薄膜阻变层的SEM图谱；
图7是本发明的Fe/钛酸锶薄膜阻变层的EDS面扫描图谱，a为选定区域示意，b为Sr元素的面分布图，c为Ti元素的面分布图，d为Fe元素的面分布图；
图8是本发明的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元连续扫描50个周期的电流-电压曲线；
图9是本发明的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元连续开关1000次的OFF/ON态电阻值随开关次数的变化关系图，RH为OFF态电阻值，RL为ON态电阻值；
图中，1—衬底层，2—下电极层，3—阻变层，4—上电极层。
具体实施方式
下面结合附图和具体实施方式对本发明作详细说明。
参见图1，所示的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，包括自下而上依次设置的衬底层1、下电极层2、阻变层3和上电极层4，所述阻变层3为在钛酸锶薄膜中掺杂Fe元素的Fe/钛酸锶薄膜阻变层，所述Fe的掺杂量为1～10at％，阻变层3的厚度为5～100nm。
所述衬底层为Si单晶基片；所述下电极层为Pt电极层，所述Pt电极层的厚度为50～200nm；所述上电极层为Ag电极层，所述Ag电极层的厚度为50～300nm。
实施例一，基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其包括如下步骤：
步骤一，选取常规的半导体Si单晶基片作为衬底，在氩气氛围中通过直流磁控溅射方法制备下电极层，工艺条件为：以金属Pt为溅射靶材，溅射气体为氩气，溅射气压为2.7Pa，溅射温度为350℃，溅射功率为35W，施加-100V偏压，生长速率为10～15nm/min；
步骤二，对带有下电极层的衬底进行温度为600℃的预热，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层，工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压0.5Pa，溅射气体氩气流量为30sccm，溅射温度为600℃，钛酸锶陶瓷靶的溅射功率为100W，Fe靶的溅射功率为25W，薄膜的生长速率为0.3nm/min，制得的阻变层中Fe的掺杂量为7.8at％；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压为0.5Pa，氧气流量为30sccm，退火温度为600℃，退火时间为30min；
步骤四，用孔径为0.2mm的不锈钢掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，工艺条件为：以金属Ag为溅射靶材，溅射气压为0.5Pa，溅射温度为250℃，溅射功率为25W，施加-100V偏压，生长速率为10～15nm/min，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
实施例二，基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其包括如下步骤：
步骤一，选取常规的半导体Si单晶基片作为衬底，在氩气氛围中通过直流磁控溅射方法制备下电极层，工艺条件为：以金属Pt为溅射靶材，溅射气体为氩气，溅射气压为2Pa，溅射温度为300℃，溅射功率为25W，施加-100V偏压，生长速率为10～15nm/min；
步骤二，对带有下电极层的衬底进行温度为800℃的预热，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层，工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压2Pa，溅射气体氩气流量为100sccm，溅射温度为650℃，钛酸锶陶瓷靶的溅射功率为150W，Fe靶的溅射功率为100W，薄膜的生长速率为0.5nm/min，制得的阻变层中Fe的掺杂量为10at％；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压为0.8Pa，氧气流量为100sccm，退火温度为800℃，退火时间为120min；
步骤四，用孔径为0.5mm的不锈钢掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，工艺条件为：以金属Ag为溅射靶材，溅射气压为0.8Pa，溅射温度为300℃，溅射功率为50W，施加-100V偏压，生长速率为10～15nm/min，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
实施例三，基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其包括如下步骤：
步骤一，选取常规的半导体Si单晶基片作为衬底，在氩气氛围中通过直流磁控溅射方法制备下电极层，工艺条件为：以金属Pt为溅射靶材，溅射气体为氩气，溅射气压为1Pa，溅射温度为400℃，溅射功率为45W，施加-100V偏压，生长速率为10～15nm/min；
步骤二，对带有下电极层的衬底进行温度为300℃的预热，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层，工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压1Pa，溅射气体氩气流量为5sccm，溅射温度为550℃，钛酸锶陶瓷靶的溅射功率为20W，Fe靶的溅射功率为10W，薄膜的生长速率为0.1nm/min，制得的阻变层中Fe的掺杂量为5at％；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压为0.1Pa，氧气流量为5sccm，退火温度为300℃，退火时间为30min；
步骤四，用孔径为0.1mm的不锈钢掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，工艺条件为：以金属Ag为溅射靶材，溅射气压为0.2Pa，溅射温度为100℃，溅射功率为10W，施加-100V偏压，生长速率为10～15nm/min，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
实施例四，基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其包括如下步骤：
步骤一，选取常规的半导体Si单晶基片作为衬底，在氩气氛围中通过直流磁控溅射方法制备下电极层，工艺条件为：以金属Pt为溅射靶材，溅射气体为氩气，溅射气压为1.5Pa，溅射温度为370℃，溅射功率为40W，施加-100V偏压，生长速率为10～15nm/min；
步骤二，对带有下电极层的衬底进行温度为300℃的预热，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层，工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压2.2Pa，溅射气体氩气流量为70sccm，溅射温度为620℃，钛酸锶陶瓷靶的溅射功率为70W，Fe靶的溅射功率为40W，薄膜的生长速率为0.4nm/min，制得的阻变层中Fe的掺杂量为1at％；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压为0.6Pa，氧气流量为75sccm，退火温度为500℃，退火时间为80min；
步骤四，用孔径为0.4mm的不锈钢掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，工艺条件为：以金属Ag为溅射靶材，溅射气压为0.4Pa，溅射温度为260℃，溅射功率为30W，施加-100V偏压，生长速率为10～15nm/min，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
实施例五，对实施例一制得的Fe/钛酸锶薄膜阻变层进行X射线衍射，分析其衍射图谱。参见图2，除了衬底的Si(400)、Pt(111)、Pt(222)晶面衍射峰和一些衬底杂质峰外，制备的薄膜为沿<311>晶向择优生长的钛酸锶薄膜，由于掺杂Fe元素含量较少，所以XRD图谱并未观测到Fe单质及其氧化物的衍射峰。
实施例六，对实施例一制得的Fe/钛酸锶薄膜阻变层进行X射线光电子能谱分析。
参见图3，由Sr3d5/2和Sr3d3/2能级结合能值可知，薄膜样品中Sr元素为+2价；参见图4，由Ti2p3/2和Ti2p1/2能级结合能值可知，薄膜样品中Ti元素为+4价，表明了制备的薄膜为完全化学配比的钛酸锶薄膜。
参见图5，Fe2p能级的结合能值与FeO中Fe2+2p能级的结合能值相吻合，未观测到属于Fe单质的Fe02p3/2结合能峰，其主峰结合能值约为706.8eV，也未观测到属于+3价的Fe3+2p3/2结合能峰，其主峰结合能值约为710.7eV，表明了掺杂的Fe元素主要以FeO形式分布于钛酸锶薄膜中。
实施例七，对实施例一制得的Fe/钛酸锶薄膜阻变层进行扫描电镜分析，参见图6，制得的Fe/钛酸锶薄膜表面平整致密，经计算其晶粒尺寸为40～50nm。
实施例八，对实施例一制得的Fe/钛酸锶薄膜阻变层的选定区域中的各元素进行EDS面扫描，参见图7，a为选定区域示意图，b、c、d分别为Fe/钛酸锶薄膜阻变层在选定区域中Sr元素、Ti元素、Fe元素的EDS面扫描图谱；对比可知，Fe元素的面分布图与Sr元素、Ti元素的面分布图相似，表明了Fe元素是均匀掺杂在钛酸锶薄膜中。
实施例九，分析实施例一制得的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的电阻开关效应，参见图8，制得的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元具有稳定的电阻开关效应，置位/复位电压分别为+0.2/-0.4V，ON/OFF电流比>104。
实施例十，分析实施例一制得的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的耐受性，将制得的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元连续开关1000次，参见图9，基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元在连续开关1000次后，在20mV读取电压下依然维持了高达104的区分度，显示出优良的器件耐受性。

Claims (9)

1.一种基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，包括自下而上依次设置的衬底层、下电极层、阻变层和上电极层，其特征在于：所述阻变层为在钛酸锶薄膜中掺杂Fe元素的Fe/钛酸锶薄膜阻变层，所述Fe的掺杂量为1～10at％。
2.根据权利要求1所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，其特征在于：所述阻变层的厚度为5～100nm。
3.根据权利要求1或2所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，其特征在于：所述下电极层为Pt电极层，所述Pt电极层的厚度为50～200nm。所述上电极层为Ag电极层，所述Ag电极层的厚度为50～300nm。
4.根据权利要求1或2所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元，其特征在于：所述Fe的掺杂量为7.8at％。
5.一种基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其特征在于包括如下步骤：
步骤一，在衬底上通过直流磁控溅射方法制备下电极层；
步骤二，对带有下电极层的衬底进行温度为300～800℃的预热，然后在所述下电极层上通过射频磁控溅射方法制备Fe/钛酸锶薄膜阻变层；
步骤三，将制备的Fe/钛酸锶薄膜阻变层在氧气氛围中进行退火处理，所述氧气的气压小于1Pa，氧气流量为5～100sccm，退火温度为300～800℃，退火时间为30～120min；
步骤四，用孔径为0.1～1mm的掩膜板覆盖在退火处理后的Fe/钛酸锶薄膜阻变层上，在氩气氛围中通过直流磁控溅射方法制备上电极层，制得基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元。
6.根据权利要求5所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其特征在于：所述步骤二中制备Fe/钛酸锶薄膜阻变层的工艺条件为：以纯度为99.9％的钛酸锶陶瓷靶和纯度为99.9％的Fe靶为溅射靶材，腔室真空度＜5×10-4Pa，溅射时的工作气压＜3Pa，溅射气体氩气流量为5～100sccm，溅射温度为550～650℃，钛酸锶陶瓷靶的溅射功率为20～150W，Fe靶的溅射功率为10～100W，薄膜的生长速率为0.1～0.5nm/min。
7.根据权利要求5或6所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其特征在于：所述步骤一中制备下电极层的工艺条件为：以金属Pt靶为溅射靶材，溅射时的工作气压＜3Pa，溅射温度为300～400℃，溅射功率为30～40W。
8.根据权利要求5或6所述的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元的制备方法，其特征在于：步骤三中制备上电极层的工艺条件为：以金属Ag靶为溅射靶材，溅射时的工作气压＜1Pa，溅射温度为100～300℃，溅射功率为10～50W。
9.权利要求1～4任一项所述基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元或按照权利要求5～8任一项所述的方法而制备的基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元在信息存储装置中的应用。
CN201810247320.5A 2018-03-23 2018-03-23 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用 Expired - Fee Related CN108447983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810247320.5A CN108447983B (zh) 2018-03-23 2018-03-23 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810247320.5A CN108447983B (zh) 2018-03-23 2018-03-23 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN108447983A true CN108447983A (zh) 2018-08-24
CN108447983B CN108447983B (zh) 2020-01-31

Family

ID=63196935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810247320.5A Expired - Fee Related CN108447983B (zh) 2018-03-23 2018-03-23 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN108447983B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449289A (zh) * 2018-11-01 2019-03-08 中国科学院宁波材料技术与工程研究所 一种光激励的神经突触仿生忆阻器及其制备方法
CN110483036A (zh) * 2019-08-23 2019-11-22 昆明理工大学 一种B位缺位Fe掺杂钛酸锶及其制备方法
CN113675294A (zh) * 2021-08-20 2021-11-19 电子科技大学 一种双层三元氧化物的光电突触器件及其制备和工作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335326A (zh) * 2008-07-24 2008-12-31 中国科学院上海硅酸盐研究所 用于电阻式存储器的电诱发电阻材料及其制备方法
CN102142516A (zh) * 2010-12-09 2011-08-03 北京大学 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路
CN107623070A (zh) * 2016-07-15 2018-01-23 中国科学院金属研究所 一种铁电阻变存储器及其开关比的调控方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335326A (zh) * 2008-07-24 2008-12-31 中国科学院上海硅酸盐研究所 用于电阻式存储器的电诱发电阻材料及其制备方法
CN102142516A (zh) * 2010-12-09 2011-08-03 北京大学 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路
CN107623070A (zh) * 2016-07-15 2018-01-23 中国科学院金属研究所 一种铁电阻变存储器及其开关比的调控方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. WOJTYNIAK等: "Electro-degradation and resistive switching of Fe-doped SrTiO3 single crystal", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449289A (zh) * 2018-11-01 2019-03-08 中国科学院宁波材料技术与工程研究所 一种光激励的神经突触仿生忆阻器及其制备方法
CN110483036A (zh) * 2019-08-23 2019-11-22 昆明理工大学 一种B位缺位Fe掺杂钛酸锶及其制备方法
CN113675294A (zh) * 2021-08-20 2021-11-19 电子科技大学 一种双层三元氧化物的光电突触器件及其制备和工作方法
CN113675294B (zh) * 2021-08-20 2023-03-31 电子科技大学 一种双层三元氧化物的光电突触器件及其制备和工作方法

Also Published As

Publication number Publication date
CN108447983B (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN102312192B (zh) 籽晶层辅助的表面织构化氧化锌透明导电薄膜及制备方法
CN108447983A (zh) 基于掺杂钛酸锶薄膜的低功耗电阻开关存储单元及其制备方法和应用
CN103872367B (zh) 一种固体氧化物燃料电池氧化锆基电解质薄膜
CN103887549B (zh) 一种固体氧化物燃料电池复合电解质薄膜及其制备
CN105118854B (zh) 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
Stefan et al. Layered microstructures based on BaZr 0.85 Y 0.15 O 3− δ by pulsed laser deposition for metal-supported proton ceramic electrolyser cells
Molina-Reyes et al. Physical and electrical characterization of yttrium-stabilized zirconia (YSZ) thin films deposited by sputtering and atomic-layer deposition
JP2017199539A (ja) 固体電解質構造体、リチウム電池、および、固体電解質構造体の製造方法
Liang et al. A review of thin film electrolytes fabricated by physical vapor deposition for solid oxide fuel cells
Stelzer et al. Synthesis of terbia-doped yttria-stabilized zirconia thin films by electrostatic spray deposition (ESD)
Kim et al. Chemical Synthesis of Tin Oxide‐Based Materials for Li‐Ion Battery Anodes Influence of Process Parameters on the Electrochemical Behavior
Chiba et al. An SOFC cathode infiltrated with Pr6O11
Li et al. Nanocrystalline SnO2 thin films prepared by anodization of sputtered Sn thin films
WO2020174785A1 (ja) 固体電解質の前駆体組成物、二次電池の製造方法
Solovyev et al. Magnetron sputtered LSC-GDC composite cathode interlayer for intermediate-temperature solid oxide fuel cells
Solovyev et al. Magnetron-sputtered La 0.6 Sr 0.4 Co 0.2 Fe 0.8 O 3 nanocomposite interlayer for solid oxide fuel cells
WO2019146493A1 (ja) 酸素透過素子及びスパッタリングターゲット材
Liao et al. Structure characterization and electrochemical properties of RF sputtered lithium nickel cobalt oxide thin films
Liu et al. Preparation and characterization of La0. 9Sr0. 1Ga0. 8Mg0. 2O3− δ thin film on the porous cathode for SOFC
WO2019167811A1 (ja) プロトンセラミックス燃料電池及びその製造方法
CN113151790A (zh) 离子/电子共导体薄膜及其制备方法、固态电池及电动车
Li et al. Effects of Nb doping on switching-voltage stability of zinc oxide thin films
KR101144015B1 (ko) 상온에서 증착된 Ｍｇ２Ｈｆ５Ｏ１２를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법
US20060151313A1 (en) Thin film battery, anode film for thin film battery and preparation method thereof
Xiang et al. Effect of oxygen pressure on the structural and electrical properties of Bi2Mg2/3Nb4/3O7 thin films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200131

Termination date: 20210323