CN108419336A - 一种led灯光屏幕控制系统及其实现方法 - Google Patents

Abstract

本发明公开了一种LED灯光屏幕控制系统，包括以太网通信模块，以太网通信模块分别与客户端和数据接收模块连接，数据接收模块与参数设置模块、数据缓存输出模块连接；数据接收模块为控制核心，数据缓存输出模块为缓存核心。本发明还公开了一种LED灯光屏幕控制系统的实现方法。本发明基于ARTNET协议、以太网通信协议、DMX512协议使用MCU芯片STM32F407ZET6和FPGA实现双本地IP八端口数据输出，在性能方面有很高的提升，方便了使用者的操作，实现了数据实时高效的传输和处理，是非常有价值前景的技术。

Description

一种LED灯光屏幕控制系统及其实现方法

技术领域

本发明涉及LED灯光屏幕技术，具体来说是一种LED灯光屏幕控制系统及其实现方法。

背景技术

随着科技的发展，人们对产品的需求也在不断的提升，在照明领域人们已经不满足于基本照明功能的实现，对照明的场景使用、渲染效果、价值成本等有更高的追求。LED照明技术快速发展为LED灯光屏幕的使用打下了很好的基础，如今LED灯光屏幕在景观照明、商业广告、舞台灯光表演等领域有非常重要的用途。

市场上现有的LED灯光屏幕的控制技术基本上都是低性能的四端口数据输出的控制板。这种控制方法使用了低性能的MCU作为控制核心，数据的接收处理和缓存输出过程都在MCU内进行，给MCU造成严重的运行压力和存储压力，从而导致了显示效果帧数低、数据交互能力低、数据缓存量小。

在参数设置时使用手动按键、显示屏方式或者直接固定参数给使用者造成使用和功能体验上不方便，参数设置也比较麻烦也导致设备匹配过程繁琐。在大型的工程上面使用时为了提高效果就需要增加控制板数量同时搭配交换机从而导致了资源浪费、成本高等。所以发展LED灯光屏幕的控制技术是非常有价值的。

在传统的LED灯光屏幕控制技术上进行技术提高、降低成本、提高数据的交互能力和显示效果是非常有价值的。将数据的接收处理过程和缓存输出过程分开进行可以有效的提高整体性能。MCU中的STM32F407ZET6芯片具有高速的运行处理速度、DMA传输功能、FSMC总线传输功能、串口传输功能、IIC传输功能、高效的定时器、以太网接口等，结合这些功能可以实现实时快速的大数据量的传输和计算处理。FPGA中的EP4CE6E22C8具有灵活的配置使用方式和大的内部内存，可以在FPGA中划分大的存储单元用于存储短时间需要输出的大量数据，同时根据DMX512协议配置相应的输出功能向显示屏传输数据。两个处理单元通过FSMC总线方式连接交互可以保证高效的数据交互。

使用串口功能通过上位机传输参数很方便，将参数存储于24c02存储单元中，在需要是直接读取就可以不用每次去设置参数。

STM32F407ZET6芯片具有以太网接口，可以很方便的接入以太网PHY芯片实现以太网传输的功能。

虽然整体的硬件芯片成本有所增加但是整体的运行效果成倍的提高，使每个硬件资源都得到了合理有效的使用。对于大工程来说节约了很多成本。

发明内容

本发明的目的在于克服以上现有技术存在的不足，提供了一种基于ARTNET协议、以太网通信协议、DMX512协议使用MCU芯片STM32F407ZET6和FPGA实现双本地IP八端口数据输出的高效LED灯光屏幕控制系统。

本发明另一目的在于提供一种LED灯光屏幕控制系统的实现方法。

为了达到上述目的，本发明采用以下技术方案：一种LED灯光屏幕控制系统，包括以太网通信模块，以太网通信模块分别与客户端和数据接收模块连接，数据接收模块与参数设置模块、数据缓存输出模块连接；数据接收模块为控制核心，数据缓存输出模块为缓存核心。

所述数据接收模块包括MCU芯片，MCU芯片上分别设有以太网接口、串口、IIC通信接口和FSMC总线接口；以太网接口与以太网通信模块连接，串口、IIC通信接口与参数设置模块连接，FSMC总线接口与数据缓存输出模块连接。

所述参数设置模块包括第一芯片，第一芯片与串口连接，IIC通信接口与第二芯片连接。

所述第一芯片为74LVC4245芯片；第二芯片为24C02芯片。

所述MCU芯片为STM32F407ZET6芯片。

所述数据缓存输出模块为FPGA，FPGA芯片为EP4CE6E22C8芯片。

上述的LED灯光屏幕控制系统的实现方法，包括以下步骤：

(1)、开启系统后，数据接收模块从参数设置模块中读取参数，如果读取不到或者需要重新设置参数就会等待上位机从串口下发的参数；

(2)、当读取到参数后，写入到以太网通信模块中的芯片和应答命令中，在电脑上的MADRIX 3软件设置相同的参数，进行电脑和以太网通信模块的设备识别匹配；

(3)、当匹配成功后就可以建立以太网网络；

(4)、数据接收模块进行数据处理；

(5)、数据缓存输出模块进行缓存和输出。

所述数据接收模块工作时，包括如下步骤：

(1)、启动以太网DMA中断功能；接收来自以太网的数据包；

(2)、将通过以太网MAC层校验的数据包进行以太网IP层校验；

(3)、将通过以太网IP层校验的数据包进行UDP层校验；

(4)、去掉校验信息，保存数据信息；

(5)、每次保存数据信息时，查看10ms定时器是否开启，如果没有则开启，此时，接收到数据包为一帧数据中第一个到达的数据包，如果开启则将定时器计数值清零；

(6)、读取接收到的数据包的数据信息的第14位，这位信息标志这个数据包对应那个数据输出端口在一帧数据中，将这个数据包缓存并将对应接收标志位置1；

(7)、查看接收标志数值，当检测到一帧数据中的8个数据包都接收到时，将一帧数据中的8个数据包进行排序并将完整的一帧数据通过DMA和FSMC功能发送给数据缓存输出模块。

所述数据缓存输出模块工作时，包括如下步骤：

(1)、配置数据缓存输出模块的15个端口为地址总线，配置数据缓存输出模块的8个端口为数据总线，将地址总线和数据总线与数据接收模块的FSMC接口的地址总线和数据总线对应相连；

(2)、根据DMX512协议配置数据缓存输出模块的8个端口为数据输出端口，输出波特率为250kbs；

(3)、在数据缓存输出模块中创建两个5KB字节的内存区域，每个内存区域内依次创建8个528字节的内存区域用来存储一帧数据中正确排序的8个数据包数据；数据接收模块由于存储空间小但是性能高所以用于数据实时快速的接收，而数据缓存输出模块由于存储空间大功能配置方便所以用来缓存数据接收模块实时正确接收的数据，当一帧数据接收完全是数据缓存输出模块再将数据输出；

(4)、接收来自数据接收模块的数据，每次读取528个字节的数据依次存储于8个528字节的内存区域中；

(5)、修改第18位数据为0，删除前17位数据，将8个内存区域一一对应8个输出端口，加入起始位和前导码进行数据输出；

(6)、有两块5KB字节的内存区域都能进行数据存储和输出，但数据存储和输出时要保证不同时操作同一块内存，这样就可以避免内存冲突实现“乒乓缓存”，可以保证数据存储和数据输出同时进行，提高效率。

本发明相对于现有技术，具有如下的优点及效果：

1、可以实现最高40帧每秒的效果显示能力，同时显示帧数可以动态可调。

2、通过上位机和串口快速方便的设置参数，通过24c02存储芯片来保存参数。

3、使用高性能的MCU快速接收数据并对数据进行完整性和正确性处理，提高实时的数据接收能力和计算能力。

4、使用FPGA对大量实时数据进行“乒乓缓存”，在FPGA中配置输出功能实现数据存储和输出同时进行，提高显示效果。

附图说明

图1为一种LED灯光屏幕控制系统的连接示意图；

图2为一种LED灯光屏幕控制系统的流程框图；

图3为本发明中参数设置模块的连接示意图；

图4为本发明中数据缓存输出模块处的连接示意图。

具体实施方式

为便于本领域技术人员理解，下面结合附图及实施例对本发明作进一步的详细说明。

实施例1：

如图1～4所示，一种LED灯光屏幕控制系统，包括以太网通信模块，以太网通信模块分别与客户端和数据接收模块连接，数据接收模块与参数设置模块、数据缓存输出模块连接；数据接收模块为控制核心，数据缓存输出模块为缓存核心。

本实施例中建立以太网是整个系统设计方案中的基础部分，没有以太网就无法实现数据的快速传输和设备识别。以太网是在电脑、以太网通信模块、数据接收模块之间建立的，电脑上的MADRIX 3软件可以编辑显示效果、生成显示数据包和实现UDP传输模式下实时下发数据包但需要进行设备识别匹配。建立以太网、进行设备识别匹配和数据传输需要设置以下参数：远端IP地址、本地IP地址、远端MAC地址、本地MAC地址、UDP任务端口号、8个数据输出端口编号等。

在ARTNET协议和以太网协议中要求MAC地址和IP地址具有唯一性并且要求一一对应，一个本地IP地址最多只能设置4个数据输出端口，也就是说我们实现8端口输出需要两个本地MAC地址和两个本地IP地址。一个PHY芯片DP83848只能设置一个MAC地址所以需要两块芯片，这样设计的话会浪费资源并且两个PHY芯片需要分时复用会降低整体的运行效率。系统设计中使用LWIP—UDP的以太网协议框架，这个框架的硬件部分为以太网通信模块也就是DP83848芯片，软件部分烧录进数据接收模块中也就是MCU芯片，以太网通信模块和数据接收模块通过MCU芯片的以太网接口连接进行数据交互。LWIP—UDP框架对于MAC地址和本地IP地址的管理是以链表的形式进行扫描管理的，给同一个MAC地址分两次设置两个不同的本地IP地址将对应关系写入链表，在IP层校验处理上加入选择处理就可以实现在一块DP83848芯片上模拟两个网卡实现一个MAC地址、两个本地IP地址、8个输出端口的设置。

设置电脑为远端设备，使用电脑网卡的MAC地址为远端MAC地址，设置电脑网卡的静态IP地址为远端IP地址，设置以太网通信模块为本地设备，使用MCU读取24c02中的参数给太网通信模块中的DP83848设置本地MAC地址、两个本地IP地址、UDP任务号、8个数据输出端口编号等，并模拟生成、开启两个模拟网卡，在MCU中建立两个UDP接收任务用来接收来自以太网接口的数据。本地MAC地址使用MCU芯片的唯一ID的后6个字节。在电脑上的MADRIX 3软件中设置以上参数然后广播设备识别命令，以太网通信模块接收到这个命令后会自动应答，应答的信息包含了以上的参数。MADRIX 3软件对应答进行解析如果两边的参数设置都正确的话就会生成8个数据输出端口表示设备匹配成功就可以进行数据传输。

上述参数中两个MAC地址是固有的，两个本地IP地址、UDP任务号、8个数据输出端口编号、远端IP地址等需要我们进行设置。系统设计中使用参数设置模块来设置存储这些参数，参数设置模块由74LVC4245芯片、24C02芯片、上位机组成，74LVC4245芯片实现电平转换功能防止电脑接口与参数设置模块接口连接时由于电压差异产生问题，24C02芯片为EEPROM芯片存储到它里面的信息在断电之后仍然存在。电脑上的上位机编写好需要设置的参数下发给74LVC4245芯片，74LVC4245芯片将数据通过RX数据线传输给MCU，MCU接收到数据后会通过TX数据线回应接收成功。MCU将接收到的参数信息通过IIC接口传输给24C02芯片保存，下次使用这些参数时可以通过IIC接口直接从24C02芯片中读取，不需要每次通过上位机去传输这些参数减少麻烦。参数设置模块如图3所述，RX和TX为串口的读、写数据线，SCL和SDA为IIC接口的时钟线和数据线。

本系统实现最高40帧每秒的效果显示和8端口数据输出，每帧数据包含8个数据包，每一帧的8个数据包由MADRIX 3软件实时的下发但下发时顺序是乱序的，每个数据包中包含42个字节校验信息和528个字节的数据信息，528个字节的数据信息中前18个字节为数据基本信息，剩下的510个字节参数真正用于显示的信息。528个字节的数据信息的第14位用来对应端口编号。校验信息会在校验后删除，所以MCU接收到的一帧数据信息为4.125KB字节，一秒钟就需要接收165KB的字节，这么大的数据量通过MCU来实现“乒乓缓存”的话MCU会非常吃力并且会影响MCU的运行速度导致帧数降低或者数据不完整。

所以在设计中采用MCU进行接收和处理数据，采用FPGA进行缓存和输出数据，FPGA具有很大内存空间和灵活的配置方式，在FPGA中开辟两块5KB字节大小的内存空间，在每个5KB内存中开辟8个528字节的内存空间进行1-8编号并与数据输出端口一一对应，FPGA接收来自MCU的FSMC总线的数据，在40帧每秒显示时会每25ms接收一帧来自MCU的数据，由于接收的数据已经是正确排序的数据所以每读取528个字节数据依次存储于8个内存空间中。两块5KB字节内存都可以进行数据存储和数据输出，由于同一块内存同时进行数据存储和数据输出时会产生严重的内存冲突导致不可预计的后果，所以使用两块5KB字节内存进行“乒乓缓存”，在同一时间内一块内存用于数据存储一块用于数据输出，在下一帧数据到来时上一帧数据到来时用于存储的内存现在用于输出，另外一块用作存储这样就可以保证数据的存储和数据的输出同时进行成倍的提高运行效率和显示效果。数据接收模块和数据缓存输出模块的连接如图4所示，FSMC接口具有独立的地址总线和数据总线可以实现数据的快速传输，在FPGA中配置15个端口为地址总线端口，配置8个端口为数据总线端口相当于在FPGA上模拟FSMC总线接口功能并与FSMC接口相连，ADDR为15个地址总线，DATA为8个数据总线，在FSMC传输数据时启用MCU的DMA功能可以降低MCU的运行压力同时加速数据传输。

DMX512协议是250KBS输出的标准灯光协议，在FPGA中配置8个数据输出端口与8个内存空间一一对应，在FPGA接收数据的同时输出数据可以避免分时复用节约运行时间。DMX512协议要求每次数据的数据包为512个字节，并且需要起始位和前导码，所以将每个内存中528个字节数据的第18位改为0作为前导码，528字节后面增加两个0补位，启动起始位后从内存中的第18位开始输出数据就可以保证数据正确的传输到显示屏。

系统的软件流程如图2所示，开启系统后MCU从24c02中读取参数，如果读取不到或者需要重新设置参数就会等待上位机从串口下发的参数。当读取到参数后写入到太网通信模块中的DP83848芯片和应答命令中，在电脑上的MADRIX 3软件设置相同的参数进行电脑和以太网通信模块的设备识别匹配。当匹配成功后就可以建立以太网网络。在MCU中建立UDP接收任务接收显示数据，电脑下发的数据包包含42个字节的校验信息和528个字节的显示数据。太网通信模块中的DP83848芯片对来自电脑的数据进行MAC层的校验后通过DMA方式传输给以太网接口，MCU从以太网接口接收数据通过LWIP—UDP框架进行IP层和UDP层的校验。每层校验成功后，MCU会删除42个字节的校验信息保存528个字节的显示数据信息。

保存每个数据包的显示信息时都会检测10ms的定时器是否开启，如果没有则开启，表示这是一帧数据中第一个到达的数据包(由于是乱序的所以不是正确排序的第一个)，如果已开启但未发生超时中断就清零计算值，读取528个字节的显示信息中的第14位，这个位对应端口编号表示这个数据包是一帧数据中对应那个数据输出端口，数值为0-7代表1-8数据输出端口。设置接收数据包标志位初始值为0X0000，当接收到一帧数据中的某一数据包读取第14位数据然后将数据包标志位中的对应位置1，当数据包标志位为0X00FF时就表示一帧数据中的8个数据包都接收完整，然后将8个数据包按照第14位数据从小到大排序传输给FSMC接口，然后将接收数据包标志位初始为0X0000，10ms定时器也会因为超时自动停止，下一帧数据到来时会重新开启10ms定时器开始重复执行收发数据的过程。

整个过程在25ms(最少时间)内完成，而且接收数据过程非常快所以使用10ms定时器可以合理的接收数据并且在8个数据包都接收成功后会因为超时停止。当10ms定时器超时且8个数据包没有接受完整时也就是数据包标志位不是0X00FF就会舍弃这一帧数据。这样就实现了每一帧数据的完整性和正确性的检验功能。

每个数据输出端口可以控制170个RGB类型的LED灯，8个数据输出端口就可以控制1360个灯，在大型工程中搭配交换机可以控制上万个灯，配合系统设计中的控制板可以实现高效的显示效率可以达到很好的显示效果，相对于现有市面上的产品可以节约很大的成本。

本系统设计在传统的LED灯光屏幕控制技术进行了很大的改进，在性能方面有很高的提升，方便了使用者的操作，实现了数据实时高效的传输和处理，是非常有价值前景的技术。

上述具体实施方式为本发明的优选实施例，并不能对本发明进行限定，其他的任何未背离本发明的技术方案而所做的改变或其它等效的置换方式，都包含在本发明的保护范围之内。

Claims (9)

1.一种LED灯光屏幕控制系统，其特征在于：包括以太网通信模块，以太网通信模块分别与客户端和数据接收模块连接，数据接收模块与参数设置模块、数据缓存输出模块连接；数据接收模块为控制核心，数据缓存输出模块为缓存核心。

2.根据权利要求1所述的LED灯光屏幕控制系统，其特征在于：所述数据接收模块包括MCU芯片，MCU芯片上分别设有以太网接口、串口、IIC通信接口和FSMC总线接口；以太网接口与以太网通信模块连接，串口、IIC通信接口与参数设置模块连接，FSMC总线接口与数据缓存输出模块连接。

3.根据权利要求2所述的LED灯光屏幕控制系统，其特征在于：所述参数设置模块包括第一芯片，第一芯片与串口连接，IIC通信接口与第二芯片连接。

4.根据权利要求3所述的LED灯光屏幕控制系统，其特征在于：所述第一芯片为74LVC4245芯片；第二芯片为24C02芯片。

5.根据权利要求4所述的LED灯光屏幕控制系统，其特征在于：所述MCU芯片为STM32F407ZET6芯片。

6.根据权利要求5所述的LED灯光屏幕控制系统，其特征在于：所述数据缓存输出模块为FPGA，FPGA芯片为EP4CE6E22C8芯片。

7.根据权利要求1～6任一项所述的LED灯光屏幕控制系统的实现方法，其特征在于，包括以下步骤：

(1)、开启系统后，数据接收模块从参数设置模块中读取参数，如果读取不到或者需要重新设置参数就会等待上位机从串口下发的参数；

(2)、当读取到参数后，写入到以太网通信模块中的芯片和应答命令中，在电脑上的MADRIX 3软件设置相同的参数，进行电脑和以太网通信模块的设备识别匹配；

(3)、当匹配成功后就可以建立以太网网络；

(4)、数据接收模块进行数据处理；

(5)、数据缓存输出模块进行缓存和输出。

8.根据权利要求7所述的LED灯光屏幕控制系统的实现方法，其特征在于，所述数据接收模块工作时，包括如下步骤：

(1)、启动以太网DMA中断功能；接收来自以太网的数据包；

(2)、将通过以太网MAC层校验的数据包进行以太网IP层校验；

(3)、将通过以太网IP层校验的数据包进行UDP层校验；

(4)、去掉校验信息，保存数据信息；

(5)、每次保存数据信息时，查看10ms定时器是否开启，如果没有则开启，此时，接收到数据包为一帧数据中第一个到达的数据包，如果开启则将定时器计数值清零；

(6)、读取接收到的数据包的数据信息的第14位，这位信息标志这个数据包对应那个数据输出端口在一帧数据中，将这个数据包缓存并将对应接收标志位置1；

(7)、查看接收标志数值，当检测到一帧数据中的8个数据包都接收到时，将一帧数据中的8个数据包进行排序并将完整的一帧数据通过DMA和FSMC功能发送给数据缓存输出模块。

9.根据权利要求8所述的LED灯光屏幕控制系统的实现方法，其特征在于，所述数据缓存输出模块工作时，包括如下步骤：

(1)、配置数据缓存输出模块的15个端口为地址总线，配置数据缓存输出模块的8个端口为数据总线，将地址总线和数据总线与数据接收模块的FSMC接口的地址总线和数据总线对应相连；

(2)、根据DMX512协议配置数据缓存输出模块的8个端口为数据输出端口，输出波特率为250kbs；

(3)、在数据缓存输出模块中创建两个5KB字节的内存区域，每个内存区域内依次创建8个528字节的内存区域用来存储一帧数据中正确排序的8个数据包数据；

(4)、接收来自数据接收模块的数据，每次读取528个字节的数据依次存储于8个528字节的内存区域中；

(5)、修改第18位数据为0，删除前17位数据，将8个内存区域一一对应8个输出端口，加入起始位和前导码进行数据输出；

(6)、有两块5KB字节的内存区域都能进行数据存储和输出，但数据存储和输出时要保证不同时操作同一块内存，这样就可以避免内存冲突实现“乒乓缓存”，可以保证数据存储和数据输出同时进行，提高效率。