CN104836973A - 一种高清led显示屏视频数据收发装置及数据流控制方法 - Google Patents
一种高清led显示屏视频数据收发装置及数据流控制方法 Download PDFInfo
- Publication number
- CN104836973A CN104836973A CN201510161481.9A CN201510161481A CN104836973A CN 104836973 A CN104836973 A CN 104836973A CN 201510161481 A CN201510161481 A CN 201510161481A CN 104836973 A CN104836973 A CN 104836973A
- Authority
- CN
- China
- Prior art keywords
- video data
- control module
- sdram chipset
- sdram
- chipset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开了一种高清LED显示屏视频数据收发装置及数据流控制方法,装置包括集成在一个电路板上的高清视频接口模块、高速视频数据控制模块、数据缓存模块、非易失性存储模块、多路串行视频数据输出模块和通信控制模块;方法包括:建立用于高清LED显示屏视频数据流控制的有限状态机,建立的有限状态机包括自检状态、参数配置状态、等待接收第一帧状态、读第一SDRAM芯片组写第二SDRAM芯片组状态和读第二SDRAM芯片组写第一SDRAM芯片组状态;所述高速视频数据控制模块根据所处的状态自动切换至相应的有限状态机,执行有限状态机的相应操作。本发明具有高分辨率和高实时性的优点,可广泛应用于显示控制技术领域。
Description
技术领域
本发明涉及显示控制技术领域,尤其是一种高清LED显示屏视频数据收发装置及数据流控制方法。
背景技术
目前,大型LED显示屏在户外广告、舞台布置等领域应用广泛。不断出现的应用需求,推动了LED显示屏控制技术的发展:一方面,人们对信息发布时效性要求不断提高,促使LED显示屏控制技术向同步控制系统方向迈进;另一方面,人们对画面清晰度和颜色保真性要求的提高,促使LED显示屏向超大规模、超高分辨率和颜色高保真方向发展,同时也推动了与之对应的LED显示屏控制技术向着大带宽方向发展。总的来说,大带宽、高实时性是LED高清显示屏控制技术的发展趋势。
现有的LED显示屏同步控制系统的数据通道一般包括发送卡和多个级联的接收卡。发送卡接收视频源数据,并在完成数据格式的转换之后,通过RJ-45口或者BNC接口传送给接收卡。在分辨率和实时性要求不高的应用中,这种方案表现出很好的性能。但是,若要实现高分辨率和高保真性显示,如实现1920*1060120Hz的显示,现有的方案只有在视频源与发送卡之间增加图像分割的设备,并通过多通道并行的方式才有可能实现。而如果进一步要求LED显示屏的视频延迟不超过1帧时,现有的方案就很难做到了,因为图像分割和数据转发都会引入延迟。
因此,现有技术方案仍然无法完全满足高分辨率和高实时性显示的需求,亟待进一步改善和提高。
发明内容
为了解决上述技术问题,本发明的目的是:提供一种高分辨率和高实时性的高清LED显示屏视频数据收发装置。
本发明的另一目的是:提供一种高分辨率和高实时性的高清LED显示屏视频数据流控制方法。
本发明解决其技术问题所采用的技术方案是:
一种高清LED显示屏视频数据收发装置,包括:
非易失性存储模块,用于存储LED显示屏的像素坐标数据;
高清视频接口模块,用于从视频源获取高清视频数据,并在对高清视频数据进行串并转换后发送转换后的视频数据;
高速视频数据控制模块,用于接收转换后的视频数据,并根据接收的数据和从非易失性存储模块读取的像素坐标数据进行图像分割、像素重排、数据分配和数据格式转换处理;
数据缓存模块,用于存储处理后的视频数据;
多路串行视频数据输出模块,用于对处理后的视频数据进行并串转换并将转换后的视频数据发送出去;
通信控制模块,用于控制高速视频数据控制模块与上位机的通信过程,从而实现系统参数的定制和系统运行状态的上传;
所述高清视频接口模块的输出端和非易失性存储模块的输出端均与高速视频数据控制模块的输入端连接,所述高速视频数据控制模块的输出端与多路串行视频数据输出模块的输入端连接,所述高速视频数据控制模块还分别与数据缓存模块和通信控制模块连接;
所述非易失性存储模块、高清视频接口模块、高速视频数据控制模块、数据缓存模块、多路串行视频数据输出模块和通信控制模块均集成在一个电路板上。
进一步,所述高清视频接口模块包括:
第一HDMI接口和第二HDMI接口,用于从视频源获取高清视频数据;
专用视频接口芯片,用于对高清视频数据进行串并转换,并将转换后的视频数据发送给高速视频数据控制模块;
所述第一HDMI接口的输出端和第二HDMI接口的输出端均与专用视频接口芯片的输入端连接,所述专用视频接口芯片的输出端与高速视频数据控制模块的输入端连接。
进一步,所述数据缓存模块包括第一SDRAM芯片组和第二SDRAM芯片组,所述第一SDRAM芯片组和第二SDRAM芯片组均与高速视频数据控制模块连接,所述第一SDRAM芯片组和第二SDRAM芯片组均只存储整数帧视频数据,且第一SDRAM芯片组和第二SDRAM芯片组中存储的帧数相同;所述非易失性存储模块包括Flash存储器和SD卡插槽,所述Flash存储器和SD卡插槽均与高速视频数据控制模块连接。
进一步,所述多路串行视频数据输出模块包括至少两个独立的并行通道,所述每个独立的并行通道包括一个以太网物理层收发芯片和一个RJ-45接口,所述高速视频数据控制模块的输出端通过以太网物理层收发芯片与RJ-45接口连接。
进一步,所述通信控制模块包括USB接插件、USB专用接口芯片、RJ-45座和专用以太网接口芯片,所述USB接插件通过USB专用接口芯片与高速视频数据控制模块连接,所述RJ-45座通过专用以太网接口芯片与高速视频数据控制模块连接。
本发明解决其技术问题所采用的另一技术方案是:
一种高清LED显示屏视频数据流控制方法,包括:
A、建立用于高清LED显示屏视频数据流控制的有限状态机,所述建立的有限状态机包括自检状态、参数配置状态、等待接收第一帧状态、读第一SDRAM芯片组写第二SDRAM芯片组状态和读第二SDRAM芯片组写第一SDRAM芯片组状态;
B、所述高速视频数据控制模块根据所处的状态自动切换至相应的有限状态机,执行有限状态机的相应操作,从而完成数据接收、数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
进一步,所述步骤B,其包括:
B1、开机启动有限状态机,自动进入自检状态,高速视频数据控制模块执行系统自检操作;
B2、系统自检完成后,有限状态机进入参数配置状态,高速视频数据控制模块进行参数配置操作;
B3、参数配置完成后,有限状态机进入等待接收第一帧状态,高速视频数据控制模块等待接收来自高清视频接口模块的第一帧视频数据,把接收到的视频数据经格式转换、像素重排之后存储到第一SDRAM芯片组或第二SDRAM芯片组中,并设置相应SDRAM芯片组的状态信息;
B4、高速视频数据控制模块完成第一帧视频数据接收后,高速视频数据控制模块判断,高速视频数据控制模块根据第一SDRAM芯片组和第二SDRAM芯片组的状态信息使有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态或读第二SDRAM芯片组写第一SDRAM芯片组状态,从而实现数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
进一步,所述步骤B4,其包括:
B41、完成第一帧视频数据的接收后,高速视频数据控制模块判断是第一SDRAM芯片组的状态信息为空状态还是第二SDRAM芯片组的状态信息为空状态,若是第一SDRAM芯片组的状态信息为空状态,则执行步骤B42;若是第二SDRAM芯片组的状态信息为空状态,则执行步骤B43;
B42、有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态,高速视频数据控制模块执行读第一SDRAM芯片组写第二SDRAM芯片组操作;
B43、有限状态机进入读第二SDRAM芯片组写第一SDRAM芯片组状态,高速视频数据控制模块执行读第二SDRAM芯片组写第一SDRAM芯片组操作。
进一步,所述步骤B42,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第二SDRAM芯片组中,并把第二SDRAM芯片组的状态信息设置为非空状态;
高速视频数据控制模块从第一SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第一SDRAM芯片组的状态信息设置为空状态,此时,若第二SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第二SDRAM芯片组写第一SDRAM芯片组状态;若第二SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
进一步,所述步骤B43,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换之后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第一SDRAM芯片组中,并把第一SDRAM芯片组把状态信息设置为非空状态;
高速视频数据控制模块从第二SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第二SDRAM芯片组把状态信息设置为空状态,此时,若第一SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第一SDRAM芯片组写第二SDRAM芯片组状态;若第一SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
本发明的装置的有益效果是:把高清视频接口模块、高速视频数据控制模块、数据缓存模块、非易失性存储模块、多路串行视频数据输出模块和通信控制模块集成在一个电路板上,通过高速视频数据控制模块进行图像分割、像素重排、数据分配和数据格式转换处理,带宽较大,分辨率较高,且省去了专门的图像分割和数据分发设备,大大降低了视频数据的延迟,实时性较高。
本发明的方法的有益效果是:采用了有限状态机对LED显示屏视频数据流控制,使得高速视频数据控制模块能根据所处的状态执行数据接收、数据存储、数据发送、图像分割、像素重排、数据分配或数据格式转换操作,带宽较大,分辨率较高,省去了专门的像分割和数据分发步骤,大大降低了视频数据的延迟,实时性较高。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1为本发明一种高清LED显示屏视频数据收发装置的功能模块框图;
图2为本发明一种高清LED显示屏视频数据收发装置的内部结构框图;
图3为本发明一种高清LED显示屏视频数据流控制方法的整体流程图;
图4为本发明步骤B的流程图;
图5为本发明步骤B4的流程图;
图6为本发明的有限状态机示意图。
附图标记:1、视频接口模块;2、通信控制模块;3、非易失性存储模块;4、高速视频数据控制模块;5、数据缓存模块;6、多路串行视频数据输出模块;10、专用视频接口芯片;11、第一HDMI接口;12、第二HDMI接口;20、USB接插件;21、USB专用接口芯片;22、RJ-45座;23、专用以太网接口芯片;30、Flash存储器;31、SD卡插槽;50、第一SDRAM芯片组;51、第二SDRAM芯片组;610~690、以太网物理层收发芯片;611~691、RJ-45接口;S1、自检状态;S2、参数配置状态;S3、等待接收第一帧状态;S4、读第一SDRAM芯片组写第二SDRAM芯片组状态;S5、读第二SDRAM芯片组写第一SDRAM芯片组状态。
具体实施方式
参照图1,一种高清LED显示屏视频数据收发装置,包括:
非易失性存储模块,用于存储LED显示屏的像素坐标数据;
高清视频接口模块,用于从视频源获取高清视频数据,并在对高清视频数据进行串并转换后发送转换后的视频数据;
高速视频数据控制模块,用于接收转换后的视频数据,并根据接收的数据和从非易失性存储模块读取的像素坐标数据进行图像分割、像素重排、数据分配和数据格式转换处理;
数据缓存模块,用于存储处理后的视频数据;
多路串行视频数据输出模块,用于对处理后的视频数据进行并串转换并将转换后的视频数据发送出去;
通信控制模块,用于控制高速视频数据控制模块与上位机的通信过程,从而实现系统参数的定制和系统运行状态的上传;
所述高清视频接口模块的输出端和非易失性存储模块的输出端均与高速视频数据控制模块的输入端连接,所述高速视频数据控制模块的输出端与多路串行视频数据输出模块的输入端连接,所述高速视频数据控制模块还分别与数据缓存模块和通信控制模块连接;
所述非易失性存储模块、高清视频接口模块、高速视频数据控制模块、数据缓存模块、多路串行视频数据输出模块和通信控制模块均集成在一个电路板上。
其中,高速视频数据控制模块可采用大规模现场可编程逻辑器件FPGA来实现。
参照图2,进一步作为优选的实施方式,所述高清视频接口模块包括:
第一HDMI接口和第二HDMI接口,用于从视频源获取高清视频数据;
专用视频接口芯片,用于对高清视频数据进行串并转换,并将转换后的视频数据发送给高速视频数据控制模块;
所述第一HDMI接口的输出端和第二HDMI接口的输出端均与专用视频接口芯片的输入端连接,所述专用视频接口芯片的输出端与高速视频数据控制模块的输入端连接。
参照图2,进一步作为优选的实施方式,所述数据缓存模块包括第一SDRAM芯片组和第二SDRAM芯片组,所述第一SDRAM芯片组和第二SDRAM芯片组均与高速视频数据控制模块连接,所述第一SDRAM芯片组和第二SDRAM芯片组均只存储整数帧视频数据,且第一SDRAM芯片组和第二SDRAM芯片组中存储的帧数相同;所述非易失性存储模块包括Flash存储器和SD卡插槽,所述Flash存储器和SD卡插槽均与高速视频数据控制模块连接。
参照图2,进一步作为优选的实施方式,所述多路串行视频数据输出模块包括至少两个独立的并行通道,所述每个独立的并行通道包括一个以太网物理层收发芯片和一个RJ-45接口,所述高速视频数据控制模块的输出端通过以太网物理层收发芯片与RJ-45接口连接。
参照图2,进一步作为优选的实施方式,所述通信控制模块包括USB接插件、USB专用接口芯片、RJ-45座和专用以太网接口芯片,所述USB接插件通过USB专用接口芯片与高速视频数据控制模块连接,所述RJ-45座通过专用以太网接口芯片与高速视频数据控制模块连接。
参照图3,一种高清LED显示屏视频数据流控制方法,包括:
A、建立用于高清LED显示屏视频数据流控制的有限状态机,所述建立的有限状态机包括自检状态、参数配置状态、等待接收第一帧状态、读第一SDRAM芯片组写第二SDRAM芯片组状态和读第二SDRAM芯片组写第一SDRAM芯片组状态;
B、所述高速视频数据控制模块根据所处的状态自动切换至相应的有限状态机,执行有限状态机的相应操作,从而完成数据接收、数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
其中,所述高速视频数据控制模块根据所处的状态自动切换至相应的有限状态机,执行有限状态机的相应操作是指,所述高速视频数据控制模块根据预设的有限状态机状态变换条件自动切换工作状态,并在每个状态周期内执行与当前状态相对应的操作。
参照图4,进一步作为优选的实施方式,所述步骤B,其包括:
B1、开机启动有限状态机,自动进入自检状态,高速视频数据控制模块执行系统自检操作;
B2、系统自检完成后,有限状态机进入参数配置状态,高速视频数据控制模块进行参数配置操作;
B3、参数配置完成后,有限状态机进入等待接收第一帧状态,高速视频数据控制模块等待接收来自高清视频接口模块的第一帧视频数据,把接收到的视频数据经格式转换、像素重排之后存储到第一SDRAM芯片组或第二SDRAM芯片组中,并设置相应SDRAM芯片组的状态信息;
B4、高速视频数据控制模块完成第一帧视频数据接收后,高速视频数据控制模块判断,高速视频数据控制模块根据第一SDRAM芯片组和第二SDRAM芯片组的状态信息使有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态或读第二SDRAM芯片组写第一SDRAM芯片组状态,从而实现数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
参照图5,进一步作为优选的实施方式,所述步骤B4,其包括:
B41、完成第一帧视频数据的接收后,高速视频数据控制模块判断是第一SDRAM芯片组的状态信息为空状态还是第二SDRAM芯片组的状态信息为空状态,若是第一SDRAM芯片组的状态信息为空状态,则执行步骤B42;若是第二SDRAM芯片组的状态信息为空状态,则执行步骤B43;
B42、有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态,高速视频数据控制模块执行读第一SDRAM芯片组写第二SDRAM芯片组操作;
B43、有限状态机进入读第二SDRAM芯片组写第一SDRAM芯片组状态,高速视频数据控制模块执行读第二SDRAM芯片组写第一SDRAM芯片组操作。
进一步作为优选的实施方式,所述步骤B42,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第二SDRAM芯片组中,并把第二SDRAM芯片组的状态信息设置为非空状态;
高速视频数据控制模块从第一SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第一SDRAM芯片组的状态信息设置为空状态,此时,若第二SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第二SDRAM芯片组写第一SDRAM芯片组状态;若第二SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
其中,步骤B42所包括的三个步骤是并行运行的,没有先后之分。
进一步作为优选的实施方式,所述步骤B43,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换之后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第一SDRAM芯片组中,并把第一SDRAM芯片组把状态信息设置为非空状态;
高速视频数据控制模块从第二SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第二SDRAM芯片组把状态信息设置为空状态,此时,若第一SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第一SDRAM芯片组写第二SDRAM芯片组状态;若第一SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
其中,步骤B43所包括的三个步骤是并行运行的,没有先后之分。
下面结合说明书附图和具体实施例对本发明作进一步详细说明。
实施例一
参照图1和图2,本发明的第一实施例:
本实施例的一种高清LED显示屏视频数据收发装置由高清视频接口模块1、通信控制模块2,非易失性存储模块3、高速视频数据控制模块4、数据缓存模块5和多路串行视频数据输出模块构成。
其中,高清视频接口模块接收来自视频源的高速视频数据流,实现视频数据的串并转换,并把串并转换后的数据发送给高速视频数据控制模块。高速视频数据控制模块参照存储在非易失性存储模块中的LED显示屏的像素坐标数据,重新排列视频数据,并把处理后的视频数据存入数据缓存模块中。与此同时,高速视频数据控制模块还从数据缓存模块中读出经过重排的视频数据,发送到多路串行视频数据输出模块。多路串行视频数据输出模块将接收到的视频数据进行并串转换后馈送给后续LED屏驱动系统。而通信控制模块则实现了系统参数的定制和系统运行状态的上传:一方面,上位机把控制命令或配置参数通过通信控制模块的网络接口或者USB接口发送到高速视频数据控制模块,另一方面,高速视频数据控制模块把系统的运行状态等信息通过通信控制模块上传到上位机。
本实施例的高清视频接口模块1在电路结构上包括第一HDMI接口11、第二HDMI接口12和专用视频接口芯片10。第一HDMI接口11和第二HDMI接口12分别连接到专用视频接口芯片的两个输入端。专用视频接口芯片的输出接口连接到高速视频数据控制模块4。
本实施例的通信控制模块1在电路结构上包括USB接插件20、USB专用接口芯片21,RJ-45座22和专用以太网接口芯片23。USB接插件连接到USB专用接口芯片的串行口,USB专用接口芯片的并行口连接到高速视频数据控制模块4。RJ-45座连接到专用以太网接口芯片的串行口,专用以太网接口芯片的并行口连接到高速视频数据控制模块4。
本实施例的非易失性存储模块3在电路结构上包括Flash存储器30和用于存储功能展的SD卡插槽31。Flash存储器和SD卡插槽通过不同的接口连接到专用以太网接口芯片,专用以太网接口芯片的并行口连接到高速视频数据控制模块4。
本实施例的高速视频数据控制模块4在电路结构上是一个FPGA最小系统,该最小系统至少包括FPGA芯片和时钟电路,也可能增设有用于存储程序代码的PROM或者Flash存储器。
本实施例的数据缓存模块5在电路结构上为两组DDR-III的SDRAM芯片:第一SDRAM芯片组50和第二SDRAM芯片组51。每一芯片组内至少包含一片DDR-III的SDRAM芯片。第一SDRAM芯片组和第二SDRAM芯片组通过相互独立的存储器接口连接到高速视频数据控制模块4。
多路串行视频数据输出模块6在电路结构上包括多个由以太网物理层收发芯片和RJ-45接口连接构成的串行输出通道。本实施例的多路串行视频数据输出模块包括九个这样的独立通道,分别是:由以太网物理层收发芯片610和RJ-45接口611构成的第一串行输出通道;由以太网物理层收发芯片620和RJ-45接口621构成的第二串行输出通道;由以太网物理层收发芯片630和RJ-45接口631构成的第三串行输出通道;由以太网物理层收发芯片640和RJ-45接口641构成的第四串行输出通道;由以太网物理层收发芯片650和RJ-45接口651构成的第五串行输出通道;由以太网物理层收发芯片660和RJ-45接口661构成的第六串行输出通道;由以太网物理层收发芯片670和RJ-45接口671构成的第七串行输出通道;由以太网物理层收发芯片660和RJ-45座661构成的第八串行输出通道;由以太网物理层收发芯片690和RJ-45接口691构成的第九串行输出通道。在每个通道内,RJ-45接口连接到以太网物理层收发芯片的串行收发口上,以太网物理层收发芯片的并行收发口连接高速视频数据控制模块4。各通道与高速视频数据控制模块的连接相互独立。
本实施例一种高清LED显示屏视频数据收发装置的工作原理为:
视频源通过两个HDMI接口中的一个发送高清视频数据到本发明的高清LED显示屏视频数据收发装置。高清视频接口模块的专用视频接口芯片实现视频数据的串并转换,并把串并转换后的数据发送给高速视频数据控制模块。高速视频数据控制模块参照存储在非易失性存储模块中的LED显示屏的像素坐标数据,重新排列视频数据,并把处理后的视频数据存入数据缓存模块的状态为“写允许”(即空状态)的SDRAM组中。与此同时,高速视频数据控制模块还从数据缓存模块的状态为“读允许”(即非空状态)的SDRAM组中读出经过重排的视频数据,发送到多路串行视频数据输出模块。多路串行视频数据输出模块的每一路都将接收到的视频数据进行并串转换后通过RJ-45接口馈送出去。而通信控制模块主要实现系统参数的定制和系统运行状态的上传,一方面,上位机把控制命令或配置参数通过通信控制模块的网络接口或者USB接口发送到高速视频数据控制模块,另一方面,高速视频数据控制模块把系统运行状态等信息通过通信控制模块上传到上位机。
实施例二
参照图3-6,本发明的第二实施例:
本实施例的一种高清LED显示屏视频数据流控制方法的有限状态机包括:自检状态S1,参数配置状态S2,等待接收第一帧状态S3,读第一SDRAM芯片组写第二SDRAM芯片组状态S4和写第一SDRAM芯片组读第二SDRAM芯片组状态S5。
参照图6,本发明有限状态机的状态切换方式(即预设的状态切换条件)如下:
(1)开机,状态机自动进入S1“自检状态”;
(2)系统自检完成后,状态机进入S2“参数配置状态”;
(3)参数配置完成后,状态机进入S3“等待接收第一帧状态”;
(4)在S3状态,当一帧数据存储完成时,有限状态机根据两个SDRAM芯片组的状态信息,确定下一个状态是S4还是S5;
(5)在S4状态,当一帧数据存储完成时,有限状态机根据两个SDRAM芯片组得状态信息,确定下一个状态是S3还是S5;
(6)在S5状态,当一帧数据存储完成时,有限状态机根据两个SDRAM芯片组状态信息,确定下一个状态是S3还是S4。
本实施例的数据流控制方法的工作原理如下:
a.自检状态S1:开机进入自检状态S1,当自检通过时,高速视频数据控制模块通过通信控制模块向上位机发送自检信息,使有限状态机进入参数配置状态S2。
b.参数配置状态S2:高速视频数据控制模块通过通信控制模块接收上位机的配置命令,从非易失存储器读取LED显示屏的像素坐标数据到数据缓存器,并通过通信控制模块向视频源发送准备就绪信息,使有限状态机进入等待接收第一帧状态S3。
c.等待接收第一帧状态S3,该状态高速视频数据控制模块按以下步骤并行运行工作(即步骤c1~c3是并行执行的,没有先后之分):
c1.高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏像素坐标数据对格式转换之后的每帧图像进行像素重排列;
c2.高速视频数据控制模块选择程序默认的一个SDRAM芯片组作为目标存储器,把第一帧视频数据存储到该SDRAM芯片组中;当有数据写入时,将目标存储器的状态设置为非空状态;
c3.第一帧数据接收完成后,高速视频数据控制模块根据两组SDRAM芯片组的状态信息,确定状态机的下一个状态:若第一SDRAM芯片组状态信息为空状态,则状态机切换到写第一SDRAM芯片组读第二SDRAM芯片组状态S5;若第二SDRAM芯片组状态信为“空”,则状态机切换到读第一SDRAM芯片组写第二SDRAM芯片组状态S4;
e.读第一SDRAM芯片组写第二SDRAM芯片组状态S4,该状态高速视频数据控制模块以下步骤并行运行工作(即步骤e1~e3是并行执行的,没有先后之分):
e1.高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏像素的坐标数据对格式转换之后的每帧图像进行像素重排列;
e2.高速视频数据控制模块把接收到的一帧视频数据存储到第二SDRAM芯片组中,第二SDRAM芯片组把状态信息设置为非空状态;
e3.高速视频数据控制模块从第一SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;一帧数据读完后,第一SDRAM芯片组把状态信息设置为空状态,此时,若第二SDRAM芯片组状态信息为非空状态,则状态机切换到读第二SDRAM芯片组写第一SDRAM芯片组状态S5;若第二SDRAM芯片组状态信息为空状态,则状态机切换到等待接收第一帧状态S3;
f.读第二SDRAM芯片组写第一SDRAM芯片组状态S5,该状态高速视频数据控制模块按照以下步骤并行运行工作(即步骤f1~f3是并行执行的,没有先后之分):
f1.高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏像素坐标数据对格式转换之后的每帧图像进行像素重排列;
f2.高速视频数据控制模块把接收到的一帧视频数据存储到第一SDRAM芯片组中,第一SDRAM芯片组把状态信息设置为非空状态;
f3.高速视频数据控制模块从第二SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;一帧数据读完后,第二SDRAM芯片组把状态信息设置为空状态,此时,若第一SDRAM芯片组状态信息为非空状态,则状态机切换到读第一SDRAM芯片组写第二SDRAM芯片组状态S4;若第一SDRAM芯片组状态信息为空状态,则状态机切换到等待接收第一帧状态S3。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种高清LED显示屏视频数据收发装置,其特征在于:包括:
非易失性存储模块,用于存储LED显示屏的像素坐标数据;
高清视频接口模块,用于从视频源获取高清视频数据,并在对高清视频数据进行串并转换后发送转换后的视频数据;
高速视频数据控制模块,用于接收转换后的视频数据,并根据接收的数据和从非易失性存储模块读取的像素坐标数据进行图像分割、像素重排、数据分配和数据格式转换处理;
数据缓存模块,用于存储处理后的视频数据;
多路串行视频数据输出模块,用于对处理后的视频数据进行并串转换并将转换后的视频数据发送出去;
通信控制模块,用于控制高速视频数据控制模块与上位机的通信过程,从而实现系统参数的定制和系统运行状态的上传;
所述高清视频接口模块的输出端和非易失性存储模块的输出端均与高速视频数据控制模块的输入端连接,所述高速视频数据控制模块的输出端与多路串行视频数据输出模块的输入端连接,所述高速视频数据控制模块还分别与数据缓存模块和通信控制模块连接;
所述非易失性存储模块、高清视频接口模块、高速视频数据控制模块、数据缓存模块、多路串行视频数据输出模块和通信控制模块均集成在一个电路板上。
2.根据权利要求1所述的一种高清LED显示屏视频数据收发装置,其特征在于:所述高清视频接口模块包括:
第一HDMI接口和第二HDMI接口,用于从视频源获取高清视频数据;
专用视频接口芯片,用于对高清视频数据进行串并转换,并将转换后的视频数据发送给高速视频数据控制模块;
所述第一HDMI接口的输出端和第二HDMI接口的输出端均与专用视频接口芯片的输入端连接,所述专用视频接口芯片的输出端与高速视频数据控制模块的输入端连接。
3.根据权利要求1所述的一种高清LED显示屏视频数据收发装置,其特征在于:
所述数据缓存模块包括第一SDRAM芯片组和第二SDRAM芯片组,所述第一SDRAM芯片组和第二SDRAM芯片组均与高速视频数据控制模块连接,所述第一SDRAM芯片组和第二SDRAM芯片组均只存储整数帧视频数据,且第一SDRAM芯片组和第二SDRAM芯片组中存储的帧数相同;所述非易失性存储模块包括Flash存储器和SD卡插槽,所述Flash存储器和SD卡插槽均与高速视频数据控制模块连接。
4.根据权利要求1所述的一种高清LED显示屏视频数据收发装置,其特征在于:所述多路串行视频数据输出模块包括至少两个独立的并行通道,所述每个独立的并行通道包括一个以太网物理层收发芯片和一个RJ-45接口,所述高速视频数据控制模块的输出端通过以太网物理层收发芯片与RJ-45接口连接。
5.根据权利要求1所述的一种高清LED显示屏视频数据收发装置,其特征在于:所述通信控制模块包括USB接插件、USB专用接口芯片、RJ-45座和专用以太网接口芯片,所述USB接插件通过USB专用接口芯片与高速视频数据控制模块连接,所述RJ-45座通过专用以太网接口芯片与高速视频数据控制模块连接。
6.应用如权利要求1-5所述高清LED显示屏视频数据收发装置的一种高清LED显示屏视频数据流控制方法,其特征在于:包括:
A、建立用于高清LED显示屏视频数据流控制的有限状态机,所述建立的有限状态机包括自检状态、参数配置状态、等待接收第一帧状态、读第一SDRAM芯片组写第二SDRAM芯片组状态和读第二SDRAM芯片组写第一SDRAM芯片组状态;
B、所述高速视频数据控制模块根据所处的状态自动切换至相应的有限状态机,执行有限状态机的相应操作,从而完成数据接收、数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
7.根据权利要求6所述的一种高清LED显示屏视频数据流控制方法,其特征在于:所述步骤B,其包括:
B1、开机启动有限状态机,自动进入自检状态,高速视频数据控制模块执行系统自检操作;
B2、系统自检完成后,有限状态机进入参数配置状态,高速视频数据控制模块进行参数配置操作;
B3、参数配置完成后,有限状态机进入等待接收第一帧状态,高速视频数据控制模块等待接收来自高清视频接口模块的第一帧视频数据,把接收到的视频数据经格式转换、像素重排之后存储到第一SDRAM芯片组或第二SDRAM芯片组中,并设置相应SDRAM芯片组的状态信息;
B4、高速视频数据控制模块完成第一帧视频数据接收后,高速视频数据控制模块判断,高速视频数据控制模块根据第一SDRAM芯片组和第二SDRAM芯片组的状态信息使有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态或读第二SDRAM芯片组写第一SDRAM芯片组状态,从而实现数据存储、数据发送、图像分割、像素重排、数据分配和数据格式转换的操作。
8.根据权利要求7所述的一种高清LED显示屏视频数据流控制方法,其特征在于:所述步骤B4,其包括:
B41、完成第一帧视频数据的接收后,高速视频数据控制模块判断是第一SDRAM芯片组的状态信息为空状态还是第二SDRAM芯片组的状态信息为空状态,若是第一SDRAM芯片组的状态信息为空状态,则执行步骤B42;若是第二SDRAM芯片组的状态信息为空状态,则执行步骤B43;
B42、有限状态机进入读第一SDRAM芯片组写第二SDRAM芯片组状态,高速视频数据控制模块执行读第一SDRAM芯片组写第二SDRAM芯片组操作;
B43、有限状态机进入读第二SDRAM芯片组写第一SDRAM芯片组状态,高速视频数据控制模块执行读第二SDRAM芯片组写第一SDRAM芯片组操作。
9.根据权利要求8所述的一种高清LED显示屏视频数据流控制方法,其特征在于:所述步骤B42,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第二SDRAM芯片组中,并把第二SDRAM芯片组的状态信息设置为非空状态;
高速视频数据控制模块从第一SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第一SDRAM芯片组的状态信息设置为空状态,此时,若第二SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第二SDRAM芯片组写第一SDRAM芯片组状态;若第二SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
10.根据权利要求8所述的一种高清LED显示屏视频数据流控制方法,其特征在于:所述步骤B43,其包括:
高速视频数据控制模块接收来自高清视频接口模块的视频数据,对视频数据进行格式转换,并按照LED显示屏的像素坐标数据对格式转换之后的每帧图像进行像素重排列;
高速视频数据控制模块把接收到的一帧视频数据存储到第一SDRAM芯片组中,并把第一SDRAM芯片组把状态信息设置为非空状态;
高速视频数据控制模块从第二SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块;高速视频数据控制模块读完一帧数据后,把第二SDRAM芯片组把状态信息设置为空状态,此时,若第一SDRAM芯片组的状态信息为非空状态,则将有限状态机切换到读第一SDRAM芯片组写第二SDRAM芯片组状态;若第一SDRAM芯片组的状态信息为空状态,则将有限状态机切换到等待接收第一帧状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510161481.9A CN104836973B (zh) | 2015-04-07 | 2015-04-07 | 一种高清led显示屏视频数据收发装置及数据流控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510161481.9A CN104836973B (zh) | 2015-04-07 | 2015-04-07 | 一种高清led显示屏视频数据收发装置及数据流控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104836973A true CN104836973A (zh) | 2015-08-12 |
CN104836973B CN104836973B (zh) | 2017-10-10 |
Family
ID=53814587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510161481.9A Active CN104836973B (zh) | 2015-04-07 | 2015-04-07 | 一种高清led显示屏视频数据收发装置及数据流控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104836973B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105025236A (zh) * | 2015-08-18 | 2015-11-04 | 南京巨鲨显示科技有限公司 | 一种内置于显示器的图像融合处理系统 |
CN108419336A (zh) * | 2018-04-09 | 2018-08-17 | 横店集团得邦照明股份有限公司 | 一种led灯光屏幕控制系统及其实现方法 |
CN110602418A (zh) * | 2019-08-16 | 2019-12-20 | 中国船舶重工集团公司第七0九研究所 | 一种视频通道切换方法、装置及视频解码系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764981A (zh) * | 2008-12-23 | 2010-06-30 | 康佳集团股份有限公司 | 一种嵌入式led显示屏高清视频图像控制器 |
CN201608820U (zh) * | 2009-12-25 | 2010-10-13 | 康佳集团股份有限公司 | 用于大型led显示屏的音视频控制系统 |
CN102045550A (zh) * | 2009-10-19 | 2011-05-04 | 吉宏玲 | 基于hdmi的实时视频音频传输系统 |
CN102103826A (zh) * | 2009-12-22 | 2011-06-22 | 康佳集团股份有限公司 | 一种led显示屏拼接控制系统及led显示屏 |
CN102254513A (zh) * | 2011-07-14 | 2011-11-23 | 康佳集团股份有限公司 | 一种led显示屏多功能控制系统 |
US20130162908A1 (en) * | 2011-12-27 | 2013-06-27 | Samsung Electronics Co., Ltd. | Display apparatus and signal processing module for receiving broadcasting and device and method for receiving broadcasting |
-
2015
- 2015-04-07 CN CN201510161481.9A patent/CN104836973B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764981A (zh) * | 2008-12-23 | 2010-06-30 | 康佳集团股份有限公司 | 一种嵌入式led显示屏高清视频图像控制器 |
CN102045550A (zh) * | 2009-10-19 | 2011-05-04 | 吉宏玲 | 基于hdmi的实时视频音频传输系统 |
CN102103826A (zh) * | 2009-12-22 | 2011-06-22 | 康佳集团股份有限公司 | 一种led显示屏拼接控制系统及led显示屏 |
CN201608820U (zh) * | 2009-12-25 | 2010-10-13 | 康佳集团股份有限公司 | 用于大型led显示屏的音视频控制系统 |
CN102254513A (zh) * | 2011-07-14 | 2011-11-23 | 康佳集团股份有限公司 | 一种led显示屏多功能控制系统 |
US20130162908A1 (en) * | 2011-12-27 | 2013-06-27 | Samsung Electronics Co., Ltd. | Display apparatus and signal processing module for receiving broadcasting and device and method for receiving broadcasting |
Non-Patent Citations (1)
Title |
---|
魏洵佳: "超高清LED显示屏单卡网线控制系统设计", 《北京信息科技大学学报(自然科学版)》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105025236A (zh) * | 2015-08-18 | 2015-11-04 | 南京巨鲨显示科技有限公司 | 一种内置于显示器的图像融合处理系统 |
CN108419336A (zh) * | 2018-04-09 | 2018-08-17 | 横店集团得邦照明股份有限公司 | 一种led灯光屏幕控制系统及其实现方法 |
CN110602418A (zh) * | 2019-08-16 | 2019-12-20 | 中国船舶重工集团公司第七0九研究所 | 一种视频通道切换方法、装置及视频解码系统 |
CN110602418B (zh) * | 2019-08-16 | 2021-10-01 | 中国船舶重工集团公司第七0九研究所 | 一种视频通道切换方法、装置及视频解码系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104836973B (zh) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103021378B (zh) | 一种多屏拼接显示装置和方法 | |
US8665947B2 (en) | Method and device for video-stream frame rate adaptation, and field programmable gate array chip and video stream processing apparatus | |
CN103533300A (zh) | 图像预监方法、装置及系统 | |
CN107155093B (zh) | 一种视频预览方法、装置及设备 | |
CN104836973A (zh) | 一种高清led显示屏视频数据收发装置及数据流控制方法 | |
CN102572398A (zh) | 多路视频处理装置、系统及方法 | |
CN105554430A (zh) | 一种视频通话方法、系统及装置 | |
CN103841359A (zh) | 一种视频多画面合成方法、装置和系统 | |
CN105554416A (zh) | 一种基于fpga的高清视频淡入淡出处理系统及方法 | |
US9030609B1 (en) | Segmented video data processing | |
CN104811752A (zh) | 同一局域网内的多屏同步方法及播放系统 | |
CN110012336A (zh) | 直播界面的图片配置方法、终端及装置 | |
US10997689B1 (en) | High dynamic range sensor system with row increment operation | |
CN111435979A (zh) | 视频图像处理方法和装置 | |
US10191709B2 (en) | Display apparatus configured to determine a processing mode to transfer image contents to another display apparatus | |
CN103533287A (zh) | 一种视频处理方法及装置 | |
CN105578110A (zh) | 一种视频通话方法、装置和系统 | |
CN102769737A (zh) | 一种视频画面切换方法和系统 | |
CN204481952U (zh) | 一种基于高清视频切换和摄像跟踪的会议系统 | |
CN204559747U (zh) | 一种高清led显示屏视频数据收发装置 | |
CN204790967U (zh) | 一种可以显示高清图片的拼接处理器 | |
CN112584124A (zh) | 实现3d显示的方法及装置、3d显示终端 | |
CN110958434A (zh) | 一种多图像拼接方法、系统以及计算机可读存储介质 | |
CN111970474B (zh) | 一种多路视频的智能混屏方法和系统 | |
US20210250522A1 (en) | Image encoding method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |