CN101567162A

CN101567162A - 一种高分辨率led显示屏控制系统及控制方法

Info

Publication number: CN101567162A
Application number: CNA2009100227368A
Authority: CN
Inventors: 袁胜春; 宗靖国
Original assignee: Xian Novastar Electronic Technology Co Ltd
Current assignee: Xian Novastar Electronic Technology Co Ltd
Priority date: 2009-05-27
Filing date: 2009-05-27
Publication date: 2009-10-28
Anticipated expiration: 2029-05-27
Also published as: CN101567162B

Abstract

本发明公开了一种高分辨率LED显示屏控制系统及其控制方法，将LED视频控制器与计算机连接，数据分配器与LED视频控制器连接，模组控制板与数据分配器连接，LED显示模组与模组控制板连接；计算机输出的DVI数字视频信号进入LED视频控制器，LED视频控制器将DVI数字视频信号传送到数据分配器并且向计算机实时上传显示屏状态，数据分配器将DVI数字视频信号数据分发给各列模组控制板，模组控制板驱动LED显示模组进行显示。本发明在产品结构、方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，更加适于实用。

Description

一种高分辨率LED显示屏控制系统及控制方法

技术领域：

本发明涉及LED显示技术领域，且特别是涉及一种高分辨率的LED显示屏控制方法。

背景技术：

由于信息传播产业需求的推动，对大型显示屏的需求越来越多。由于空间跨度大，数据需求海量，大型显示屏对显示屏控制系统的拓扑结构设计、数据链路设计、数据处理量都提出了很高的要求。

请参阅图1，其显示出一种现有LED显示屏控制系统设计。在控制大分辨率显示屏时需要在控制器的输入前面增加视频分割设备，将高分辨率视频信号分割成若干小分辨率的视频信号，然后再输入到LED显示屏控制器。然而这种视频分隔设备的价格往往比较昂贵。

由此可见，上述现有的LED显示屏控制系统在控制大分辨率的LED显示屏时，显然仍存在着不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有合适的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种可以方便控制高分辨率的LED显示屏的新方法，实属当前重要的研发课题之一，也成为当前业界极需改进的目标。

有鉴于上述现有的LED显示屏控制系统技术存在的缺陷，本发明基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种高分辨率LED显示屏控制方法，能够改进一般现有的高分辨率LED显示屏控制技术，使其实用更具有便捷性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容：

本发明的目的之一在于，提供一种高分辨率LED显示屏控制系统以克服现有的LED显示屏控制系统在高分辨率显示屏控制技术存在的缺陷，通过该控制系统可以实现很高分辨率的LED显示屏控制，并具有较高的实用性。

本发明的目的之二在于，提供一种高分辨率LED显示屏控制方法。基于本发明的控制系统，克服现有技术的上述缺陷，便于控制高分辨率的LED显示屏。

本发明解决其技术问题采用的技术方案是：

一种高分辨率LED显示屏控制系统，包含LED视频控制器100、数据分配器200、模组控制板300和LED显示模组400；LED视频控制器100与计算机连接，数据分配器200与LED视频控制器100连接，模组控制板300与数据分配器200连接，LED显示模组400与模组控制板300连接；计算机输出的DVI数字视频信号进入LED视频控制器100，LED视频控制器100将DVI数字视频信号传送到数据分配器200并且向计算机实时上传显示屏状态，数据分配器200将DVI数字视频信号数据分发给各列模组控制板300，模组控制板300驱动LED显示模组400进行显示，LED显示模组400控制LED显示屏的显示。

所述的LED视频控制器100包括通过相应总线进行连接的第一可编程逻辑阵列芯片FPGA101、DVI视频图像接收电路102、DVI视频图像发送电路103、第一光纤通信接口电路104、第一通用串口通信输入接口105、第一通用串口通信输出接口106和第一高速存储器电路107；第一高速存储器电路107耦接至第一可编程逻辑阵列芯片FPGA101，DVI视频图像接收电路102、DVI视频图像发送电路103、第一通用串口通信输入接口105和第一通用串口通信输出接口106与第一可编程逻辑阵列芯片FPGA101连接；DVI视频图像接收电路102用于接收前端DVI源输出的DVI数字视频信号、DVI视频图像发送电路103用于将数字视频信号输出到下一级的LED视频控制器、第一通用串口通信输入接口105用于接受来自上位计算机的指令、第一通用串口通信输出接口106用于将来自上位计算机的指令发给下一级的LED视频控制器、第一光纤通信接口电路104用于将本级的视频信号和指令输出到数据分配器；第一可编程逻辑阵列芯片FPGA101用于对图像数据进行处理和对上位机的指令进行解析；第一高速缓存电路107用于缓存DVI数据便于FPGA101进行处理，第一存储器电路108用于存储LED显示屏的参数。

所述的数据分配器200包括第二可编程逻辑阵列芯片FPGA201、第二可编程逻辑阵列芯片FPGA201与第二光纤通信接口电路202、第一以太网通信接口电路203、第二高速缓存电路204、第二通用串口通信输入接口205、第二光纤通信接口电路202用于接收第一光纤通信接口电路104输出的DVI数字视频信号；第一以太网通信接口电路203用于输出分配后的DVI数字视频信号；第二可编程逻辑阵列芯片FPGA201用于对接收的数据进行处理并分发给各列模组控制板；第二高速缓存电路204用于缓存接收到的DVI数据便于FPGA201处理，第二通用串口通信输入接口205用于接收外界环境光强的变化，用于自动调整LED显示屏亮度。

所述的模组控制板300包括第三可编程逻辑阵列芯片FPGA301、第二以太网通信接口电路302、第二存储器电路303、LED显示驱动电路304；第二存储器电路303耦接至第三可编程逻辑阵列芯片FPGA301，第二以太网通信接口电路302和LED显示驱动电路304与第三可编程逻辑阵列芯片FPGA301连接；第二以太网通信接口电路302用于接收第一以太网通信接口电路203输出的DVI数字视频信号；LED显示驱动电路304用于驱动LED显示模组400；第三可编程逻辑阵列芯片FPGA301用于控制模组控制板带载范围内的LED显示模块进行显示，并将本列的显示数据传递给下一级模组控制板；第二存储器电路303用于存储模组控制板范围内的校正参数。

所述的LED显示模组400由多块LED显示模块组成，多个LED显示模组400组成一个显示屏。

一种高分辨率LED显示屏控制系统的控制方法，将LED视频控制器100与计算机连接，数据分配器200与LED视频控制器100连接，模组控制板300与数据分配器200连接，LED显示模组400与模组控制板300连接；计算机输出的DVI数字视频信号进入LED视频控制器100，LED视频控制器100将DVI数字视频信号传送到数据分配器200并且向计算机实时上传显示屏状态，数据分配器200将DVI数字视频信号数据分发给各列模组控制板300，模组控制板300驱动LED显示模组400进行显示，LED显示模组400控制LED显示屏的显示。

本发明与现有技术相比具有明显的优点和有益效果。通过上述技术方案，本发明高分辨率LED显示屏控制器及方法至少具有下列优点及有益效果：

本发明通过DVI信号的级联设计，可以省去现有的在控制器前端增加视频分割设备的这种结构、使得整个系统的成本降低，降低了系统复杂度提高了稳定性。本发明通过DVI信号的级联和串口的级联突破了现有的显示屏控制面积受到控制系统本身带宽的限制，可以控制足够大的显示屏，以满足显示屏行业对显示屏分辨率的需求。

本发明具有上述优点及实用价值，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的LED显示屏控制器具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有技术中的LED显示屏控制系统的结构示意图。

图2为现有技术中LED显示屏控制系统控制高分辨率显示屏时的结构框图。

图3为本发明实施例提出的一种LED显示屏控制器结构示意图。

图4为本发明的LED显示屏控制器结构框图。

图5为本发明的数据分配器结构框图。

图6为本发明的模组控制板结构框图。

图7为图3所示LED显示屏控制器耦接至一高分辨率LED显示屏的结构示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的高分辨率LED显示屏控制器及控制方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后，参见附图1、2、3、4、5、6、7。

所述的LED视频控制器100包括通过相应总线进行连接的第一可编程逻辑阵列芯片FPGA101、DVI视频图像接收电路102、DVI视频图像发送电路103、第一光纤通信接口电路104、第一通用串口通信输入接口105、第一通用串口通信输出接口106和第一高速存储器电路107；第一高速存储器电路107耦接至第一可编程逻辑阵列芯片FPGA101，DVI视频图像接收电路102、DVI视频图像发送电路103、第一通用串口通信输入接口105和第一通用串口通信输出接口106与第一可编程逻辑阵列芯片FPGA101连接；DVI视频图像接收电路102、DVI视频图像发送电路103、第一通用串口通信输入接口105和第一通用串口通信输出接口106用于接收计算机输出的DVI数字视频信号；第一光纤通信接口电路104用于输出DVI数字视频信号；第一可编程逻辑阵列芯片FPGA101用于；第一高速存储器电路107用于存储DVI数字视频信号数据。

所述的模组控制板300包括第三可编程逻辑阵列芯片FPGA301、第二以太网通信接口电路302、第二高速存储器电路303、LED显示驱动电路304；第二存储器电路303耦接至第三可编程逻辑阵列芯片FPGA301，第二以太网通信接口电路302和LED显示驱动电路304与第三可编程逻辑阵列芯片FPGA301连接；第二以太网通信接口电路302用于接收第一以太网通信接口电路203输出的DVI数字视频信号；LED显示驱动电路304用于驱动LED显示模组400；第三可编程逻辑阵列芯片FPGA301是模组控制板的主控芯片，用于控制LED显示模块进行显示；第二存储器电路303用于存储模组控制板带载范围内的模组校正参数。

LED高分辨率显示屏控制系统优选方式：包含LED视频控制器100、数据分配器200、模组控制板300和LED显示模组400；多个通过级联方式连接的LED视频控制器100与计算机连接，在每个LED视频控制器100上连接数据分配器200，模组控制板300与数据分配器200连接，LED显示模组400与模组控制板300连接；计算机输出的DVI数字视频信号依次进入多个级联的LED视频控制器100，多个级联的LED视频控制器100将DVI数字视频信号传送到数据分配器200并且向计算机实时上传显示屏状态，数据分配器200将DVI数字视频信号数据分发给各列模组控制板300，模组控制板300驱动LED显示模组400进行显示，LED显示模组400控制LED显示屏的显示。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

综上所述，本发明的实施例通过一种可级联的LED显示屏控制器，通过DVI信号的级联和串口的级联无需视频分隔设备，可以很方便的控制很高分辨率的显示屏。降低了系统的复杂度。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims

1、一种高分辨率LED显示屏控制系统，其特征在于：包含LED视频控制器(100)、数据分配器(200)、模组控制板(300)和LED显示模组(400)；LED视频控制器(100)与计算机连接，数据分配器(200)与LED视频控制器(100)连接，模组控制板(300)与数据分配器(200)连接，LED显示模组(400)与模组控制板(300)连接；计算机输出的DVI数字视频信号进入LED视频控制器(100)，LED视频控制器(100)将DVI数字视频信号传送到数据分配器(200)并且向计算机实时上传显示屏状态，数据分配器(200)将DVI数字视频信号数据分发给各列模组控制板(300)，模组控制板(300)驱动LED显示模组(400)进行显示，LED显示模组(400)控制LED显示屏的显示。

2、根据权利要求1所述的一种高分辨率LED显示屏控制系统，其特征在于：所述的LED视频控制器(100)包括通过相应总线进行连接的第一可编程逻辑阵列芯片FPGA(101)、DVI视频图像接收电路(102)、DVI视频图像发送电路(103)、第一光纤通信接口电路(104)、第一通用串口通信输入接口(105)、第一通用串口通信输出接口(106)、第一高速缓存电路(107)和第一存储器电路(108)；第一高速存储器电路(107)耦接至第一可编程逻辑阵列芯片FPGA(101)，DVI视频图像接收电路(102)、DVI视频图像发送电路(103)、第一通用串口通信输入接口(105)和第一通用串口通信输出接口(106)与第一可编程逻辑阵列芯片FPGA(101)连接；DVI视频图像接收电路(102)用于接收前端DVI源输出的DVI数字视频信号、DVI视频图像发送电路(103)用于将数字视频信号输出到下一级的LED视频控制器、第一通用串口通信输入接口(105)用于接受来自上位计算机的指令、第一通用串口通信输出接口(106)用于将来自上位计算机的指令发给下一级的LED视频控制器、第一光纤通信接口电路(104)用于将本级的视频信号和指令输出到数据分配器；第一可编程逻辑阵列芯片FPGA(101)用于对图像数据进行处理和对上位机的指令进行解析；第一高速缓存电路(107)用于缓存DVI数据便于FPGA(101)进行处理，第一存储器电路(108)用于存储LED显示屏的参数。

3、根据权利要求1所述的一种高分辨率LED显示屏控制系统，其特征在于：所述的数据分配器(200)包括第二可编程逻辑阵列芯片FPGA(201)、第二可编程逻辑阵列芯片FPGA(201)与第二光纤通信接口电路(202)、第一以太网通信接口电路(203)、第二高速缓存电路(204)、第二通用串口通信输入接口(205)、第二光纤通信接口电路(202)用于接收第一光纤通信接口电路(104)输出的DVI数字视频信号；第一以太网通信接口电路(203)用于输出分配后的DVI数字视频信号；第二可编程逻辑阵列芯片FPGA(201)用于对接收的数据进行处理并分发给各列模组控制板；第二高速缓存电路(204)用于缓存接收到的DVI数据便于FPGA(201)处理，第二通用串口通信输入接口(205)用于接收外界环境光强的变化，用于自动调整LED显示屏亮度。

4、根据权利要求1所述的一种高分辨率LED显示屏控制系统，其特征在于：所述的模组控制板(300)包括第三可编程逻辑阵列芯片FPGA(301)、第二以太网通信接口电路(302)、第二存储器电路(303)、LED显示驱动电路(304)；第二高速存储器电路(303)耦接至第三可编程逻辑阵列芯片FPGA(301)，第二以太网通信接口电路(302)和LED显示驱动电路(304)与第三可编程逻辑阵列芯片FPGA(301)连接；第二以太网通信接口电路(302)用于接收第一以太网通信接口电路(203)输出的DVI数字视频信号；LED显示驱动电路(304)用于驱动LED显示模组(400)；第三可编程逻辑阵列芯片FPGA(301)用于控制模组控制板带载范围内的LED显示模块进行显示，并将本列的显示数据传递给下一级模组控制板；第二存储器电路(303)用于存储模组控制板范围内的校正参数。

5、根据权利要求1所述的一种高分辨率LED显示屏控制系统，其特征在于：所述的LED显示模组(400)由多块LED显示模块组成，多个LED显示模组(400)组成一个显示屏。

6、根据权利要求1所述的一种高分辨率LED显示屏控制系统的控制方法，其特征在于：将LED视频控制器(100)与计算机连接，数据分配器(200)与LED视频控制器(100)连接，模组控制板(300)与数据分配器(200)连接，LED显示模组(400)与模组控制板(300)连接；计算机输出的DVI数字视频信号进入LED视频控制器(100)，LED视频控制器(100)将DVI数字视频信号传送到数据分配器(200)并且向计算机实时上传显示屏状态，数据分配器(200)将DVI数字视频信号数据分发给各列模组控制板(300)，模组控制板(300)驱动LED显示模组(400)进行显示，LED显示模组(400)控制LED显示屏的显示。

7、一种高分辨率LED显示屏级联控制系统，其特征在于：包含LED视频控制器(100)、数据分配器(200)、模组控制板(300)和LED显示模组(400)；多个通过级联方式连接的LED视频控制器(100)与计算机连接，在每个LED视频控制器(100)上连接数据分配器(200)，模组控制板(300)与数据分配器(200)连接，LED显示模组(400)与模组控制板(300)连接；计算机输出的DVI数字视频信号依次进入多个级联的LED视频控制器(100)，多个级联的LED视频控制器(100)将DVI数字视频信号传送到数据分配器(200)并且向计算机实时上传显示屏状态，数据分配器(200)将DVI数字视频信号数据分发给各列模组控制板(300)，模组控制板(300)驱动LED显示模组(400)进行显示，LED显示模组(400)控制LED显示屏的显示。