CN101552897B - 基于u盘或闪存实现拼接高清晰底图显示的方法及其显示装置 - Google Patents

Abstract

一种基于U盘或闪存实现拼接高清晰背景底图图片显示的方法及其显示装置，方法包括图像解码模块接收外部输入信号，经解码后输出给图像缩放模块，再传送到图像叠加模块，与通过闪存控制模块或U盘控制模块读取的图片信号进行叠加，叠加后的图像再经过图像输出模块输出与显示器物理分辨率相同的视频信号；装置包括图像信号经过解码、缩放后与经闪存控制模块或者U盘控制模块处理的图像信号进行叠加再经图像输出模块输出，主板控制单元经控制总线接口接微控制器部分。本装置通过增加U盘控制器和闪存控制器，很好的解决了高清晰背景底图图片的显示问题，实现高清晰底图的完美拼接。

Description

基于U盘或闪存实现拼接高清晰底图显示的方法及其显示装置

技术领域

本发明涉及大屏幕拼接控制器实现高清晰度底图技术，底图的分辨率要求能于大屏拼接器的物理显示分辨率对应，做到点对点显示远高于单个显示单元的照片、图片或者其他信号，主要是指一种基于U盘或闪存实现拼接高清晰底图显示的方法及其显示装置。

背景技术

目前技术实现底图的方法有：1.通过VGA接口输入底图信号，再利用拼接控制器的放大功能，把经过VGA传输的底图信号放大到拼接墙上，此种方法可以非常简单地实现底图显示，但是底图的分辨率由于受到VGA接口传输带宽的显示，一般最高只能传输到UXGA的信号(1600*1200)、最终显示的信号是在此基础上作物理放大显示，而导致显示效果不佳。2.采用多屏显卡同时输出底图的不同部分，在拼接墙体上最终组合成大幅完整的高清晰图片，多屏显示的不同输出端子各输出XGA的图片信号，不同端子的内容不同。采用此方法，可以显示来自电脑/图像工作站的高清晰动态画面，从而构成像素叠加的拼接效果，由于采用高性能电脑和显卡，系统的成本比较高。

发明内容

本发明的目的是提供一种基于U盘或闪存实现拼接高清晰底图显示的方法及其显示装置，通过采用最优的性价比实现像素叠加的高清晰度底图和图片，比较适合于相对固定的底图画面和信号，如果需要活动画面可以通过该技术的DVI通道接收底图信号，达到简单有效地实现高像素的底图显示，克服了现有技术存在的不足。

实现本发明的方法是：这种方法包括图像信号的拼接处理和控制，其中图像信号的拼接处理包括：

图像解码模块接收外部输入信号，经解码后输出给图像缩放模块；

图像缩放模块根据微控制模块设定的值对图像缩放到指定大小后，传送到图像叠加模块；

DVI接收模块接收的底图图像或U盘控制模块读取的底图图片信号或闪存控制模块读取的底图图片信号传送到图像叠加模块；

图像叠加模块将图像缩放模块的图像与DVI接收模块输入的底图图像或U盘控制模块读取的底图图片信号或闪存控制模块读取的底图图片信号叠加，并输出叠加后的信号给图像输出模块；

所述图像信号的控制包括：

主板控制单元接收外部计算机控制信号和红外遥控信号，发送命令给各个输入通道的微控制模块，完成图像解码模块的信号切换，设定图像缩放模块输出大小、控制输入图像是否叠加显示、设定输出信号的格式、背景底图的显示与切换。

该方法还包括：

所述闪存控制模块读取底图图片信号包括通过闪存控制模块控制FLASH存储芯片，来实现保存微控制模块处理控制的程序和存储高清晰的背景底图图片。

所述U盘控制模块读取底图图片信号包括采用USB控制芯片，通过微控制模块的I/O来控制USB芯片读取U盘中存储的清晰图片，并把图片传入图像叠加模块。

每个输入通道有自己的设备ID，主板控制通过发出带有不同的ID命令包实现对不同的图像拼接处理单元的控制。

实现本发明方法的显示装置是：这种显示装置包括图像信号的拼接处理单元和主板单元，其中所述图像信号的拼接处理单元包括图像解码模块、图像缩放模块、图像叠加模块、图像输出模块、DVI接收模块、闪存控制模块、U盘控制模块、微控制模块和主板控制单元、电源接口、控制总线接口组成的主板单元；其中图像解码模块经图像缩放模块接图像叠加模块，微控制模块部分经闪存控制器模块接图像叠加模块，图像叠加模块还分别接DVI接收模块、U盘控制器模块和图像输出模块，主板控制单元经控制总线接口接微控制模块。

该显示装置还包括：

所述图像解码模块：外部的CVBS信号通过JP17输入，经过RD271、CD213、LD38、LD37、CD214、CD215、RD148构成的滤波电路通过CD212耦合进入图像解码模块；VGA信号经过P1接口输入，行同步信号HSYNC0与场同步VSYNC0直接连接图像解码模块，红色信号RAIN、绿色信号GAIN、蓝色信号BAIN分别经RD160、RD161、RD162、欧姆电阻到地，经LD46、CD245、CD239元件后连接图像解码模块，其中的GAIN输入通道连接有RD159进入图像解码模块，图像解码模块的输出经图像缩放到图像叠加模块。

所述图像缩放与图像叠加模块：包含一颗高性能的DSP和与之连接的两颗DDR SDRAM存储芯片，其中图像叠加模块把DVI接收模块输入的底图图像、U盘控制模块或闪存控制模块读取的底图图片，三者任意一个与经过图像缩放模块过来的视频图像叠加。

所述微控制模块：采用一颗增强型80186控制器，协调图像解码模块、图像缩放模块与图像叠加模块，闪存控制模块或U盘控制模块，图像输出模块、DVI接收模块之间相互有序的工作，接收主板控制信号并作出相应的处理，本控制模块集成的闪存控制模块控制FLASH存储芯片UD9，用来保存图像处理单元控制模块的程序，同时可以存储高清晰的底图图片，JP9微控制模块的仿真器接口，用于进行系统仿真，提高系统开发进度。

所述DVI接收模块：采用TFP401芯片，实现DVI信号到TTL信号的转换，并输入到图像叠加。

所述U盘控制模块：采用一颗USB控制芯片(SL811)实现，通过微控制模块I/O来控制USB芯片的读取U盘中存储的高清晰图片，并传入图像叠加模块。

所述图像输出模块：包括VGA输出和DVI输出，其中VGA输出由三路10bit高速视频DA转换器组成，所用芯片是一个三路高速、数模转换器的单片集成电路，它包括三路高速、10位输入的视频DA转换器、标准的TTL输入和互补输出高阻抗的模拟输出电流源，DVI输出有专用的TTL转DVI芯片TFP410实现。

本发明具有的有益效果：通过增加U盘控制模块或闪存控制模块，很好的解决了高清晰底图的显示问题，实现高清晰底图的完美拼接，具有可以方便快捷的更换底图图片，可以通过DVI输入实时变换的底图信号(高分辨率的GIS地图)，不需要专业人员操作，减少人力成本等特点。

附图说明

图1是本发明的整体结构原理框图。

图2是本发明的拼接图像处理流程图。

图3是本发明的主板控制流程图。

图4是图1的图像解码模块电路原理图。

图5是图1的图像缩放模块和图像叠加模块电路原理图。

图6是图1的微控制模块和闪存控制模块电路原理图。

图7是图1的DVI接收模块的电路原理图。

图8是图1的U盘控制模块控制器电路原理图。

图9是图1的图像输出模块的电路原理图。

图10是图1的主板控制电路原理图。

图11是图1的电源接口电路原理图。

图12是图1的控制总线接口电路原理图。

图中：1拼接处理单元、11图像叠加模块、12U盘控制模块、13闪存控制模块、14DVI接收模块、15图像解码模块、16图像缩放模块、17图像输出模块、18微控制模块、2主板单元、21控制总线接口、22主板控制单元、23电源接口。

具体实施方式

下面结合附图对本发明作进一步说明：

该装置的原理框图如图1，包括拼接处理单元1和主板单元2。其中图像处理单元1包括图像解码模块15、图像缩放模块16、DVI接收模块14、图像叠加模块11、图像输出模块17、闪存控制模块13、U盘控制模块12、微控制模块18。主板单元2包括控制总线接口21、主板控制单元22和电源接口23。本发明所述图像处理单元1中包括的图像解码模块15可以连接外部的复合同步视频信号(CVBS)，制式包括PAL、NTSC、计算机以及其他图形处理设备输出的VGA信号。图像解码模块15与图像缩放模块16连接，图像缩放模块16与图像叠加模块11连接，图像叠加模块11与图像输出模块17、DVI接收模块14、U盘控制模块12、闪存控制模块13连接。微控制模块18与控制总线接口21连接。图像输出17可以连接外部的各种显示终端(PDP，LCDTV，CRT，DLP)，控制单元22连接控制总线接口21、电源接口23和外部计算机，电源接口23连接ATX电源。

本发明的一个拼接处理单元1就是一个完整的系统，差别是每个拼接单元1的底图图片，是一幅完整图片的其中某一部分，多个处理单元1的底图组成一幅完整图片。每个处理通道有自己的设备ID，相当于地址，控制单元22通过发出带有不同的ID命令包实现对不同的图像处理单元的控制。微控制模块18能接收中央控制单元22发出的各种命令包，如输入通道的切换、图像大小设定、亮度对比度调节、高清晰底图的切换……。

具体的工作方式，控制单元22、微控制模块18接收到命令包后，通过命令解析，判断命令包中ID码是否与自己的ID码相符合，符合就执行相应的指令，不符合就丢掉该命令包。例如微控制模块18接收到的是与自己ID相应的通道切换的命令包，微控制模块18切换输入通道，自动识别输入信号的模式，图像解码模块15进行相应的解码工作，图像缩放模块16根据微控制模块18设定的值对图像解码模块15的图像放大缩小到指定的大小，图像叠加模块11完成图像缩放模块16后的图像与DVI接收模块14输入的底图图像或是U盘控制模块12、闪存控制模块13读取的底图图片信号叠加功能，同时输出叠加后的信号给图像输出模块17，微控制器模块18可以控制拼接处理单元1中的各个部分协调工作。流程图见图2。

主板控制单元22，主要是接收计算机、红外遥控器的控制信号，然后发出不同的命令包给不同的拼接处理单元1，起到命令转换，分发的作用。流程图见图3。

本发明基于U盘或闪存的实现拼接器高清晰底图的装置，通过在原有拼接处理单元基础上，加上U盘控制模块12或闪存控制模块13，很好的解决了高清晰底图的问题，实现高清晰底图的完美拼接。图4是一个拼接处理单元的原理图，其中包括图像解码模块15、图像缩放模块16、图像叠加模块11、微控制模块18、DVI接收模块14、图像输出模块17、U盘控制模块12、闪存控制模块13几个部分原理图。图像解码模块15、图像缩放模块16、图像叠加模块11、微控制模块18、闪存控制模块13在具体的芯片体现上是一个整体，为了配合说明本发明的具体工作原理，特意划分开来。

图像解码模块15：外部的CVBS信号通过JP17输入，经过RD271、CD213、LD38、LD37、CD214、CD215、RD148构成的滤波电路通过CD212耦合进入图像解码模块15。VGA信号经过P1接口输入，行同步信号HSYNC0，与场同步VSYNC0直接连接图像解码模块15、红色信号RAIN、绿色信号GAIN、蓝色信号BAIN分别经RD160、RD161、RD162、75欧姆电阻到地，通过LD46、CD245、CD239等元件后连接图像解码模块15。其中的GAIN输入通道连接有RD159进入图像解码模块15，可以输入同步信号符合在绿色通道的信号。图像解码模块15的输出到图像缩放模块16与图像叠加模块11。

图像缩放模块16与图像叠加模块11：是由包含一颗高性能的DSP，同时配有两颗DDR SDRAM存储芯片组成。图像叠加模块11可以把DVI接收器14输入的底图图像、U盘控制模块12或闪存控制模块13读取的底图图片，三者任意一个与经过图像缩放模块16过来的视频图像叠加。

微控制模块18：采用一颗增强型80186架构的控制器，协调图像解码模块15、图像缩放模块16与图像叠加模块11，闪存控制模块13、U盘控制模块12，图像输出模块17、DVI接收模块14之间相互有序的工作，接收主板控制信号并作出相应的处理。本控制器集成的闪存控制模块13控制FLASH存储芯片UD9，用来保存图像处理单元控制器的程序，同时可以存储高清晰的底图图片。JP9微控制器的仿真器接口，能方便的进行系统仿真，提高系统开发进度。

DVI接收模块14：采用TFP401芯片实现DVI信号到TTL信号的转换，输入到图像叠加模块11.

U盘控制模块12：采用一颗USB控制芯片(SL811)实现，通过微控制器I/O来控制USB芯片的读取U盘中存储的改清晰图片，并传入图像叠加模块11。

图像输出模块14：分为VGA输出和DVI输出。VGA输出由三路10bit高速视频DA转换器组成。本电路所用芯片是一个三路高速、数模转换器的单片集成电路，它包括三路高速、10位输入的视频DA转换器、标准的TTL输入和互补输出高阻抗的模拟输出电流源。DVI输出有专用的TTL转DVI芯片TFP410实现。

主板2电路分为三部分，电源接口23、主板控制单元22、控制总线接口21。电源接口23使用ATX电源引脚插座，能方便的使用现有的ATX电源，并可以实现软开关机功能，ATX电源引脚为20脚，其中第一脚为方型，其余为圆型，引脚定义如下：

1、3.3V提供+3.3V电源，

2、3.3V提供+3.3V电源，

3、GND地线，

4、5V提供+5V电源，

5、GND地线，

6、5V提供+5V电源，

7、GND地线，

8、PW-OK Power OK，指示电源正常工作，

9、5VSB提供+5V Stand by电源，供电源启动电路用，

10、12V提供+12V电源，

11、3.3V提供+3.3V电源，

12、-12V提供-12V电源，

13、GND地线，

14、PS-ON电源启动信号，低电平-电源开启，高电平-电源关闭，

15、GND地线，

16、GND地线，

17、GND地线，

18、-5V提供-5V电源，

19、5V提供+5V电源，

20、5V提供+5V电源

9脚5VSB提供+5V Stand by电源用来给单片机AT89S52供电，该单片机的功耗很小，5VSB完全能满足需要，单片机的P0.0脚来软控制通过两个与非门后控制ATX电源引脚14实现电源的启动与关闭。

主板控制单元22控制单元中单片机AT89S52通过U6 MAX232电平转换后可以直接连接计算机串行接口，以及经USB接口转换的串行接口，接收计算机的控制命令。红外遥控接收头的信号输入到U8单片机AT89S52的引脚8，在单片机内部进行解码。单片机对每个图像处理单元1的控制通过U8的引脚7输出，U9的缓冲放大后分为8路输出到各图像处理单元1，通讯方式：19200BPS波特率，MCS-51串行口通讯方式1∶8位数据位，1位停止位，无校验位。

控制总线接口21在图9中画出了其中的四个，每个接口上有设备ID号的设置位，通过B46、B47、B48、B49、B59电阻的连接实现不同的变换。由于设备ID的位数为5，级联可以做到32级，可以有32个图像处理单元，这在实际工程中完全满足需要。输入控制信号是经U9的缓冲放大MCU_TXD0连接J1、J2、J3、J4，MCU_TXD1连接J5、J6、J7、J8，MCU_TXD2连接J9、J10、J11、J12……。

Claims (3)

1.一种基于U盘或闪存实现拼接高清晰底图显示的方法，包括图像信号的拼接处理和控制，其特征是所述图像信号的拼接处理包括：

图像解码模块接收外部输入信号，经解码后输出给图像缩放模块；

图像缩放模块根据微控制模块设定的值对图像缩放到指定大小后，传送到图像叠加模块；

DVI接收模块接收的底图图像或U盘控制模块读取的底图图片信号或闪存控制模块读取的底图图片信号传送到图像叠加模块；

图像叠加模块将图像缩放模块的图像与DVI接收模块输入的底图图像或U盘控制模块读取的底图图片信号或闪存控制模块读取的底图图片信号叠加，并输出叠加后的信号给图像输出模块；

所述图像信号的控制包括：

主板控制单元接收外部计算机控制信号和红外遥控信号，发送命令给各个输入通道的微控制模块，完成图像解码模块的信号切换，设定图像缩放模块输出大小、控制输入图像是否叠加显示、设定输出信号的格式、背景底图的显示与切换。

2.如权利要求1所述的基于U盘或闪存实现拼接高清晰底图显示的方法，其特征是所述闪存控制模块读取底图图片信号包括通过闪存控制模块控制FLASH存储芯片，来实现保存微控制模块处理控制的程序和存储高清晰的背景底图图片。

3.如权利要求1所述的基于U盘或闪存实现拼接高清晰底图显示的方法，其特征是所述U盘控制模块读取底图图片信号包括采用USB控制芯片，通过微控制模块的I/O来控制USB芯片读取U盘中存储的清晰图片，并把图片传入图像叠加模块。

Images