CN204375394U - Led显示屏控制器 - Google Patents

Abstract

一种LED显示屏控制器，包括视频处理单元、现场可编程门阵列、中央处理器以及网络物理层芯片，其中，该中央处理器包括多种通信接口，该视频处理单元包括多种视频输入接口与音频输入接口，该中央处理器与该视频处理单元及该现场可编程门阵列连接，该视频处理单元与该现场可编程门阵列连接，该现场可编程门阵列与该网络物理层芯片连接。该LED显示屏控制器通过设置具有多种视频接口与音频接口的视频处理单元以及具有多种通信接口的中央处理器，丰富了视频和音频输入接口，提高图像处理能力及响应速度，同时具有远程访问功能，方便使用。

Description

LED显示屏控制器

技术领域

本实用新型涉及发光二极管(light emitting diode，LED)显示领域，尤其涉及一种LED显示屏控制器。

背景技术

现有的LED显示屏控制系统主要包括：发送卡、接收卡以及LED显示屏，其中LED显示屏由多个箱体拼接而成，而每个箱体又由多个灯板模组拼接而成，每个箱体配置有一接收卡。发送卡是LED显示屏控制系统的核心主控部分，主要用于采集输入的视频图像、接收上位机软件的控制指令，并根据特定的传输协议将控制指令、对应的参数以及图像数据以固定的数据格式发送至每个箱体的接收卡，接收卡根据接收到的参数配置相应的工作模式后协同工作，将接收到的视频图像完整地显示在各自的灯板上，最终完成视频图像的完整显示。

具体地，请参阅图1，图1为现有技术中的一种LED显示屏控制器的结构示意图。如图1所示，LED显示屏控制器包括数字视频接口(Digital visual interface，DVI)、高清晰度多媒体接口(High definition multimedia interface，HDMI)、串行总线(Universal serial bus，USB)接口、RS232接口、接收芯片(如ADV7612或Sil9135)11、接口转换单元13、现场可编程门阵列(Field－Programmable Gate Array，FPGA)15、同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)17以及网络物理层(Physical Layer，PHY)芯片19。

DVI接口或者HDMI接口接收计算机或者视频处理设备输出的DVI信 号或者HDMI信号并提供给接收芯片11，接收芯片11将DVI信号或者HDMI信号转换为晶体管-晶体管逻辑(Transistor–transistor logic，TTL)数字信号，以此完成数据传输协议的转换，并将转换后的TTL数字信号送入FPGA 15。FPGA 15通过读写SDRAM 17对TTL数字信号进行数据存储，并对数据进行一定的图像处理和逻辑控制，实现图像数据的打包和总线仲裁，最终通过数据包的形式通过网络PHY芯片19将数据从不同的端口Port1至Port4进行网络传输。其中，LED显示屏控制器通过RS232接口或者USB接口接收上位机软件的控制指令，并根据特定的控制指令配置FPGA 15的工作模式，以使FPGA 15完成对图像的处理。

然而，在目前的LED显示屏控制器中，由于视频输入接口只能采用单个DVI接口或者HDMI接口接收来自计算机或者视频处理器等前端设备输出的视频图像信号，视频源的选择具有局限性，并且必须要求前端设备具备DVI接口或者HDMI接口，否则无法完成LED显示屏的显示控制，而且尽管部分设备同时具备HDMI接口或者DVI接口，在正常显示时，也只能从单个接口获取图像数据，因此内容的丰富程度也有限，同时，DVI接口或者HDMI接口所支持的图像分辨率单一。此外，目前的LED显示屏控制器仅具备USB或者RS232接口的其中之一，其中USB接口传输速度不足每秒不足1M比特，而RS232对于多种现场应用笔记本电脑较多的场合并不具备通用性，在工作时需配备转接线，因此，这两种控制接口功能单一、速率低，限制了LED显示屏配置所需的多种控制命令、参数传输速度，影响效率。

实用新型内容

有鉴于此，本实用新型提供一种LED显示屏控制器，不但解决了现有 技术中LED显示屏控制器的因视频输入接口单一与控制接口单一带来图像内容不丰富、通信速率低等问题，同时还可以实现远程访问和控制，便于使用。

本实用新型实施例提供的LED显示屏控制器包括接收外部前端设备输出的视频信号或音频信号并对其进行处理以及转换为数字信号的视频处理单元、接收经该视频处理单元提供的数字信号并对该数字信号进行图像处理和逻辑控制的现场可编程门阵列、接收来自上位机软件发送的控制指令和参数以及根据该控制指令和参数分别控制该视频处理单元与该现场可编程门阵列的中央处理器以及接收该现场可编程门阵列提供的数据并对该数据进行分配的网络物理层芯片，其中，该中央处理器包括多种通信接口，该视频处理单元包括多种视频输入接口与音频输入接口，该中央处理器与该视频处理单元及该现场可编程门阵列连接，该视频处理单元与该现场可编程门阵列连接，该现场可编程门阵列与该网络物理层芯片连接。

由于本实用新型的LED显示屏控制器的视频处理单元包括多种视频输入接口和音频输入接口，因此，不仅丰富了的视频输入接口的种类，还增加了音频输入接口，增强了LED显示屏控制器的驳接能力。并且，本实用新型的LED显示屏控制器还采用具有多种通信接口的中央处理器，提高了LED显示屏控制器的传输速率以及响应速率，同时使得前端设备与LED显示屏控制器之间具有远程访问功能，便于使用。进一步地，该LED显示屏控制器也是将视频处理单元、中央处理器、现场可编程门阵列以及网络物理层芯片等集成在一起，系统集成度高，解决了传统视频处理设备和控制器之间的匹配问题，减少了设备数量和连接线数量，简化了结构。

为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1为现有技术中的一种LED显示屏控制器的结构示意图；

图2为本实用新型第一实施例所提供的一种LED显示屏控制器的结构示意图；

图3为本实用新型第二实施例所提供的一种LED显示屏控制器的结构示意图。

具体实施方式

为更进一步阐述本实用新型为实现预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型的具体实施方式、结构、特征及其功效，详细说明如后。

请参阅图2，图2为本实用新型第一实施例所提供的一种LED显示屏控制器的结构示意图。如图2所示，该LED显示屏控制器包括中央处理器20、视频处理单元21、FPGA 22、网络PHY芯片23、第一存储单元24以及第二存储单元25。其中，中央处理器20与视频处理单元21及FPGA 22连接，视频处理单元21与FPGA 22及第一存储单元24连接，FPGA 22与网络PHY芯片23及第二存储单元25连接。

中央处理器20作为整个LED显示屏控制器的核心主控部分，包括多种通信接口，例如RS232总线接口、USB接口及百兆网(100M Ethernet)通信接口，中央处理器20用于接收来自上位机软件发送的控制指令和参数，根据该控制命令和参数控制该视频处理单元21以及该FPGA 22的相关工作模式。具体而言，当中央处理器20接收来自上位机软件发送的控制指令和参数之后，对控制指令进行解析以及对相关参数进行计算，随后根据该控 制命令和参数分别控制该视频处理单元21以及该FPGA 22的相关工作模式，并将与接收卡相关的参数通过FPGA 22进行相应的配置，从而完成LED显示系统的配置工作。

视频处理单元21包括多种视频输入接口与音频输入接口，例如，DVI接口、HDMI接口、高清数字显示(Display port，DP)接口、数字串行(Serial Digital Interface，SDI)接口、视频图形阵列(Video Graphics Array，VGA)接口、模拟输入(Analog Inpus)接口及音频(Audio)接口，用于接收外部前端设备(如计算机或者视频处理设备)输出的视频信号或音频信号，并将该视频信号或音频信号经处理和转换成数字信号之后提供给FPGA 22，如视频信号可采用TTL或者低电压差分信号(Low Voltage Differential Signal,LVDS)的数据形式，而音频信号可通过音频总线I2S的数据形式提供给FPGA 22。也就是说，视频处理单元21还包括多种收发器、图像缩放器、图像处理器、视频处理引擎及音频处理引擎。其中，收发器用于将对应接口所接收的的视频信号进行解码，解码后的图像数据经由视频处理引擎处理以完成去隔行、运动补偿等处理功能。而图像缩放器能够在保证图像质量的同时，完成图像的无级缩放。图像处理器则用于完成图像的肤色补偿、色彩增强、画中画及图文叠加等功能。音频处理引擎则用于对音频信号进行相应的处理。在本实施例中，视频处理单元21可采用视频处理芯片，例如：STDP8028。

视频处理单元21与第一存储单元24连接，视频处理单元21可以将经过处理的视频信号或者音频信号存储在第一存储单元24中，也可以从第一存储单元24中读取数据，其中，该第一存储单元24可为双倍速率(Double Data Rate,DDR)同步动态随机存储器，如第二代双倍速率同步动态随机存储器DDR2，当然，本领域的技术人员可以理解的是第一存储单元24也可 以为其他高速的存储器，例如在第二代双倍速率同步动态随机存储器DDR2的基础上延伸的存储器DDR3。

FPGA 22用于接收经视频处理单元21处理和转换成数字信号的视频信号或者音频信号，并对该数字信号进行图像处理和逻辑控制，以实现对数据的网络协议转换以及数据打包。FPGA22与第二存储单元25连接，可以将再次处理过的视频信号或者音频信号的数据存储在第二存储单元25中，也可以从第二存储单元25中读取数据。其中，该第二存储单元25可为双倍速率同步动态随机存储器，如第二代双倍速率同步动态随机存储器DDR2，当然，本领域的技术人员可以理解的是第二存储单元25也可以为其他高速的存储器，例如在第二代双倍速率同步动态随机存储器DDR2的基础上延伸的存储器DDR3。

网络PHY芯片23用于接收经过FPGA 22处理和打包后的数据，对该数据进行分配，并将分配后的数据传输至外部设备，例如从端口Port1至Port4发送至外围的接收卡，用以显示画面。

具体地，中央处理器20通过对应的接口接收来自上位机软件的控制命令和参数，根据该控制命令和参数分别配置视频处理单元21与FPGA 22的相关工作模式。而视频处理单元21从外部的计算机或者视频处理设备接收视频信号或者音频信号，并将接收到的视频信号或者音频信号进行处理以及转换成数字信号之后发送至FPGA 22。FPGA 22接收该数字信号，并对该数字信号进行网络协议转换和数据打包，然后将打包后的数据提供给网络PHY芯片23，网络PHY芯片23接收打包后的数据，并将该数据进行分配后从端口Port1、端口Port2、端口Port3及端口Port4发送至外部设备，例如LED的接收卡，以完成画面的正常显示。

本实用新型的上述实施例所提供的LED显示屏控制器的视频处理单元 21包括能够支持DVI、HDMI、DP、SDI、VGA、模拟输入等格式的多种视频输入接口以及音频输入接口，不仅丰富了视频输入接口的种类，还增加了音频输入接口，增强了LED显示屏控制器的驳接能力，并且，视频处理单元21可以对视频图像进行亮度、色度、饱和度及伽马调整以及肤色补偿、色彩增强、去隔行、无级缩放、画中画及图文叠加等图像处理，增加了视频处理单元21的图像处理功能。此外，本实用新型的LED显示屏控制器的中央处理器20具有多种通信接口，选择丰富，提高了LED显示屏控制器的响应速度，并且具有远程访问功能，方便使用。进一步地，本实用新型的LED显示屏控制器将视频处理单元21、中央处理器20、FPGA 22以及网络PHY芯片23等集成在一起，系统集成度高，解决了传统视频处理设备和控制器之间的匹配问题，减少了设备数量和连接线数量，简化了结构。

请参阅图3，图3为本实用新型第二实施例所提供的一种LED显示屏控制器的结构示意图。如图3所示，LED显示屏控制器包括中央处理器30、视频处理单元31、FPGA32、网络PHY芯片33以及第二存储单元35，其中，视频处理单元31包括第一解码单元310、第二解码单元311、第三解码单元312、第四解码单元313以及第五解码单元314。中央处理器30与视频处理单元31及FPGA32连接，视频处理单元31与FPGA32连接，FPGA32与网络PHY芯片及第二存储单元35连接。

中央处理器30与第一实施例所提供的LED显示屏控制器的中央处理器20相似，包括多种通信接口，例如RS232总线接口、通用串行总线接口及百兆网通信接口。该中央处理器30接收来自上位机软件发送的控制指令和参数，并根据该控制命令和参数分别配置该视频处理单元31以及该FPGA32的相关工作模式。

视频处理单元31接收来自计算机或视频处理设备的视频信号与音频信号，其中，第一解码单元310具备DVI接口与HDMI接口，用于接收与DVI接口或HDMI接口相对应的视频信号；第二解码单元311具备DP接口与SDI接口，用于接收与DP接口或SDI接口相对应的视频信号；第三解码单元312具备VGA接口，用于接收与VGA接口相对应的视频信号；第四解码单元313具备模拟输入接口，用于接收与模拟输入接口相对应的模拟信号；第五解码单元314具备音频接口，用于接收对应的音频信号。当然，本领域技术人员可以理解的是，第一解码单元310、第二解码单元311、第三解码单元312、第四解码单元313及第五解码单元314还可以为其他的具有相应视频输入接口的视频解码芯片以及相应音频输入接口的音频解码芯片。视频处理单元31的各个解码单元将接收到的不同的视频信号或者音频信号在对应的解码单元中进行解码处理，并将处理后的视频信号或者音频信号转换成数字信号(如TTL信号)发送至FPGA32。

FPGA32根据其内部的图像处理、缩放以及色彩处理等处理算法，将视频处理单元31所提供的数字信号进行图像数据的处理以及打包，并将打包后的数据发送至网络PHY芯片33。此外，FPGA32与第二存储单元35连接，以便对第二存储单元35进行数据的读写，也就是说，FPGA32可以将数据存储在第二存储单元35中，也可以从第二存储单元35中读取数据。其中，该第二存储单元35可为双倍速率同步动态随机存储器，如第二代双倍速率同步动态随机存储器DDR2，当然，本领域的技术人员可以理解的是第二存储单元35也可以为其他高速的存储器，例如在第二代双倍速率同步动态随机存储器DDR2的基础上延伸的存储器DDR3。

网络PHY芯片33接收FPGA32提供的打包后的数据，对该数据进行分配，并将分配后的数据经由端口Port1、端口Port2、端口Port3及端口Port4 发送至外部设备，如外围的接收卡，用以显示画面。

由此可见，本实用新型第二实施例所提供的LED显示屏控制器与第一实施例所提供的LED显示屏控制器相似。在本实用新型的第二实施例中，LED显示屏控制器的视频处理单元31同样包括DVI接口、HDMI接口、DP接口、SDI接口、VGA接口、模拟输入接口等多种视频输入接口以及音频输入接口，因此，不仅丰富了视频输入接口的种类，还增加了音频输入接口，增强了LED显示屏控制器的驳接能力。并且，该LED显示屏控制器同样采用多接口的中央处理器，不仅具备RS232总线接口、通用串行总线接口等低速通信接口，并且具备百兆网的高速通信总线接口，提高了LED显示屏控制器的传输速率以及响应速率，同时使得前端设备与LED显示屏控制器之间具有远程访问功能，便于使用。进一步地，该LED显示屏控制器也是将视频处理单元21、中央处理器20、FPGA 22以及网络PHY芯片23等集成在一起，系统集成度高，解决了传统视频处理设备和控制器之间的匹配问题，减少了设备数量和连接线数量，简化了结构。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (9)

1.一种LED显示屏控制器，其特征在于，该LED显示屏控制器包括：接收外部前端设备输出的视频信号或音频信号并对其进行处理以及转换为数字信号的视频处理单元、接收经该视频处理单元提供的数字信号并对该数字信号进行图像处理和逻辑控制的现场可编程门阵列、接收来自上位机软件发送的控制指令和参数以及根据该控制指令和参数分别控制该视频处理单元与该现场可编程门阵列的中央处理器以及接收该现场可编程门阵列提供的数据并对该数据进行分配的网络物理层芯片，其中，该中央处理器包括多种通信接口，该视频处理单元包括多种视频输入接口与音频输入接口，该中央处理器与该视频处理单元及该现场可编程门阵列连接，该视频处理单元与该现场可编程门阵列连接，该现场可编程门阵列与该网络物理层芯片连接。

2.根据权利要求1所述的LED显示屏控制器，其特征在于，该多种视频输入接口包括数字视频接口、高清晰度多媒体接口、高清数字显示接口、数字串行接口、视频图形阵列接口及模拟输入接口。

3.根据权利要求1所述的LED显示屏控制器，其特征在于，该多种通信接口包括百兆网通信接口、通用串行总线接口及RS232通信接口。

4.根据权利要求1至3任一项所述的LED显示屏控制器，其特征在于，该LED显示屏控制器还包括：

第一存储单元，该第一存储单元与该视频处理单元连接。

5.根据权利要求4所述的LED显示屏控制器，其特征在于，该第一存储单元为双倍速率同步动态随机存储器。

6.根据权利要求1至3任一项所述的LED显示屏控制器，其特征在于，该LED显示屏控制器还包括：

第二存储单元，该第二存储单元与该现场可编程门阵列连接。

7.根据权利要求6所述的LED显示屏控制器，其特征在于，该第二存储单元为双倍速率同步动态随机存储器。

8.根据权利要求1所述的LED显示屏控制器，其特征在于，该视频处理单元为视频处理芯片。

9.根据权利要求1所述的LED显示屏控制器，其特征在于，该视频处理单元包括第一解码单元、第二解码单元、第三解码单元、第四解码单元及第五解码单元，其中，第一解码单元具备数字视频接口与高清晰度多媒体接口，第二解码单元具备高清数字显示接口与数字串行接口，第三解码单元具备视频图形阵列接口，第四解码单元具备模拟输入接口，第五解码单元具备音频接口。