CN108417532A - 接触插塞的形成方法 - Google Patents

接触插塞的形成方法 Download PDF

Info

Publication number
CN108417532A
CN108417532A CN201810247071.XA CN201810247071A CN108417532A CN 108417532 A CN108417532 A CN 108417532A CN 201810247071 A CN201810247071 A CN 201810247071A CN 108417532 A CN108417532 A CN 108417532A
Authority
CN
China
Prior art keywords
substrate
contact hole
contact plunger
forming method
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810247071.XA
Other languages
English (en)
Inventor
丁同国
孙洪福
梁海林
姜国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810247071.XA priority Critical patent/CN108417532A/zh
Publication of CN108417532A publication Critical patent/CN108417532A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种接触插塞的形成方法，在对形成有接触孔的基底执行清洗工艺之后，以及在向所述接触孔填充导电材料之前，增加了对所述基底执行的烘烤工艺。从而，使得接触孔中残留的清洗剂受热蒸发，实现了残留的清洗剂的去除，并使后续形成在接触孔中的接触插塞不会受到残留的清洗剂的影响。最终，保证了接触插塞的填充效果，保障了半导体器件与金属互连层的连接及电性能，提高了成品率。

Description

接触插塞的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种接触插塞的形成方法。
背景技术
在半导体制造领域中，为了实现半导体器件与其上层的金属互连层的电性连接，通常需要在半导体器件与金属互连层之间的介质层中形成接触孔，并在接触孔中填充金属等导电材料以形成接触插塞(contact)。
然而，随着现有技术的不断进步，半导体器件的特征尺寸进一步缩小，接触孔的尺寸也在相应的缩小。进而，在对基底执行清洗工艺以去除残留在基底上的固体颗粒时，清洗剂更容易残留在接触孔中，从而影响了后续的接触插塞的形成，导致半导体器件及集成电路的电性能异常，严重影响了成品率。
发明内容
本发明的目的在于提供一种接触插塞的形成方法以解决上述清洗基底后，清洗剂的残留影响了接触插塞的形成的问题。
本发明提供了一种接触插塞的形成方法，包括：
提供一基底，所述基底中形成有一接触孔；
采用预定的清洗剂对所述基底执行清洗工艺；
对所述基底执行烘烤工艺，以去除所述接触孔中残留的所述清洗剂；
在所述接触孔中填充导电材料，以形成所述接触插塞。
优选的，在预定的温度下填充所述导电材料，所述预定的温度大于等于所述清洗剂的蒸发温度。
优选的，所述接触孔的宽度小于等于0.24μm。
优选的，所述接触孔的深宽比大于等于2.25。
优选的，利用加热灯管对所述基底执行烘烤工艺。
优选的，通入预定气体以对所述基底执行烘烤工艺。
优选的，利用加热器以热传导的方式对所述基底执行烘烤工艺。
优选的，所述清洗剂包括去离子水。
优选的，所述烘烤工艺的烘烤温度范围在350℃～450℃。
优选的，所述烘烤工艺的烘烤时间范围在40s～80s。
本发明所提供的一种接触插塞的形成方法，在对形成有接触孔的基底执行清洗工艺之后，以及在向所述接触孔填充导电材料之前，增加了烘烤工艺。从而，使得接触孔中残留的清洗剂受热蒸发，使后续形成在接触孔中的接触插塞不会受到所述清洗剂残留的影响。进而，保证了接触插塞中的导电材料的填充效果，保障了半导体器件与金属互连层的连接及电性能，提高了成品率。
附图说明
图1和图2是当接触孔中有清洗剂残留时接触插塞的在其形成过程中的结构示意图；
图3是本发明一实施例中接触插塞的形成方法的流程示意图；
图4～图6是本发明一实施例中接触插塞在其形成过程中的结构示意图。
具体实施方式
承如背景技术所述，在对基底执行清洗工艺以去除残留在基底上的固体颗粒时，清洗剂更容易残留在接触孔中，从而影响了后续的接触插塞的形成。图1和图2是当接触孔中有清洗剂残留时接触插塞在其形成过程中的结构示意图，以下参考图1和图2所示，本发明的发明人经研究发现，在对基底101执行清洗工艺后，接触孔102中会残留部分清洗剂103，而由于在后续向所述接触孔102填充导电材料(例如钨)时，反应温度较高(例如填充钨时反应温度为300℃～550℃)，该反应温度大于清洗剂(例如去离子水)的蒸发温度，因此会导致清洗剂被蒸发。蒸发出的清洗剂气体从所述接触孔102中逸出时，会冲开已经填充好的导电材料，导致最终形成的接触插塞104中具有空洞105。严重时更会导致半导体器件与金属互连层的连接出现异常，进而使得整个元件无法正常工作。
为此，本发明提出的一种接触插塞的形成方法以解决上述问题。下面对本发明所提出的接触插塞的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3是本发明一实施例中接触插塞的形成方法的流程示意图；图4～图6是本发明一实施例中接触插塞在其形成过程中的结构示意图。以下参考图3所示，本实施例中提供了一种接触插塞的形成方法。
在步骤S1中，参考图4所示，提供一基底201，所述基底201中形成有一接触孔202；
作为优选的方案，所述接触孔202的宽度小于等于240nm；所述接触孔202的深宽比大于等于2.25。
具体的，参考图4所示，本发明的发明人发现在基底201的特征尺寸为150nm及以下的工艺中(例如150nm工艺、130nm工艺、90nm工艺等)，接触孔202的特征尺寸也会相应减小，例如接触孔202的宽度小于等于240nm；相应地，随着接触孔202的宽度减小，致使其深宽比进一步增大，例如接触孔202的深宽比大于等于2.25。进而，由于接触孔202所具有的开口小，深度大的结构，更容易发生接触孔202中残留清洗剂203的情况。
在步骤S2中，继续参考图4所示，采用预定的清洗剂对所述基底201执行清洗工艺；
作为优选的方案，所述清洗剂包括去离子水。
具体的，在遇到所述基底201或接触孔202中出现例如固体颗粒高等情况时，通常会采用清洗工艺。即，采用例如去离子水等清洗剂对所述基底201执行多次冲洗，从而降低所述基底201或接触孔202中的固体颗粒残留。
在步骤S3中，参考图4和图5所示，对所述基底201执行烘烤工艺，以去除所述接触孔202中残留的所述清洗剂203；
作为优选的方案，利用加热灯管对所述基底201执行烘烤工艺。
具体的，利用加热灯管对所述基底201执行烘烤工艺时，又由于所述烘烤工艺所需的时间较短(例如约几十秒)，故在集成电路制备过程中，有多种机台及其腔室均可用来执行所述烘烤工艺，例如可采用快速热退火炉或PVD炉中去气加热腔室等。进而，利用加热灯管，例如钨灯管升温至预定的温度，以通过热辐射的方式实现对所述基底201的加热烘烤，使得所述接触孔202中残留的清洗剂203受高温辐照，进而从接触孔202中蒸发出来。
作为优选的方案，通入预定气体以对所述基底201执行烘烤工艺。
具体的，为了避免气体在烘烤时与所述基底201发生反应，通常的烘烤工艺会采用真空环境。然而本实施例中，可以选择在所述烘烤工艺中通入预定的气体，所述预定的气体包括惰性气体等不易与基底反应的气体，以防止气体与基底201发生反应而在基底201的表面生成多余的膜层等。进而，借由通入的气体的热对流作用，可以使所述基底201的受热分布更为均匀，从而提高接触孔202中残留的清洗剂203的蒸发效率。
作为优选的方案，利用加热器以热传导的方式对所述基底201执行烘烤工艺。
具体的，所述加热器例如为加热垫，可以将所述基底201置于所述加热垫上，通过热传导的方式，使得热量从所述基底201的背面逐渐传递至整个基底201中，从而实现对基底201的加热，使得接触孔202中残留的清洗剂203蒸发出来。
作为优选的方案，所述烘烤工艺的烘烤温度范围在350℃～450℃，所述烘烤工艺的烘烤时间范围在40s～80s。
具体的，本发明的发明人发现，在采用去离子水为清洗剂的情况下，设定烘烤工艺的烘烤温度在350℃～450℃，配合烘烤时间在40s～80s的范围内，可以获得较高的烘烤效率及效果；同时，也可以保证所述基底201不会因为温度过高或烘烤时间过长而导致性能异常。
应当说明的是，上述烘烤工艺的方法、烘烤温度及烘烤时间均可以由本领域技术人员根据实际设备及工艺需求等条件自行确定的。为了便于理解，以下列举了两种可选的方案：
第一种烘烤方案，在对所述基底执行清洗工艺之后，以及在所述接触孔中填充导电材料之前，将所述基底置于PVD炉的去气加热腔室中，在真空条件下，利用去气加热腔室中的加热灯管对所述基底的表面进行加热烘烤，所述加热温度设置在400℃以上，并持续加热60s，从而可以达到去除接触孔中残留的清洗剂的效果。
第二种烘烤方案，在对所述基底执行清洗工艺之后，以及在所述接触孔中填充导电材料之前，利用加热垫对所述基底的背面进行加热烘烤，同时，通入惰性气体以使所述基底的受热更为均匀，所述加热垫的温度设置为例如425℃，加热时间为70s，从而可以达到去除接触孔中残留的清洗剂的效果。
在步骤S4中，参考图5和图6所示，在所述接触孔202中填充导电材料，以形成所述接触插塞204。
作为优选的方案，在预定的温度下填充所述导电材料，所述预定的温度大于等于所述清洗剂的蒸发温度。
具体的，所述导电材料例如为钨、铝或铜等，故在实现所述接触插塞204的填充时，需要较高的反应温度，本实施例中，例如采用钨作为导电材料，则所述预定的温度，也即沉积钨时的反应温度应为300℃～550℃，远高于作为清洗剂的去离子水的蒸发温度(水的沸点为100℃)，进而才会导致所述接触孔中的残留的清洗剂因填充导电材料时的高温而蒸发，从而冲开已填充的导电材料，影响了填充效果。相比之下，由于采用本实施例中的方法后，残留在接触孔中的清洗剂203已经通过烘烤工艺去除了，因此，在填充钨、铝或铜等导电材料时，不再会产生上述残留的清洗剂蒸发而在接触插塞中形成空洞的情况。进而，可以获得填充效果良好的接触插塞204，保证了半导体器件与金属互连层之间良好的接触，保障了整个元件的性能及正常工作。
综上所述，本发明提供了一种接触插塞的形成方法，在对具有接触孔的基底执行清洗工艺之后，以及在向所述接触孔填充导电材料之前，增加了烘烤工艺，从而，使得接触孔中残留的清洗剂受热蒸发，使后续形成在接触孔中的接触插塞不会受到所述清洗剂残留的影响。更进一步的，采用加热灯管、通入预定的气体或利用加热器以热传导的方式执行所述烘烤工艺以获得更好的烘烤效果。进而，保证了接触插塞中的导电材料的填充效果，保障了半导体器件与金属互连层的连接及整个元件的性能及正常工作，提高了产品的成品率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。

Claims (10)

1.一种接触插塞的形成方法，其特征在于，包括：
提供一基底，所述基底中形成有一接触孔；
采用预定的清洗剂对所述基底执行清洗工艺；
对所述基底执行烘烤工艺，以去除所述接触孔中残留的所述清洗剂；
在所述接触孔中填充导电材料，以形成所述接触插塞。
2.如权利要求1所述的接触插塞的形成方法，其特征在于，在预定的温度下填充所述导电材料，所述预定的温度大于等于所述清洗剂的蒸发温度。
3.如权利要求1所述的接触插塞的形成方法，其特征在于，所述接触孔的宽度小于等于240nm。
4.如权利要求1所述的接触插塞的形成方法，其特征在于，所述接触孔的深宽比大于等于2.25。
5.如权利要求1所述的接触插塞的形成方法，其特征在于，利用加热灯管对所述基底执行烘烤工艺。
6.如权利要求1所述的接触插塞的形成方法，其特征在于，通入预定气体以对所述基底执行烘烤工艺。
7.如权利要求1所述的接触插塞的形成方法，其特征在于，利用加热器以热传导的方式对所述基底执行烘烤工艺。
8.如权利要求1所述的接触插塞的形成方法，其特征在于，所述清洗剂包括去离子水。
9.如权利要求1所述的接触插塞的形成方法，其特征在于，所述烘烤工艺的烘烤温度范围在350℃～450℃。
10.如权利要求1所述的接触插塞的形成方法，其特征在于，所述烘烤工艺的烘烤时间范围在40s～80s。
CN201810247071.XA 2018-03-23 2018-03-23 接触插塞的形成方法 Pending CN108417532A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810247071.XA CN108417532A (zh) 2018-03-23 2018-03-23 接触插塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810247071.XA CN108417532A (zh) 2018-03-23 2018-03-23 接触插塞的形成方法

Publications (1)

Publication Number Publication Date
CN108417532A true CN108417532A (zh) 2018-08-17

Family

ID=63132419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810247071.XA Pending CN108417532A (zh) 2018-03-23 2018-03-23 接触插塞的形成方法

Country Status (1)

Country Link
CN (1) CN108417532A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029386A1 (en) * 2002-06-05 2004-02-12 Lee Kwang Hee Method of patterning inter-metal dielectric layers
CN101373704A (zh) * 2007-08-21 2009-02-25 联华电子股份有限公司 半导体基底的清洗方法
CN102569024A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 Tsv通孔研磨清洗后的干燥方法及干燥设备
CN104979275A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029386A1 (en) * 2002-06-05 2004-02-12 Lee Kwang Hee Method of patterning inter-metal dielectric layers
CN101373704A (zh) * 2007-08-21 2009-02-25 联华电子股份有限公司 半导体基底的清洗方法
CN102569024A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 Tsv通孔研磨清洗后的干燥方法及干燥设备
CN104979275A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法

Similar Documents

Publication Publication Date Title
CN102097559B (zh) 发光二极管及其制作方法
JP3587019B2 (ja) 半導体装置の製造方法
CN102315193A (zh) 发光装置芯片封装物及支撑结构的形成方法
TW201145625A (en) Light emitting diodes with enhanced thermal sinking and associated methods of operation
JP2009177109A (ja) 太陽電池及びその製造方法
TW201424011A (zh) 太陽能電池及背接觸式太陽能電池
CN109196634A (zh) 在促进扩散环境中在过大气压力工艺中的缝修复方法
TWI826742B (zh) 濺射裝置
CN109216301A (zh) 相变散热芯片结构及其制备方法
CN1334594A (zh) 硅基单面加工悬浮结构微机械电感的制作方法
CN106058003B (zh) 一种提升led芯片亮度的方法
CN104124196B (zh) 一种制作半导体器件的方法
CN108417532A (zh) 接触插塞的形成方法
WO2017073299A1 (ja) 超音波半田付け方法および超音波半田付け装置
CN109196665A (zh) 用于处理硅材料的方法
CN102437102B (zh) 用于活化能辅助烘烤的方法和装置
CN102947954B (zh) 带有介电背反射覆层的太阳能电池及其制造方法
CN100539057C (zh) 焊料凸块的制造方法
CN104064647A (zh) 一种新型发光二极管芯片及其制作方法
TWI234813B (en) Dopant interface formation
CN207705157U (zh) 半导体晶圆水气去除装置
CN108630527A (zh) 一种接触孔的清洗方法
JP2014049642A5 (zh)
CN109244053B (zh) 一种提高tsv热机械可靠性的复合结构及其制造方法
CN105448644A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180817