CN108400836A - 一种多码率多码长qc-ldpc码的构造和编码方法 - Google Patents
一种多码率多码长qc-ldpc码的构造和编码方法 Download PDFInfo
- Publication number
- CN108400836A CN108400836A CN201710072169.1A CN201710072169A CN108400836A CN 108400836 A CN108400836 A CN 108400836A CN 201710072169 A CN201710072169 A CN 201710072169A CN 108400836 A CN108400836 A CN 108400836A
- Authority
- CN
- China
- Prior art keywords
- max
- matrix
- construction
- code
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明提出一种多码率多码长QC‑LDPC码的构造和编码方法,包括:确定多码率多码长QC‑LDPC码模板矩阵TMb_max,Kb_max的基本参数;构造第一预定个数的模板矩阵TMb_min,Kb_max,并得到相应构造结果在典型信道下的信噪比门限,保留一个构造结果;构造第二预定个数的模板矩阵TMb+1,Kb_max,并得到构造结果在典型信道下的信噪比门限,保留一个构造结果,得到TMb_max,Kb_max;根据TMb_max,Kb_max构造一组校验矩阵,完成对QC‑LDPC码的构造。本发明能够构造性能逼近理论界的多码率多码长QC‑LDPC码,简化了基于LDPC码的编码调制系统的设计和实现。
Description
技术领域
本发明涉及数字信息传输技术领域,特别涉及一种多码率多码长QC-LDPC码的构造和编码方法。
背景技术
在信息传输领域,在给定信道条件(如信噪比,Signal-to-Noise Ratio,SNR)下,噪声和干扰信道的最大传输速率由香农信道容量限定,信息传输的有效性和可靠性要求逼近信道容量理论界的高性能信道编码。另一方面,实际信息传输中用户需求、信道条件和编码调制方案的多样性,要求多码率多码长的信道编码,其中,信息比特和编码比特长度逐比特变化是多码率多码长的极限需求。综上,实际系统的高效可靠信息传输要求设计多码率多码长且性能逼近信道容量理论界的信道编码。此外,实际系统还要求信道编码设计简单、描述方便、实现灵活、吞吐能力高等。
低密度奇偶校验码(Low Density Parity Check,LDPC)码是由RobertG.Gallager于1962年提出的一类基于稀疏校验矩阵的特殊线性分组码。LDPC码是一种可以逼近信道容量理论界的信道编码,并且具有译码复杂度较低、吞吐能力高、结构灵活等优势。LDPC码通常由M行(K+M)列的校验矩阵H定义,H的化零空间即LDPC码的码字空间,其中K为信息位长度,M为校验位长度,N=K+M为编码比特长度(简称码长),对应码率R=K/(K+M)。K位信息比特经M行(K+M)列的LDPC校验矩阵H进行LDPC编码,得到M位校验比特,K位信息比特和M位校验比特合并得到N=K+M位的编码比特。
LDPC码的M行(K+M)列校验矩阵H定义于GF(2)域,元素取值为0或1。校验矩阵每一行表示一个校验方程,在Tanner图中称为校验节点,共M个;每一列代表一个编码比特,在Tanner图中称为变量节点,共(K+M)个;校验矩阵中的非零元素表示其所在行的校验节点和所在列的变量节点之间的连接关系,在Tanner图中称为边。
结合图1所示,具有Raptor-like结构的LDPC码特征在于:K信息比特与M_min<M_max个校验比特对应的校验矩阵部分构成预编码的校验矩阵,信息比特和M_min个校验比特构成预编码的编码比特;其余(M_max-M_min)个校验比特作为扩展校验比特,均是预编码的编码比特的校验位,相互之间没有校验关系,对应的校验矩阵部分由全零矩阵和单位阵组成。因此,预编码的校验比特的长度M_min是Raptor-like结构的LDPC码的一个重要参数。具有Raptor-like结构的LDPC码,可以对低码率的M个校验比特直接删除最后的(M-M0)个校验比特,得到M0个校验比特作为较高码率的校验比特,即对低码率的M行(K+M)列的校验矩阵直接截取前M0行和前(K+M0)列,得到较高码率的M0行(K+M0)列的校验矩阵,一般要求M0不小于M_min。对于LDPC码的校验矩阵,由于扩展校验比特对应列重为1的特殊性,使得Raptor-like结构的LDPC码具有递增冗余的特征,支持校验比特连续变化的多码率。因此,如何保证Raptor-like结构下校验比特删除前后的LDPC码性能,是多码率多码长LDPC设计的技术问题之一。
结合图2所示,在Raptor-like结构LDPC码的基础上进行多码长多码率设计的一个途径是采用信息比特零填充技术,具体编码过程如下:不同长度的信息比特首先经过零填充(即填充零比特,通常在末尾填充),得到长度固定的填充信息比特,然后采用同一个Raptor-like结构LDPC码校验矩阵进行编码,最后对编码比特进行后处理,去除填充信息比特并进行部分校验比特删除。由于零填充的信息比特在LDPC解码过程中不再参与信息传递,等价于校验矩阵的缩短,即,删除校验矩阵中零填充信息比特对应的列,得到实际的校验矩阵。因此,如何保证信息比特零填充前后的LDPC码性能,是多码率多码长LDPC设计的技术问题之二。
结合图3所示,为了提高LDPC码设计灵活性,有学者提出信息比特删除技术,对(K+M)位编码比特中包含的K位信息比特的前V位进行删除(即K位信息比特参与编码后,前V位不进行后续传输),得到N=(K+M-V)位的删除编码比特。由于V位信息比特删除,实际码率由R=K/(K+M)变化为R=K/(K+M-V)。因此,实际LDPC信道编码包含三个参数:信息比特长度K、校验比特长度M和信息比特删除长度V,其中K和M为正整数,V为非负整数,V=0表示不进行信息比特删除的特例。因此,如何分析和保证信息比删除后的LDPC码性能,是多码率多码长LDPC设计的技术问题之三。
准循环LDPC码(Quasi-Cyclic LDPC,QC-LDPC)是LDPC码的一个重要子类,具有设计简单、描述方便和实现灵活等优势。参见Marc P.C.Fossorier等人在文献“Quasi-cycliclow-Density Parity-check codes from circulant permutation matrices”中的定义,QC-LDPC码特点在于它的校验矩阵H具有准循环形式,可以用Mb行(Kb+Mb)列的模板矩阵T和Mb*(Kb+Mb)个循环移位子矩阵简化描述。每个循环移位子矩阵都是b*b的方阵,其特点在于,每一行都是其上一行的右循环移位。用上述循环移位子矩阵替换模板矩阵T中的每一个非零元素就可以得到M行(M+K)列的QC-LDPC码的校验矩阵H,其中M=Mb*b,K=Kb*b。因此,QC-LDPC码的信息比特长度为Kb*b,校验比特长度为Mb*b,b为循环移位子矩阵阶数,又称扩展因子。QC-LDPC码的循环移位子矩阵一般由单位矩阵平移得到,此时该子矩阵的一行或一列中有且仅有一个非零元素,并由其偏移地址唯一确定。但是,对实际的LDPC编码系统,为了提高LDPC码设计的自由度,QC-LDPC码的循环移位子矩阵的每行或每列最多可以有D个非零元素,D为正整数。QC-LDPC模板矩阵T的元素取值为不大于D的非负整数d,其中,取值d=0代表该元素由b*b的全零子矩阵替代,取值d>0代表该元素由每行每列有d个非零元素的b*b的循环子矩阵替代,并且d个非零元素的位置(称为偏移地址,取值范围为[0,b-1])由偏移地址表A进一步规范。结合模板矩阵T和偏移地址表A,可以得到QC-LDPC码的校验矩阵H。
采用Raptor-like结构、信息比特零填充技术、和信息比特删除技术,实际QC-LDPC信道编码包括如下参数:最大信息节点长度Kb_max,最大校验节点长度Mb_max,信息节点删除长度Vb,预编码对应的校验节点长度Mb_min,信息比特零填充对应的最小信息节点长度Kb_min,模板矩阵非零元素最大值D和扩展因子b,其中Kb_min、Mb_min、Kb_max、Mb_max、D和b为正整数,Vb为非负整数,Vb=0表示不进行信息节点删除的特例。一个模板矩阵结合不同扩展因子b可以构造多个校验矩阵,这些校验矩阵码率相同但码长可大范围变化。因此,结合上述多码率LDPC设计方法,可以构造码长大范围变化的多码率多码长QC-LDPC码。
然而,进一步地,在实际系统中,还存在有如下技术问题需要解决:
1)对移动通信系统,信道编码需要兼顾控制信道和数据信道的需求。控制信道通常要求短码,数据信道通常要求长码。在扩展因子b相同的条件下,QC-LDPC短码需要信息节点长度Kb较小的模板矩阵,降低编解码复杂度;而QC-LDPC长码需要信息节点长度Kb较大的模板矩阵,降低信噪比门限。因此,如何兼顾长码和短码对模板矩阵的不同需求,是待解决的技术问题之四。
2)具有Raptor-like结构的QC-LDPC码,受到模板矩阵大小和预编码的校验节点长度Mb_min的限制,通常预编码对应的模板矩阵较小,导致预编码对应码率容易出现Trapping Set或Stopping Set,导致出现不可检测错误(即译码结果满足LDPC校验方程,但译码结果错误)。因此,如何设计校验节点长度Mb_min较小的预编码,降低不可检测错误的出现概率,是待解决的技术问题之五。
3)采用Raptor-like结构、信息比特零填充技术、和信息比特删除技术的QC-LDPC码,一个模板矩阵即可支持大范围的信息比特长度变化和校验比特长度变化。因此,如何保证单个模板矩阵支持信息比特和校验比特长度大范围变化的QC-LDPC码的信噪比门限性能,是待解决的技术问题之六。
发明内容
本发明旨在至少解决上述技术问题之一。
为此,本发明的目的在于提出一种多码率多码长QC-LDPC码的构造和编码方法,该方法能够构造性能逼近理论界的多码率多码长QC-LDPC码,简化了基于LDPC码的编码调制系统的设计和实现。
为了实现上述目的,本发明的实施例公开了一种多码率多码长QC-LDPC码的构造和编码方法,包括以下步骤:S1:确定多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的参数,其中,所述模板矩阵TMb_max,Kb_max的信息节点删除长度为Vb,非零元素最大值为D,最小校验节点长度为Mb_min,最大校验节点长度为Mb_max,最小信息节点长度为Kb_min,最大信息节点长度为Kb_max,且Kb_min<Kb_max,Mb_min<Mb_max;S2:构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,以对应Raptor-like结构QC-LDPC码的预编码模板矩阵,并采用密度演进分析工具,得到JMb_min,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果;S3:对于Mb=Mb_min至Mb_max-1,在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,并采用密度演进分析工具,得到JMb+1,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果,以得到所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max;S4:根据所述模板矩阵TMb_max,Kb_max构造一组校验矩阵{Hb*Mb_max,b*Kb_max},并根据所述校验矩阵{Hb*Mb_max,b*Kb_max}完成对多码率多码长QC-LDPC码的构造,其中,{b}为一组扩展因子。
另外,根据本发明上述实施例的一种多码率多码长QC-LDPC码的构造和编码方法还可以具有如下附加的技术特征:
在一些示例中,还包括:S5:LDPC编码系统接收信息比特长度K、编码比特长度N和输入信息比特;S6:根据所述信息比特长度K,从所述步骤S3的模板矩阵构造结果中选取一个目标模板矩阵,并从所述步骤S4中的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和截取校验矩阵的大小对输入信息比特进行零填充,得到长度为b0*Kb0的填充信息比特;S7:根据所述截取校验矩阵对所述长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特;S8:根据输入信息比特长度K,去除所述编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M=N-K+b0*Vb,去除编码比特最后的(b0*Mb0-M)个校验比特,以及根据所述信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
在一些示例中,在所述S2中,所述构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,进一步包括:S2.1:构造N个Mb_min行、(Kb_min+Mb_min)列的模板矩阵TMb_min,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,并从N个构造结果中优选并保留JMb_min,Kb_min个构造结果,其中,TMb_min,Kb_min对应Raptor-like结构QC-LDPC码的预编码模板矩阵的起始部分;S2.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb_min,Kb的JMb_min,Kb个构造结果的基础上,对第j个构造结果(1<=j<=JMb_min,Kb),通过增加第Kb+1列的第1至Mb_min个节点,构造Nj个模板矩阵TMb_min,Kb+1,以得到(J=JMb_min,Kb)个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb_min,Kb+1个构造结果,最后得到JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,其中,TMb_min,Kb_max对应Raptor-like结构QC-LDPC码的预编码模板矩阵。
在一些示例中,在所述S3中,所述在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,进一步包括:S3.1:在模板矩阵TMb,Kb_max的一个构造结果的基础上,通过对截短模板矩阵TMb,Kb_min增加(Kb_min+Mb_min)个节点,得到第(Mb+1)行的第1至Kb_min列以及第(Kb_max+1)至(Kb_max+Mb_min)列,并结合Raptor-like结构,构造N个模板矩阵TMb+1,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb_min个构造结果TMb+1,Kb_min;S3.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb,Kb_max的一个构造结果和模板矩阵TMb+1,Kb的JMb+1,Kb个构造结果的基础上,对第j个构造结果{TMb,Kb_max,TMb+1,Kb}通过增加1个节点,构造Nj个模板矩阵TMb+1,Kb+1,以得到(J=JMb+1,Kb)个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb+1个构造结果,最后得到JMb+1,Kb_max个模板矩阵TMb+1,Kb_max。
在一些示例中,在所述S4中,根据一个所述模板矩阵TMb_max,Kb_max和一组扩展因子{b=b1*2^j(j=0,1,...,j1)}对应的偏移地址表{A},得到一组所述校验矩阵{Hb*Mb_max,b*Kb_max}。
在一些示例中,所述S6,进一步包括:S6.1:根据所述信息比特长度K,选取一个Mb_max行、(Kb_max+Mb_max)列的模板矩阵TMb_max,Kb_max作为目标模板矩阵;S6.2:根据信息比特长度K,从目标模板矩阵TMb_max,Kb_max对应的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb_max,b0*Kb_max,使得Kb_min*b0<=K<=Kb_max*b0;S6.3:根据信息比特长度K对编码校验矩阵Hb0*Mb_max,b0*Kb_max进行缩短得到缩短校验矩阵Hb0*Mb_max,b0*Kb0,其中b0*Kb_min<=K<=b0*Kb0;S6.4:计算校验比特长度M=N-K+b0*Vb,根据所述校验比特长度M,对所述缩短校验矩阵Hb0*Mb_max,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0,且M大于或等于b0*Mb_min;S6.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
在一些示例中,所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有嵌套结构,其第1至Mb行的第1至Kb列以及第Kb_max+1至Kb_max+Mb列,构成一个截取模板矩阵TMb,Kb,对应信息节点长度Kb和校验节点长度Mb的QC-LDPC码,其中Kb_min<=Kb<=Kb_max,Mb_min<=Mb<=Mb_max,Kb_max、Mb_max、Kb_min、Kb、Mb_min和Mb均为不小于2的正整数。
在一些示例中,所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有Raptor-like结构,其第(Mb_min+1)至Mb_max行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成单位矩阵,模板矩阵的1至Mb_min行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成全零矩阵。
在一些示例中,所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第1至Mb_min行的第1至(Kb_max+Mb_min)列,构成预编码的多码率多码长模板矩阵,其中,列重为1的列数不大于1,列重为2的列数不大于1,且列重为2的列有且仅有2个非零元素。
在一些示例中,所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第Mb_mid至第Mb_max行的非零元素最大值为1,其中Mb_min<Mb_mid<Mb_max。
根据本发明实施例的一种多码率多码长QC-LDPC码的构造和编码方法,能够构造性能逼近理论界的多码率多码长QC-LDPC码,从而满足信息比特和校验比特长度逐比特变化的多码率多码长需求,简化了基于LDPC码的编码调制系统的设计和实现,
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是现有技术中具有Raptor-like结构的LDPC码校验矩阵示意图;
图2是现有技术中信息比特零填充和校验比特删除相结合的LDPC编码示意图;
图3是现有技术中信息比特删除的LDPC编码示意图;
图4是根据本发明一个实施例的多码率多码长QC-LDPC码的构造和编码方法的流程图;
图5是本发明另一个实施例的多码率多码长QC-LDPC码的构造和编码方法的流程图;
图6是根据本发明一个实施例的多码率多码长QC-LDPC码模板矩阵及其嵌套结构示意图;
图7是根据本发明一个具体实施例的两个预编码模板矩阵示意图;
图8是根据本发明一个实施例的多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的结构示意图;
图9是根据本发明一个具体实施例的模板矩阵TMb_max,Kb_max的示意图;以及
图10是根据本发明另一个具体实施例的模板矩阵TMb_max,Kb_max的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
以下结合附图描述根据本发明实施例的一种多码率多码长QC-LDPC码的构造和编码方法。
该多码率多码长QC-LDPC码的构造和编码方法是在Mb1行、(Kb1+Mb1)列模板矩阵的J1个构造结果的基础上,对第j个构造结果(1<=j<=J1),通过增加dKb个信息节点和dMb个校验节点,构造Nj个Mb2行(Kb2+Mb2)列的模板矩阵,总共得到个构造结果,其中Mb2=Mb1+dMb,Kb2=Kb1+dKb;采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留J2个构造结果,其中J1>=1,J2>=1,dKb>=0,dMb>=0,dKb+dMb>0。
具体地,图4是根据本发明一个实施例的一种多码率多码长QC-LDPC码的构造和编码方法的流程图。如图4所示,该方法包括以下步骤:
步骤S1:确定多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的参数,其中,模板矩阵TMb_max,Kb_max的参数至少包括:信息节点删除长度为Vb,非零元素最大值为D,最小校验节点长度为Mb_min,最大校验节点长度为Mb_max,最小信息节点长度为Kb_min,最大信息节点长度为Kb_max,且Kb_min<Kb_max,Mb_min<Mb_max。
在本发明的一个实施例中,结合图6所示,展示了一种信息节点和校验节点可以截取或扩展的多码率多码长QC-LDPC码模板矩阵示意图,其中扩展是截取的逆运算。其中,如图6所示,多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max为Mb_max行、(Kb_max+Mb_max)列,其对应最大信息节点长度Kb_max和最大校验节点长度Mb_max的QC-LDPC码,其中Kb_max和Mb_max为不小于2的正整数。
在本发明的一个实施例中,结合图6所示,多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有嵌套结构,其第1至Mb行的第1至Kb列以及第Kb_max+1至Kb_max+Mb列,构成一个截取模板矩阵TMb,Kb,对应信息节点长度Kb和校验节点长度Mb的QC-LDPC码,其中Kb_min<=Kb<=Kb_max,Mb_min<=Mb<=Mb_max,Kb_max、Mb_max、Kb_min、Kb、Mb_min和Mb均为不小于2的正整数。
在本发明的一个实施例中,结合图6所示,多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有Raptor-like结构,其第(Mb_min+1)至Mb_max行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成单位矩阵,模板矩阵的1至Mb_min行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成全零矩阵。
在本发明的一个实施例中,结合图6所示,多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第1至Mb_min行的第1至(Kb_max+Mb_min)列,构成预编码的多码率多码长模板矩阵,其中,列重为1的列数不大于1,列重为2的列数不大于1,且列重为2的列有且仅有2个非零元素。基于此,采用该多码率多码长QC-LDPC模板矩阵,对应的预编码的模板矩阵有助于提高多码率多码长预编码的信噪比门限性能,同时显著降低预编码的不可检测错误概率。
在本发明的一个实施例中,结合图6所示,多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第Mb_mid至第Mb_max行的非零元素最大值为1,其中Mb_min<Mb_mid<Mb_max。基于此,采用该多码率多码长QC-LDPC模板矩阵,有助于降低多码率多码长QC-LDPC码的解码器复杂度,同时兼顾信噪比门限性能。
基于此,采用本发明以上描述的多码率多码长QC-LDPC模板矩阵可以同时满足控制信道的短码需求和数据信道的长码需求。例如,依据Kb_max=6*Kb_min的模板矩阵,需要获得Mb行(Kb+Mb)列的短码模板矩阵,可以选择Kb_min<=Kb<=2*Kb_min,则通过截取得到的短码的模板矩阵较小,具有降低编解码复杂度的特点;如果需要获得Mb行(Kb+Mb)列的长码模板矩阵,可以选择3*Kb_min<=Kb<=6*Kb_min,则通过截取得到的长码的模板矩阵较大,具有信噪比门限较优的特点。
进一步地,采用以上描述的多码率多码长QC-LDPC模板矩阵,结合信息节点删除技术,有助于提高模板矩阵构造的灵活性,提升信噪比门限性能。图7是根据本发明一个具体实施例的两个预编码模板矩阵示意图,其中图7(a)所示的预编码矩阵参数为Kb_min=3,Kb_max=24,Mb_min=3,Vb=2,图7(b)所示的预编码矩阵参数为Kb_min=3,Kb_max=24,Mb_min=2,Vb=1。
进一步地,采用以上描述的多码率多码长QC-LDPC模板矩阵,如果选择Kb_max>=2*Kb_min,则一个模板矩阵和一组扩展因子即可得到信息比特和校验比特逐比特变化的多码率多码长QC-LDPC码,例如,一组扩展因子具体为{b1*2^j(j=1,2,…,j1)},b1为大于1的正整数,j1为扩展因子数目。
步骤S2:构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,以对应Raptor-like结构QC-LDPC码的预编码模板矩阵,并采用密度演进分析工具,得到JMb_min,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果。
结合图8所示,在步骤S2中,构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,进一步包括:
步骤S2.1:构造N个Mb_min行、(Kb_min+Mb_min)列的模板矩阵TMb_min,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,并从N个构造结果中优选并保留JMb_min,Kb_min个构造结果,其中,TMb_min,Kb_min对应Raptor-like结构QC-LDPC码的预编码模板矩阵的起始部分。
步骤S2.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb_min,Kb的JMb_min,Kb个构造结果的基础上,对第j个构造结果(1<=j<=JMb_min,Kb),通过增加第Kb+1列的第1至Mb_min个节点,构造Nj个模板矩阵TMb_min,Kb+1,以得到(J=JMb_min,Kb)个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb_min,Kb+1个构造结果,最后得到JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,其中,TMb_min,Kb_max对应Raptor-like结构QC-LDPC码的预编码模板矩阵。
步骤S3:对于Mb=Mb_min至Mb_max-1,在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,并采用密度演进分析工具,得到JMb+1,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果,以得到多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max。
结合图8所示,在步骤S3中,在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,进一步包括:
步骤S3.1:在模板矩阵TMb,Kb_max的一个构造结果的基础上,通过对截短模板矩阵TMb,Kb_min增加(Kb_min+Mb_min)个节点,得到第(Mb+1)行的第1至Kb_min列以及第(Kb_max+1)至(Kb_max+Mb_min)列,并结合Raptor-like结构,构造N个模板矩阵TMb+1,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb_min个构造结果TMb+1,Kb_min。
步骤S3.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb,Kb_max的一个构造结果和模板矩阵TMb+1,Kb的JMb+1,Kb个构造结果的基础上,对第j个构造结果{TMb,Kb_max,TMb+1,Kb}通过增加1个节点,即第Mb+1行、第Kb+1列,构造Nj个模板矩阵TMb+1,Kb+1,总共得到(J=JMb+1,Kb)个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb+1个构造结果,最后得到JMb+1,Kb_max个模板矩阵TMb+1,Kb_max。
在一个具体实施例中,例如,设置Kb_min=3,Mb_min=3,Kb_max=24,Mb_max=49,D=2,Vb=1,则模板矩阵TMb_max,Kb_max具体构造结果例如图9所示。图9中仅给出第1至(Kb_max+Mb_min)列节点元素值,第(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列节点元素值由Raptor-like结构特征得到。则最终设计的一个QC-LDPC模板矩阵可以支持信息节点长度Kb和校验节点比特Mb的信道编码需求,其中,Kb_min<=Kb<=Kb_max,Mb_min<=Mb<=Mb_max。从图9可以看出,模板矩阵第Mb_mid至第Mb_max行的非零元素最大值为1,其中Mb_mid=4。
在另一个具体实施例中,例如,设置Kb_min=3,Mb_min=3,Kb_max=24,Mb_max=50,D=2,Vb=2,则模板矩阵TMb_max,Kb_max具体构造结果例如图10所示。图10中仅给出第1至(Kb_max+Mb_min)列节点元素值,第(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列节点元素值由Raptor-like结构特征得到。则最终设计的一个QC-LDPC模板矩阵可以支持信息节点长度Kb和校验节点比特Mb的信道编码需求,其中,Kb_min<=Kb<=Kb_max,Mb_min<=Mb<=Mb_max。从图10中可以看出,模板矩阵第Mb_mid至第Mb_max行的非零元素最大值为1,其中Mb_mid=5。
步骤S4:根据多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max构造一组校验矩阵{Hb*Mb_max,b*Kb_max},并根据校验矩阵{Hb*Mb_max,b*Kb_max}完成对多码率多码长QC-LDPC码的构造,其中,{b}为一组扩展因子。
具体地说,结合一个扩展因子b,通过传统方法构造一个偏移地址表{A},可以从一个模板矩阵得到一个校验矩阵,从而完成一个QC-LDPC码的构造。
另一方面,一个QC-LDPC码的模板矩阵TMb_max,Kb_max的一组扩展因子{b=b1*2^j(j=0,1,...,j1)},可以共享一个偏移地址表{A}。具体地,给定扩展因子b,假设偏移地址表{A}某个元素的取值为a,则实际偏移地址为mod(a,b)。基于此,在步骤S4中,根据QC-LDPC码定义,也可以根据一个模板矩阵TMb_max,Kb_max和一组扩展因子{b=b1*2^j(j=0,1,...,j1)}对应的偏移地址表{A},得到一组校验矩阵{Hb*Mb_max,b*Kb_max}。
进一步地,结合图5所示,本发明实施例的多码率多码长QC-LDPC码的构造和编码方法还包括对多码率多码长QC-LDPC码的编码调制过程,具体包括以下步骤:
步骤S5:LDPC编码系统接收信息比特长度K、编码比特长度N和输入信息比特。
步骤S6:根据信息比特长度K,从上述步骤S3的模板矩阵构造结果中选取一个目标模板矩阵,并从上述步骤S4中的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和截取校验矩阵的大小对输入信息比特进行零填充,得到长度为b0*Kb0的填充信息比特。
具体地,步骤S6,进一步包括:
S6.1:根据信息比特长度K,选取一个Mb_max行、(Kb_max+Mb_max)列的模板矩阵TMb_max,Kb_max作为目标模板矩阵。
S6.2:根据信息比特长度K,从目标模板矩阵TMb_max,Kb_max对应的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb_max,b0*Kb_max,使得Kb_min*b0<=K<=Kb_max*b0。需要说明的是,取决于LDPC码参数,b0可能有多个选择,具体可根据需要优选。
S6.3:根据信息比特长度K对编码校验矩阵Hb0*Mb_max,b0*Kb_max进行缩短得到缩短校验矩阵Hb0*Mb_max,b0*Kb0,其中b0*Kb_min<=K<=b0*Kb0。通常情况下,Kb0选的尽可能大。
S6.4:计算校验比特长度M=N-K+b0*Vb,根据校验比特长度M,对缩短校验矩阵Hb0*Mb_max,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0。通常情况下,Mb0选的尽可能小。需要说明的是,M最小可为零。在本发明的优选实施例中,要求校验比特长度M大于或等于b0*Mb_min(即校验比特长度M不小于b0*Mb_min),以保证LDPC码的信噪比门限性能。
S6.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
步骤S7:根据截取校验矩阵Hb0*Mb0,b0*Kb0对长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特。
步骤S8:根据输入信息比特长度K,去除编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M=N-K+b0*Vb,去除编码比特最后的(b0*Mb0-M)个校验比特,以及根据信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
为了便于更好地理解本发明,在本发明的一个实施例中,对上述涉及的参数符号含义说明如下:Mb_min:模板矩阵TMb_max,Kb_max支持的最小校验节点长度(对应高码率),典型值Mb_min=2或3;Mb_max:模板矩阵TMb_max,Kb_max支持的最大校验节点长度(对应低码率);Kb_min:模板矩阵TMb_max,Kb_max支持的最小信息节点长度;Kb_max:模板矩阵TMb_max,Kb_max支持的最大信息节点长度;Vb:模板矩阵TMb_max,Kb_max的信息节点删除长度;{b1*2^j(j=0,1,…,j1)}:模板矩阵TMb_max,Kb_max对应的一组扩展因子集合;Mb0:用于实际编码的模板矩阵校验节点长度;Kb0:用于实际编码的模板矩阵信息节点长度;b0:用于实际编码的模板矩阵扩展因子参数;D:循环移位子矩阵的每行或每列最多非零元素个数,典型值D=1或D=2。
综上,根据本发明实施例的一种多码率多码长QC-LDPC码的构造和编码方法,能够构造性能逼近理论界的多码率多码长QC-LDPC码,从而满足信息比特和校验比特长度逐比特变化的多码率多码长需求,简化了基于LDPC码的编码调制系统的设计和实现。换言之,该方法可以构造信息比特和校验比特长度逐比特变化的多码率多码长QC-LDPC码,用一个模板矩阵和一组扩展因子对应的校验矩阵进行编码,同时保证多码率多码长QC-LDPC码的信噪比门限性能,简化了基于QC-LDPC码的编码调制系统的设计和实现。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同限定。
Claims (10)
1.一种多码率多码长QC-LDPC码的构造和编码方法,其特征在于,包括以下步骤:
S1:确定多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的参数,其中,所述模板矩阵TMb_max,Kb_max的信息节点删除长度为Vb,非零元素最大值为D,最小校验节点长度为Mb_min,最大校验节点长度为Mb_max,最小信息节点长度为Kb_min,最大信息节点长度为Kb_max,且Kb_min<Kb_max,Mb_min<Mb_max;
S2:构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,以对应Raptor-like结构QC-LDPC码的预编码模板矩阵,并采用密度演进分析工具,得到JMb_min,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果;
S3:对于Mb=Mb_min至Mb_max-1,在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,并采用密度演进分析工具,得到JMb+1,Kb_max个构造结果在典型信道下的信噪比门限,优选并保留一个构造结果,以得到所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max;
S4:根据所述模板矩阵TMb_max,Kb_max构造一组校验矩阵{Hb*Mb_max,b*Kb_max},并根据所述校验矩阵{Hb*Mb_max,b*Kb_max}完成对多码率多码长QC-LDPC码的构造,其中,{b}为一组扩展因子。
2.根据权利要求1所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,还包括:
S5:LDPC编码系统接收信息比特长度K、编码比特长度N和输入信息比特;
S6:根据所述信息比特长度K,从所述步骤S3的模板矩阵构造结果中选取一个目标模板矩阵,并从所述步骤S4中的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和截取校验矩阵的大小对输入信息比特进行零填充,得到长度为b0*Kb0的填充信息比特;
S7:根据所述截取校验矩阵对所述长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特;
S8:根据输入信息比特长度K,去除所述编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M=N-K+b0*Vb,去除编码比特最后的(b0*Mb0-M)个校验比特,以及根据所述信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
3.根据权利要求1所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,在所述S2中,所述构造JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,进一步包括:
S2.1:构造N个Mb_min行、(Kb_min+Mb_min)列的模板矩阵TMb_min,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,并从N个构造结果中优选并保留JMb_min,Kb_min个构造结果,其中,TMb_min,Kb_min对应Raptor-like结构QC-LDPC码的预编码模板矩阵的起始部分;
S2.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb_min,Kb的JMb_min,Kb个构造结果的基础上,对第j个构造结果(1<=j<=JMb_min,Kb),通过增加第Kb+1列的第1至Mb_min个节点,构造Nj个模板矩阵TMb_min,Kb+1,以得到个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb_min,Kb+1个构造结果,最后得到JMb_min,Kb_max个模板矩阵TMb_min,Kb_max,其中,TMb_min,Kb_max对应Raptor-like结构QC-LDPC码的预编码模板矩阵。
4.根据权利要求1所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,在所述S3中,所述在模板矩阵TMb,Kb_max的一个构造结果的基础上,构造JMb+1,Kb_max个模板矩阵TMb+1,Kb_max,进一步包括:
S3.1:在模板矩阵TMb,Kb_max的一个构造结果的基础上,通过对截短模板矩阵TMb,Kb_min增加(Kb_min+Mb_min)个节点,得到第(Mb+1)行的第1至Kb_min列以及第(Kb_max+1)至(Kb_max+Mb_min)列,并结合Raptor-like结构,构造N个模板矩阵TMb+1,Kb_min构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb_min个构造结果TMb+1,Kb_min;
S3.2:对于Kb=Kb_min至Kb_max-1,在模板矩阵TMb,Kb_max的一个构造结果和模板矩阵TMb+1,Kb的JMb+1,Kb个构造结果的基础上,对第j个构造结果{TMb,Kb_max,TMb+1,Kb}通过增加1个节点,构造Nj个模板矩阵TMb+1,Kb+1,以得到个构造结果,并采用密度演进分析工具,得到模板矩阵构造结果在典型信道下的信噪比门限,从N个构造结果中优选并保留JMb+1,Kb+1个构造结果,最后得到JMb+1,Kb_max个模板矩阵TMb+1,Kb_max。
5.根据权利要求1所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,在所述S4中,根据一个所述模板矩阵TMb_max,Kb_max和一组扩展因子{b=b1*2^j(j=0,1,...,j1)}对应的偏移地址表{A},得到一组所述校验矩阵{Hb*Mb_max,b*Kb_max}。
6.根据权利要求2所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,所述S6,进一步包括:
S6.1:根据所述信息比特长度K,选取一个Mb_max行、(Kb_max+Mb_max)列的模板矩阵TMb_max,Kb_max作为目标模板矩阵;
S6.2:根据信息比特长度K,从目标模板矩阵TMb_max,Kb_max对应的一组校验矩阵{Hb*Mb_max,b*Kb_max}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb_max,b0*Kb_max,使得Kb_min*b0<=K<=Kb_max*b0;
S6.3:根据信息比特长度K对编码校验矩阵Hb0*Mb_max,b0*Kb_max进行缩短得到缩短校验矩阵Hb0*Mb_max,b0*Kb0,其中b0*Kb_min<=K<=b0*Kb0;
S6.4:计算校验比特长度M=N-K+b0*Vb,根据所述校验比特长度M,对所述缩短校验矩阵Hb0*Mb_max,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0,且M大于或等于b0*Mb_min;
S6.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
7.根据权利要求1-6任一项所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,
所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有嵌套结构,其第1至Mb行的第1至Kb列以及第Kb_max+1至Kb_max+Mb列,构成一个截取模板矩阵TMb,Kb,对应信息节点长度Kb和校验节点长度Mb的QC-LDPC码,其中Kb_min<=Kb<=Kb_max,Mb_min<=Mb<=Mb_max,Kb_max、Mb_max、Kb_min、Kb、Mb_min和Mb均为不小于2的正整数。
8.根据权利要求1-6任一项所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,
所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max具有Raptor-like结构,其第(Mb_min+1)至Mb_max行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成单位矩阵,模板矩阵的1至Mb_min行的(Kb_max+Mb_min+1)至(Kb_max+Mb_max)列构成全零矩阵。
9.根据权利要求1-6任一项所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,
所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第1至Mb_min行的第1至(Kb_max+Mb_min)列,构成预编码的多码率多码长模板矩阵,其中,列重为1的列数不大于1,列重为2的列数不大于1,且列重为2的列有且仅有2个非零元素。
10.根据权利要求1-6任一项所述的多码率多码长QC-LDPC码的构造和编码方法,其特征在于,
所述多码率多码长QC-LDPC码模板矩阵TMb_max,Kb_max的第Mb_mid至第Mb_max行的非零元素最大值为1,其中Mb_min<Mb_mid<Mb_max。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710072169.1A CN108400836B (zh) | 2017-02-08 | 2017-02-08 | 一种多码率多码长qc-ldpc码的构造和编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710072169.1A CN108400836B (zh) | 2017-02-08 | 2017-02-08 | 一种多码率多码长qc-ldpc码的构造和编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108400836A true CN108400836A (zh) | 2018-08-14 |
CN108400836B CN108400836B (zh) | 2020-03-27 |
Family
ID=63094457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710072169.1A Active CN108400836B (zh) | 2017-02-08 | 2017-02-08 | 一种多码率多码长qc-ldpc码的构造和编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108400836B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021104480A1 (zh) * | 2019-11-28 | 2021-06-03 | 华为技术有限公司 | 编译码方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075196A (zh) * | 2010-12-10 | 2011-05-25 | 清华大学 | 多码率多码长qc-ldpc码构建方法及编码调制系统 |
CN102904686A (zh) * | 2012-10-10 | 2013-01-30 | 清华大学 | 用于编码调制的qc-ldpc码的构造方法及编码调制方法 |
CN104579576A (zh) * | 2015-01-27 | 2015-04-29 | 清华大学 | 编码调制方法及系统 |
-
2017
- 2017-02-08 CN CN201710072169.1A patent/CN108400836B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075196A (zh) * | 2010-12-10 | 2011-05-25 | 清华大学 | 多码率多码长qc-ldpc码构建方法及编码调制系统 |
CN102904686A (zh) * | 2012-10-10 | 2013-01-30 | 清华大学 | 用于编码调制的qc-ldpc码的构造方法及编码调制方法 |
CN104579576A (zh) * | 2015-01-27 | 2015-04-29 | 清华大学 | 编码调制方法及系统 |
Non-Patent Citations (2)
Title |
---|
LIWEN FAN ET AL.: "Multiple-rate Multiple-length QC-LDPC Codes Design with Near Shannon Limit Performance", 《IEEE INTERNATIONAL SYMPOSIUM ON BROADBAND MULTIMEDIA SYSTEMS AND BROADCASTING (BMSB) 2013》 * |
YANG SUN ET AL.: "VLSI Decoder Architecture for High Throughput Variable Block-size and Multi-rate LDPC Codes", 《IEEE》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021104480A1 (zh) * | 2019-11-28 | 2021-06-03 | 华为技术有限公司 | 编译码方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108400836B (zh) | 2020-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104868925B (zh) | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 | |
KR101986778B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
CN110932735B (zh) | 发送设备及其交织方法 | |
KR102018342B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
KR100996029B1 (ko) | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 | |
US7530002B2 (en) | Sub-matrix-based implementation of LDPC (Low Density Parity Check) decoder | |
CN102075196B (zh) | 多码率多码长qc-ldpc码编码方法及编码调制系统 | |
US20150200747A1 (en) | Transmission method, reception method, transmitter, and receiver | |
CN102394660B (zh) | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 | |
CN104821831B (zh) | 一种适用于高码率qc-ldpc码的双循环构造方法 | |
CN105811997A (zh) | 用于在通信/广播系统中发送和接收数据的设备和方法 | |
CN104579576A (zh) | 编码调制方法及系统 | |
CN116827357A (zh) | 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 | |
CN108023673A (zh) | 一种多码率多码长ldpc码的构造及编码方法 | |
KR102303379B1 (ko) | 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치 | |
CN104779961B (zh) | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 | |
US8145971B2 (en) | Data processing systems and methods for processing digital data with low density parity check matrix | |
CN103795424A (zh) | 一种qc-ldpc码的校验矩阵的构造方法 | |
CN102457286A (zh) | 准循环ldpc码编码方法、装置及校验矩阵生成方法 | |
Xie et al. | Design of rate-compatible protograph-based LDPC codes with mixed circulants | |
WO2008039035A1 (en) | Method for encoding low density parity check codes using result of checking previously specified parity bits | |
CN108400836A (zh) | 一种多码率多码长qc-ldpc码的构造和编码方法 | |
CN105024703A (zh) | 基于准循环的中短码长ldpc及编解码器和编码方法 | |
CN106685432A (zh) | 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法 | |
CN108494411A (zh) | 一种多进制ldpc码校验矩阵的构造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |