CN108399111B - 数据采集纠错方法及装置 - Google Patents

数据采集纠错方法及装置 Download PDF

Info

Publication number
CN108399111B
CN108399111B CN201810177431.3A CN201810177431A CN108399111B CN 108399111 B CN108399111 B CN 108399111B CN 201810177431 A CN201810177431 A CN 201810177431A CN 108399111 B CN108399111 B CN 108399111B
Authority
CN
China
Prior art keywords
data
bit number
bit
specified
clock cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810177431.3A
Other languages
English (en)
Other versions
CN108399111A (zh
Inventor
范艳根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Cztek Co ltd
Original Assignee
Shenzhen Cz Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Cz Electronics Co ltd filed Critical Shenzhen Cz Electronics Co ltd
Priority to CN201810177431.3A priority Critical patent/CN108399111B/zh
Publication of CN108399111A publication Critical patent/CN108399111A/zh
Application granted granted Critical
Publication of CN108399111B publication Critical patent/CN108399111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种数据采集纠错方法及装置，所述方法包括：对持续传输的数据进行采集并存储，形成缓存数据；进行所述缓存数据与指定标识数据之间的比对；根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理。采用本发明能够解决现有技术中因外部因素干扰而导致数据采集错误的问题。

Description

数据采集纠错方法及装置
技术领域
本发明属于数据处理技术领域，尤其涉及一种数据采集纠错方法及装置。
背景技术
随着物联网产业的快速发展，将自然界模拟信号通过相应传感器进行信号采集并数字化的需求也随之不断增长。
然而，模拟信号通过相应传感器进行信号采集并数字化的过程中，不可避免地会出现数据采集错误的问题，例如，外部因素干扰而造成对采集数据误判或者时序错误。
为此，如何识别数据采集错误，并完成纠错处理，进而降低数据传输误码率，仍然是工程技术领域亟待解决的重要问题之一。
发明内容
基于此，本发明实施例的目的在于提供一种数据采集纠错方法及装置，旨在解决现有技术中因外部因素干扰而导致数据采集错误的问题。
本发明实施例所采用的技术方案如下：
一方面，一种数据采集纠错方法，包括：对持续传输的数据进行采集并存储，形成缓存数据；进行所述缓存数据与指定标识数据之间的比对；根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理。
优选地，所述对持续传输的数据进行采集并存储，形成缓存数据，包括：数据持续传输中，根据时钟信号持续产生的时钟周期连续采集指定比特位数的数据；将所述指定比特位数的数据存储至缓冲区；随着所述缓冲区中所述指定比特位数的数据连续存储，形成所述缓存数据。
优选地，所述进行所述缓存数据与指定标识数据之间的比对，包括：根据时钟信号中持续产生的时钟周期由用于存储所述缓存数据的缓冲区中顺序读取指定比特位数的数据；在数据标识信号由无效更新为有效时，比较所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值，所述指定标识数据所包含比特位数与所述指定比特位数为倍数关系；如果所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值均一致，则所述比对结果指示数据采集正确；否则，所述比对结果指示数据错位。
优选地，所述根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理，包括：如果所述比对结果指示的数据错位为数据相对于数据标识信号超前，则保持所述数据标识信号，并将根据时钟信号前一个时钟周期所读取数据中最低第一比特位数对应的数值与当前时钟周期所读取数据中最高第二比特位数对应的数值拼接，使得拼接后的数据与所述数据标识信号同步；其中，所述第一比特位数与第二比特位数之和等于所读取数据包含的比特位数，所述最低第一比特位数对应的数值是所述数据相对于有效的数据标识信号超前的数值。
优选地，所述根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理，包括：如果所述比对结果指示的数据错位为数据相对于数据标识信号滞后，则将所述数据标识信号延迟一个时钟周期，并将根据时钟信号当前时钟周期所读取数据中最低第三比特位数对应的数值与后一个时钟周期所读取数据中最高第四比特位数对应的数值拼接，使得拼接后的数据与延迟的数据标识信号同步；其中，所述第三比特位数与第四比特位数之和等于所读取数据包含的比特位数，最高所述第四比特位数对应数值是所述数据相对于有效的数据标识信号滞后的数值。
另一方面，一种数据采集纠错装置，包括：数据存储模块，用于对持续传输的数据进行采集并存储，形成缓存数据；数据比对模块，用于进行所述缓存数据与指定标识数据之间的比对；数据拼接模块，用于根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理。
优选地，所述数据存储模块包括：比特位数据采集单元，用于数据持续传输中，根据时钟信号持续产生的时钟周期连续采集指定比特位数的数据；比特位数据存储单元，用于将所述指定比特位数的数据存储至缓冲区；缓存数据存储单元，用于随着所述缓冲区中所述指定比特位数的数据连续存储，形成所述缓存数据。
优选地，所述数据比对模块包括：数据读取单元，用于根据时钟信号中持续产生的时钟周期由用于存储所述缓存数据的缓冲区中顺序读取指定比特位数的数据；比特位数值比较单元，用于在数据标识信号由无效更新为有效时，比较所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值，所述指定标识数据所包含比特位数与所述指定比特位数为倍数关系；其中，如果所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值均一致，则所述比对结果指示数据采集正确；否则，所述比对结果指示数据错位。
优选地，所述数据拼接模块包括：超前拼接单元，用于如果所述比对结果指示的数据错位为数据相对于数据标识信号超前，则保持所述数据标识信号，并将根据时钟信号前一个时钟周期所读取数据中最低第一比特位数对应的数值与当前时钟周期所读取数据中最高第二比特位数对应的数值拼接，使得拼接后的数据与所述数据标识信号同步；其中，所述第一比特位数与第二比特位数之和等于所读取数据包含的比特位数，所述最低第一比特位数对应的数值是所述数据相对于有效的数据标识信号超前的数值；滞后拼接单元，用于如果所述比对结果指示的数据错位为数据相对于数据标识信号滞后，则将所述数据标识信号延迟一个时钟周期，并将根据时钟信号当前时钟周期所读取数据中最低第三比特位数对应的数值与后一个时钟周期所读取数据中最高第四比特位数对应的数值拼接，使得拼接后的数据与延迟的数据标识信号同步；其中，所述第三比特位数与第四比特位数之和等于所读取数据包含的比特位数，所述最高第四比特位数对应的数值是所述数据相对于有效的数据标识信号滞后的数值。
另一方面，一种数据采集纠错装置，包括：处理器及存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现如上所述的数据采集纠错方法。
另一方面，一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的数据采集纠错方法。
由本发明上述实施例提供的技术方案可知，在数据持续传输过程中，对持续传输的数据进行采集并存储，形成缓存数据，并进行缓存数据与指定标识数据之间的比对，进而根据比对结果指示的数据错位对缓存数据进行拼接纠错处理，从而使得纠错后的数据采集正确，有效地解决了现有技术中因外部因素干扰而导致数据采集错误的问题，降低了数据传输误码率。
附图说明
图1为本发明实施例提供的数据采集纠错方法的流程图。
图2为图1实施例中步骤110在一实施例的流程图。
图3为本发明实施例提供的持续传输数据及时钟信号的波形示意图。
图4为图1实施例中步骤120在一实施例的流程图。
图5为本发明实施例提供的数据标识信号的波形示意图。
图6为图1实施例中步骤130在一实施例的流程图。
图7为本发明实施例提供的数据相对于有效的数据标识信号超前的波形示意图。
图8为本发明实施例提供的针对超前数据纠错后的波形示意图。
图9为本发明实施例提供的数据相对于有效的数据标识信号滞后的波形示意图。
图10为本发明实施例提供的针对滞后数据纠错后的波形示意图。
图11为本发明实施例提供的数据采集纠错装置的框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
请参阅图1，在一实施例中，一种数据采集纠错方法可以包括以下步骤：
步骤110，对持续传输的数据进行采集并存储，形成缓存数据。
步骤120，进行缓存数据与指定标识数据之间的比对。
步骤130，根据比对结果指示的数据错位对缓存数据进行拼接纠错处理。
通过上述过程，对比对结果指示数据错位的缓存数据进行拼接纠错处理，从而使得纠错后的数据采集正确，有效地解决了现有技术中因外部因素干扰而导致数据采集错误的问题，提高了数据传输误码率。
请参阅图2，在一实施例中，步骤110可以包括以下步骤：
步骤111，数据持续传输中，根据时钟信号持续产生的时钟周期连续采集指定比特位数的数据。
如图3所示，持续传输的数据为data，在时钟信号clk持续产生的时钟周期(例如clk0、clk1、clk2、……、clkn)中，进行指定比特位数(例如8bits)的数据(例如A0A1A2A3A4A5A6A7、B0B1B2B3B4B5B6B7等)采集。其中，A0/A1等表示1个比特位，即1bit。
当然，指定比特位数可以根据实际应用场景的实际需求灵活地调整，例如还可以是16bits、24bits、48bits等等，在此不进行限定。
步骤112，将指定比特位数的数据存储至缓冲区。
步骤113，随着缓冲区中指定比特位数的数据连续存储，形成缓存数据。
其中，缓冲区即为buffer。较优地，缓冲区的存储大小由指定标识数据所包含的比特位数决定，以便于对采集到的持续传输数据进行存储并与指定标识数据比对，从而实现数据纠错。
例如，指定标识信息所包含的比特位数为8bits，则缓冲区的存储大小不小于8bits。
在上述实施例的作用下，实现了对持续传输数据的采集与存储，使得后续进行持续传输数据的纠错得以实现。
请参阅图4，在一实施例中，步骤120可以包括以下步骤：
步骤121，根据时钟信号中持续产生的时钟周期由用于存储缓存数据的缓冲区中顺序读取指定比特位数的数据。
应当理解，缓冲区中指定比特位数的数据是在时钟信号持续产生的时钟周期中存储至缓冲区的，为此，在时钟信号中持续产生的时钟周期中，指定比特位数的数据便能够由缓冲区中顺序读取。
也就是说，对于缓冲区中指定比特位数的数据而言，存储与读取时采用的时钟信号一致。
步骤122，在数据标识信号由无效更新为有效时，比较指定比特位数的数据中各比特位数值与指定标识数据中各比特位数值。
首先，数据标识信号，用于指示数据的有效性。
如图5所示，数据标识信号flag为高电平有效，相应地，数据A0A1A2A3A4A5A6A7、D0D1D2D3D4D5D6D7被视为无效数据，而数据B0B1B2B3B4B5B6B7、C0C1C2C3C4C5C6C7则为有效数据。
当然，数据标识信号的有效性还可以通过低电平表示，或者由高脉冲/低脉冲来表示，这可以根据应用场景的实际需求而灵活地设定，本实施例并非对此加以限定。
其次，指定标识数据，用于指示数据的起始位置。也可以理解为，对于持续传输的数据而言，是以帧为单位进行传输的，一帧内被视为有效数据，两帧之间则为无效数据。故而，每一帧数据至少包含了表示起始位置的指定标识数据，也还可以包含有表示结束位置的数据，以便于在持续传输的数据中进行数据帧的区分。可以理解，对于持续传输的每一帧数据而言，指定标识数据是固定的。
进一步地，指定标识数据所包含比特位数与指定比特位数为倍数关系。例如，指定标识数据所包含比特位数可以等于指定比特位数，或者，指定标识数据所包含比特位数是指定比特位数的若干倍。
为此，本实施例中，缓存数据与指定标识数据之间的比对是通过顺序读取的指定比特位数的数据进行的。换句话说，由缓冲区顺序读取的每一个指定比特位数的数据都会分别与指定标识数据进行比较，即将指定比特位数的数据中各比特位数值与指定标识数据中各比特位数值逐一比较。
再如图5所示，当数据标识信号flag由低电平无效更新为高电平有效时，表示数据帧开始，因此，当前时钟周期clk1所读取到指定比特位数8bits的数据为B0B1B2B3B4B5B6B7，即表示数据的起始位置。
如果指定比特位数的数据中各比特位数值与指定标识数据中各比特位数值均一致，说明所采集的数据并未发生数据错位，则比对结果指示数据采集正确。
假设指定标识数据亦为B0B1B2B3B4B5B6B7，则图5中持续传输的数据与数据标识信号同步，即表明数据采集正确。
反之，如果指定比特位数的数据中各比特位数值与指定标识数据中各比特位数值不完全一致，则比对结果指示数据错位，进而跳转至步骤130，对错位的数据进行拼接纠错处理。
请参阅图6，在一实施例中，步骤130可以包括以下步骤：
步骤131，如果比对结果指示的数据错位为数据相对于数据标识信号超前，则保持数据标识信号，并将根据时钟信号前一个时钟周期所读取数据中最低第一比特位数对应的数值与当前时钟周期所读取数据中最高第二比特位数对应的数值拼接，使得拼接后的数据与数据标识信号同步。
其中，第一比特位数与第二比特位数之和等于所读取数据包含的比特位数，最低第一比特位数对应的数值是数据相对于数据标识信号超前的数值。
仍然以指定标识数据为B0B1B2B3B4B5B6B7进行举例说明，如图7所示，数据data相对于高电平有效的数据标识信号flag来说，在当前时钟周期clk1中，数据data的起始位置为B2B3B4B5B6B7C0C1，而数值B0B1则对应于前一个时钟周期clk0，此时，视为数据data相对于数据标识信号flag超前2个比特位数的数值B0B1。
基于此，拼接纠错处理是指，保持数据标识信号flag不变，将前一个时钟周期clk0所读取数据data中最低第一比特位数(最低2bits)对应的数值B0B1与当前时钟周期clk1所读取数据中最高第二比特位数(最高6bits)对应的数值B2B3B4B5B6B7拼接，得到纠正后的数据data’即为指定标识数据B0B1B2B3B4B5B6B7，与数据标识信号flag同步，如图8所示。
进一步地，回请参阅图6，在一实施例中，步骤130还可以包括以下步骤：
步骤132，如果比对结果指示的数据错位为数据相对于数据标识信号滞后，则将数据标识信号延迟一个时钟周期，并将根据时钟信号当前时钟周期所读取数据中最低第三比特位数对应的数值与后一个时钟周期所读取数据中最高第四比特位数对应的数值拼接，使得拼接后的数据与延迟的数据标识信号同步。
其中，第三比特位数与第四比特位数之和等于所读取数据包含的比特位数，最高第四比特位数对应数值是数据相对于数据标识信号滞后的数值。
仍然以指定标识数据为B0B1B2B3B4B5B6B7进行举例说明，如图9所示，数据data相对于高电平有效的数据标识信号flag来说，在当前时钟周期clk1中，数据data的起始位置为A5A6A7B0B1B2B3B4，而数值B5B6B7则对应于后一个时钟周期clk2，此时，视为数据data相对于数据标识信号flag滞后3个比特位数的数值B5B6B7。
基于此，拼接纠错处理是指，延迟数据标识信号flag一个时钟周期，即使得数据标识信号flag与后一个时钟周期clk2同步。
并将当前时钟周期clk1所读取数据data中最低第三比特位数(最低5bits)对应的数值B0B1B2B3B4与后一个时钟周期clk2所读取数据中最高第四比特位数(最高3bits)对应的数值B5B6B7拼接，得到纠正后的数据data”即为指定标识数据B0B1B2B3B4B5B6B7，与延迟的数据标识信号flag同步，如图10所示。
在上述实施例的配合下，无论数据采集错误发生在何时，或者发生在任何比特位，均实现了有效的数据采集纠错，进而充分地避免数据采集异常，从而充分地保障了数据采集的稳定性和可靠性。
请参阅图11，在一实施例中，一种数据采集纠错装置500包括但不限于：数据存储模块510、数据比对模块520和数据拼接模块530。
其中，数据存储模块510用于对持续传输的数据进行采集并存储，形成缓存数据。
数据比对模块520用于进行缓存数据与指定标识数据之间的比对。
数据拼接模块530用于根据比对结果指示的数据错位对缓存数据进行拼接纠错处理。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据采集纠错方法，其特征在于，包括：
根据时钟信号持续产生的时钟周期对持续传输的数据进行采集并存储，形成缓存数据；
进行所述缓存数据与指定标识数据之间的比对，得到比对结果，所述比对结果用于指示数据错位是否为数据超前；
如果所述比对结果指示所述数据错位为数据超前时，则将根据所述时钟信号前一个时钟周期读取到的前一个所述缓存数据中最低若干比特位数对应的数值、以及当前一个时钟周期读取到的后一个所述缓存数据中最高若干比特位数对应的数值进行拼接，或，如果所述比对结果指示所述数据错位为数据滞后时，则将根据所述时钟信号当前一个时钟周期读取到的前一个所述缓存数据中最低若干比特位数对应的数值、以及后一个时钟周期读取到的后一个所述缓存数据中最高若干比特位数对应的数值进行拼接，以完成所述缓存数据的纠错处理。
2.如权利要求1所述的方法，其特征在于，所述对持续传输的数据进行采集并存储，形成缓存数据，包括：
数据持续传输中，根据时钟信号持续产生的时钟周期连续采集指定比特位数的数据；
将所述指定比特位数的数据存储至缓冲区；
随着所述缓冲区中所述指定比特位数的数据连续存储，形成所述缓存数据。
3.如权利要求1所述的方法，其特征在于，所述进行所述缓存数据与指定标识数据之间的比对，包括：
根据时钟信号中持续产生的时钟周期由用于存储所述缓存数据的缓冲区中顺序读取指定比特位数的数据；
在数据标识信号由无效更新为有效时，比较所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值，所述指定标识数据所包含比特位数与所述指定比特位数为倍数关系；
如果所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值均一致，则所述比对结果指示数据采集正确；
否则，所述比对结果指示数据错位。
4.如权利要求1所述的方法，其特征在于，所述根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理，包括：
如果所述比对结果指示的数据错位为数据相对于数据标识信号超前，则保持所述数据标识信号，并将根据时钟信号前一个时钟周期所读取数据中最低第一比特位数对应的数值与当前时钟周期所读取数据中最高第二比特位数对应的数值拼接，使得拼接后的数据与所述数据标识信号同步；
其中，所述第一比特位数与第二比特位数之和等于所读取数据包含的比特位数，所述最低第一比特位数对应的数值是所述数据相对于数据标识信号超前的数值。
5.如权利要求1所述的方法，其特征在于，所述根据比对结果指示的数据错位对所述缓存数据进行拼接纠错处理，包括：
如果所述比对结果指示的数据错位为数据相对于数据标识信号滞后，则将所述数据标识信号延迟一个时钟周期，并将根据时钟信号当前时钟周期所读取数据中最低第三比特位数对应的数值与后一个时钟周期所读取数据中最高第四比特位数对应的数值拼接，使得拼接后的数据与延迟的数据标识信号同步；
其中，所述第三比特位数与第四比特位数之和等于所读取数据包含的比特位数，所述最高第四比特位数对应的数值是所述数据相对于数据标识信号滞后的数值。
6.一种数据采集纠错装置，其特征在于，包括：
数据存储模块，用于根据时钟信号持续产生的时钟周期对持续传输的数据进行采集并存储，形成缓存数据；
数据比对模块，用于进行所述缓存数据与指定标识数据之间的比对，得到比对结果，所述比对结果用于指示数据错位是否为数据超前；
数据拼接模块，用于如果所述比对结果指示所述数据错位为数据超前时，则将根据所述时钟信号前一个时钟周期读取到的前一个所述缓存数据中最低若干比特位数对应的数值、以及当前一个时钟周期读取到的后一个所述缓存数据中最高若干比特位数对应的数值进行拼接，或，如果所述比对结果指示所述数据错位为数据滞后时，则将根据所述时钟信号当前一个时钟周期读取到的前一个所述缓存数据中最低若干比特位数对应的数值、以及后一个时钟周期读取到的后一个所述缓存数据中最高若干比特位数对应的数值进行拼接，以完成所述缓存数据的纠错处理。
7.如权利要求6所述的装置，其特征在于，所述数据存储模块包括：
比特位数据采集单元，用于数据持续传输中，根据时钟信号持续产生的时钟周期连续采集指定比特位数的数据；
比特位数据存储单元，用于将所述指定比特位数的数据存储至缓冲区；
缓存数据存储单元，用于随着所述缓冲区中所述指定比特位数的数据连续存储，形成所述缓存数据。
8.如权利要求6所述的装置，其特征在于，所述数据比对模块包括：
数据读取单元，用于根据时钟信号中持续产生的时钟周期由用于存储所述缓存数据的缓冲区中顺序读取指定比特位数的数据；
比特位数值比较单元，用于在数据标识信号由无效更新为有效时，比较所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值，所述指定标识数据所包含比特位数与所述指定比特位数为倍数关系；
其中，如果所述指定比特位数的数据中各比特位数值与所述指定标识数据中各比特位数值均一致，则所述比对结果指示数据采集正确；否则，所述比对结果指示数据错位。
9.如权利要求6所述的装置，其特征在于，所述数据拼接模块包括：
超前拼接单元，用于如果所述比对结果指示的数据错位为数据相对于有效的数据标识信号超前，则保持所述数据标识信号，并将根据时钟信号前一个时钟周期所读取数据中第一比特位数对应的数值与当前时钟周期所读取数据中第二比特位数对应的数值拼接，使得拼接后的数据与所述数据标识信号同步；
其中，所述第一比特位数与第二比特位数之和等于所读取数据包含的比特位数，所述第一比特位数指示了所述数据相对于有效的数据标识信号超前的比特位数；
滞后拼接单元，用于如果所述比对结果指示的数据错位为数据相对于有效的数据标识信号滞后，则将所述数据标识信号延迟一个时钟周期，并将根据时钟信号当前时钟周期所读取数据中第三比特位数对应的数值与后一个时钟周期所读取数据中第四比特位数对应的数值拼接，使得拼接后的数据与延迟的数据标识信号同步；
其中，所述第三比特位数与第四比特位数之和等于所读取数据包含的比特位数，所述第四比特位数指示了所述数据相对于有效的数据标识信号滞后的比特位数。
10.一种数据采集纠错装置，其特征在于，包括：
处理器；及
存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现如权利要求1至5中任一项所述的数据采集纠错方法。
CN201810177431.3A 2018-03-01 2018-03-01 数据采集纠错方法及装置 Active CN108399111B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810177431.3A CN108399111B (zh) 2018-03-01 2018-03-01 数据采集纠错方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810177431.3A CN108399111B (zh) 2018-03-01 2018-03-01 数据采集纠错方法及装置

Publications (2)

Publication Number Publication Date
CN108399111A CN108399111A (zh) 2018-08-14
CN108399111B true CN108399111B (zh) 2022-04-26

Family

ID=63092148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810177431.3A Active CN108399111B (zh) 2018-03-01 2018-03-01 数据采集纠错方法及装置

Country Status (1)

Country Link
CN (1) CN108399111B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1889417A (zh) * 2005-06-30 2007-01-03 深圳职业技术学院 一种数字通信中的帧同步方法
CN101145863A (zh) * 2007-03-21 2008-03-19 中兴通讯股份有限公司 检测系统帧头偏移的装置和方法
CN104050104A (zh) * 2014-06-19 2014-09-17 电子科技大学 一种数据对齐方法
CN105049145A (zh) * 2015-06-15 2015-11-11 哈尔滨工业大学 帧头快速同步系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070019773A1 (en) * 2005-07-21 2007-01-25 Zhou Dacheng Henry Data clock recovery system and method employing phase shifting related to lag or lead time
US8467489B2 (en) * 2005-08-24 2013-06-18 Hewlett-Packard Development Company, L.P. Data clock recovery system and method employing delayed data clock phase shifting
CN104486060B (zh) * 2014-12-24 2017-07-21 中电科（宁波）海洋电子研究院有限公司 一种基于滑动积分的比特位同步方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1889417A (zh) * 2005-06-30 2007-01-03 深圳职业技术学院 一种数字通信中的帧同步方法
CN101145863A (zh) * 2007-03-21 2008-03-19 中兴通讯股份有限公司 检测系统帧头偏移的装置和方法
CN104050104A (zh) * 2014-06-19 2014-09-17 电子科技大学 一种数据对齐方法
CN105049145A (zh) * 2015-06-15 2015-11-11 哈尔滨工业大学 帧头快速同步系统及方法

Also Published As

Publication number Publication date
CN108399111A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
CN104881494B (zh) 与Redis服务器进行数据同步的方法、装置和系统
CN108874686B (zh) 内存参数调节方法、装置及设备
US20160124803A1 (en) Storage Device Data Access Method and Storage Device
KR102314768B1 (ko) 단일 라인 전송 방법, 칩 및 통신 시스템
US20050081129A1 (en) Bus device that concurrently synchronizes source synchronous data while performing error detection and correction
US20090153309A1 (en) Synchronization method between reader and tag
CN103531246B (zh) 快速以读代写的存储器纠错方法
US11239989B2 (en) In-vehicle communication device and time synchronization method thereof
CN108399111B (zh) 数据采集纠错方法及装置
CN101901589A (zh) 影像处理系统与内存装置的取样相位校正方法
CN114201276A (zh) 一种基于fifo中断管理的方法
JP2005354310A (ja) データ送信装置、データ受信装置、データ送信方法およびデータ受信方法
JPS60191524A (ja) テレテキスト信号のバイト中のエラ−修正方法および装置
JP4012907B2 (ja) 非同期伝送方法及びその回路
CN103064802A (zh) Ram存储装置
EP3125251A1 (en) Hamming code-based data access method and integrated random access memory
CN110096399B (zh) 一种硬件接口的调试方法
CN112765073A (zh) 一种数据采样方法、系统、存储介质以及计算机设备
CN116226018A (zh) 一种数据解码结构
CN104572317A (zh) 主板及利用主板的基板管理控制器获取时间信息的方法
JP4274469B2 (ja) データ取り込みクロック補正回路
US11513769B2 (en) Data acquisition system, input device, data acquisition apparatus, and data combining apparatus
EP1096369A2 (en) A counter readout control apparatus and control method therefor
JPH02184136A (ja) データブロック信号伝送方法及びその装置
JP5804930B2 (ja) シリアル通信方法、通信装置、およびシリアル通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 301, Shenzhen integrated circuit design and application Industrial Park, No. 1089, chaguang Road, Xili street, Nanshan District, Shenzhen, Guangdong 518000

Patentee after: Shenzhen Xinsheng Microelectronics Co.,Ltd.

Address before: 518000 301-303, longtangge, Nanshan Yungu Innovation Industrial Park, 1183 Liuxian Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Province

Patentee before: SHENZHEN CZ ELECTRONICS CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240329

Address after: 518000, Unit 301, Building B, Phase II, Science and Technology Building, No. 1057 Nanhai Avenue, Shekou, Yanshan Community, Nanshan District, Shenzhen City, Guangdong Province, China

Patentee after: SHENZHEN CZTEK CO.,LTD.

Country or region after: China

Address before: 301, Shenzhen integrated circuit design and application Industrial Park, No. 1089, chaguang Road, Xili street, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: Shenzhen Xinsheng Microelectronics Co.,Ltd.

Country or region before: China