CN108364950A - 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法 - Google Patents

外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法 Download PDF

Info

Publication number
CN108364950A
CN108364950A CN201810142345.9A CN201810142345A CN108364950A CN 108364950 A CN108364950 A CN 108364950A CN 201810142345 A CN201810142345 A CN 201810142345A CN 108364950 A CN108364950 A CN 108364950A
Authority
CN
China
Prior art keywords
gaas
piece
frequency changer
layer
changer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810142345.9A
Other languages
English (en)
Other versions
CN108364950B (zh
Inventor
曾建平
李倩
安宁
谭为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201810142345.9A priority Critical patent/CN108364950B/zh
Publication of CN108364950A publication Critical patent/CN108364950A/zh
Application granted granted Critical
Publication of CN108364950B publication Critical patent/CN108364950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法，旨在解决现有的工艺比较复杂的问题。一种外延结构，从下至上依次包括衬底、缓冲层半导体、选择性腐蚀层、薄膜支撑层、高阻隔离层、重掺杂n+GaAs层和低掺杂n‑GaAs层。正面制作GaAs基单管器件的方法：A1、片上肖特基器件的制作步骤；B1、对片上肖特基器件进行隔离；C1、衬底脱落。GaAs基片上集成变频电路的制作方法：A2、片上肖特基器件制作步骤。B2、去除重掺杂n+GaAs层和低掺杂n‑GaAs层。C2、集成无源器件。D2、对片上肖特基器件进行隔离。E2、通过空气桥工艺和电镀工艺制作梁式引线。F2、衬底脱落。本发明工艺简化，节约了成本。

Description

外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路 的方法
技术领域
本发明涉及太赫兹高频器件和集成电路制备领域，尤其涉及一种外延结构，及正面工艺制作GaAs基单管器件的方法，正面工艺制作GaAs基片上集成变频电路的方法。
背景技术
太赫兹(THz)波定义在0.1THz～10THz，介于微波和红外线之间，具有极其重要的学术价值和实用意义。目前制作太赫兹波段的GaAs基肖特基单管器件和片上集成变频电路需要对衬底进行减薄，且需要抛光工艺，尤其是对于超过600GHz应用的器件和电路，通常要求衬底厚度低于10微米，甚至更低；这对衬底减薄工艺提出了非常高的要求，难度极大。而目前已经开发的片上集成技术，如master工艺和membrance工艺，也都是通过背面衬底工艺完成对衬底的去除，实现单片集成电路。
发明内容
本发明提供了一种外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法，旨在解决现有GaAs基单管器件的制作方法和GaAs基片上集成变频电路的方法比较复杂的问题。
为了解决以上技术问题，本发明通过以下技术方案实现：
一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，从下至上依次包括衬底、缓冲层半导体、选择性腐蚀层、薄膜支撑层、高阻隔离层、重掺杂n+GaAs层和低掺杂n‐GaAs层。
进一步，衬底的材料为半绝缘GaAs。
进一步，缓冲层的材料为非掺杂的GaAs、非掺杂的InGaAs、非掺杂的AIAs、非掺杂的InAs、非掺杂的InAlAs、非掺杂的AlGaAs和非掺杂的InAlGaAs中的一种。
进一步，选择性腐蚀层的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。
进一步，薄膜支撑层的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。
进一步，高阻隔离层的材料为高阻GaAs、高阻InGaAs、高阻AIAs、高阻InAs、高阻InAlAs、高阻AlGaAs和高阻InAlGaAs中的一种。
进一步，其特征是：重掺杂n+GaAs层的掺杂浓度大于1×1018/cm3。
进一步，低掺杂n‐GaAs层的掺杂浓度在1×1016/cm3～1×1018/cm3范围内。
一种采用上述外延结构正面制作GaAs基单管器件的方法，依次包括以下步骤：
A1、片上肖特基器件的制作步骤；
B1、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中；
C1、用选择性酸液，从肖特基器件正面对肖特基器件器件覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得肖特基器件从衬底脱落。
一种采用上述外延结构正面制作GaAs基片上集成变频电路的方法，依次包括以下步骤：
A2、片上肖特基器件制作步骤。
B2、通过干法刻蚀和湿法腐蚀工艺去除重掺杂n+GaAs层和低掺杂n‐GaAs层，暴露高阻隔离层。
C2、在高阻隔离层制作片上集成变频电路的无源器件，并采用空气桥工艺完成无源器件和肖特基器件阴极和阳极的连接。
D2、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中。
E2、通过空气桥工艺和电镀工艺制作梁式引线；其中，梁式引线的一端分别连接电路输入、输出和偏置端口，梁式引线的另一端落在选择性腐蚀层上。
F2、采用选择性酸液从电路正面对片上集成变频电路覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得整个片上集成电路从衬底脱落。
与现有技术相比本发明的优点是：
利用本发明独特的外延层结构，可以实现通过正面工艺即可完成GaAs基单管器件和片上集成变频电路制作，通过选择性腐蚀工艺，精确地去掉牺牲层，保留通过外延结构设计设定的特定厚度薄膜支撑层。该薄膜支撑层的厚度、电阻率、组分等都可以通过外延结构设计得到精确地控制，如厚度，可以精确地控制到纳米精度，这将极大地提高器件建模中关于衬底损耗的建模精确性和可靠性。同时外延的薄膜支撑层，具有良好的晶体质量，表面粗糙度可以达到外延材料的1nm甚至1个原子层量级，远远超过抛光工艺得到的衬底质量。而且，因为选择性腐蚀牺牲层工艺在整个器件工艺和电路工艺完成以后的最后一步，因此在这之前的整个器件的流片工艺过程中，GaAs基材料都是包含上百微米厚度的衬底材料的。这对GaAs这种特别易碎、易裂的材料而言，无疑将大大提高加工可靠性和良品率。通过这种正面工艺方法实现的GaAs基单管器件和片上集成变频电路，不但去掉了衬底减薄、划片、裂片等多部复杂工艺，工艺得到极大简化，节约了成本。特别适用于太赫兹波段的GaAs基肖特基单管器件和片上集成变频电路的制作。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本发明中正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构的侧视结构示意图。
图2为本发明实施例三中，完成步骤E2后，GaAs基片上集成变频电路的侧视结构示意图。
图3为本发明实施例三中，完成步骤F2后，GaAs基片上集成变频电路的侧视结构示意图。
具体实施方式
在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例一：
参阅图1，一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，从下至上依次包括衬底11、缓冲层半导体12、选择性腐蚀层13、薄膜支撑层14、高阻隔离层15、重掺杂n+GaAs层16和低掺杂n‐GaAs层17。
衬底11的材料为半绝缘GaAs。衬底11的厚度在100μm-1000μm内。
缓冲层12的材料为非掺杂的GaAs、非掺杂的InGaAs、非掺杂的AIAs、非掺杂的InAs、非掺杂的InAlAs、非掺杂的AlGaAs和非掺杂的InAlGaAs中的一种。缓冲层12的厚度在100nm-3μm内
选择性腐蚀层13的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。选择性腐蚀层13的厚度100nm‐3μm内。
薄膜支撑层14的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。薄膜支撑层14的厚度在1μm‐6μm内。
高阻隔离层15的材料为高阻GaAs、高阻InGaAs、高阻AIAs、高阻InAs、高阻InAlAs、高阻AlGaAs和高阻InAlGaAs中的一种。高阻隔离层15的厚度10nm‐6μm内。
重掺杂n+GaAs层16的掺杂浓度大于1×1018/cm3。重掺杂n+GaAs层16的厚度在500nm‐5μm内。
低掺杂n‐GaAs层17的掺杂浓度在1×1016/cm3～1×1018/cm3范围内。低掺杂n-GaAs层17的厚度在50nm-1μm内。
实施例二：
一种采用实施例一所述外延结构正面制作GaAs基单管器件的方法，依次包括以下步骤：
A1、通过介质层蒸发、刻蚀、GaAs刻蚀、欧姆金属、肖特基金属、器件空气桥引出pad等工艺，完成片上肖特基器件的制作步骤。
B1、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中。
C1、用高腐蚀性的选择性酸液，从肖特基器件正面对肖特基器件器件覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得肖特基器件从衬底脱落。
实施例三：
一种采用实施例一所述外延结构正面制作GaAs基片上集成变频电路的方法，依次包括以下步骤：
A2、通过介质层蒸发、刻蚀、GaAs刻蚀、欧姆金属、肖特基金属、器件空气桥引出pad等工艺，完成片上肖特基器件制作步骤。
B2、通过干法刻蚀和湿法腐蚀工艺去除重掺杂n+GaAs层和低掺杂n‐GaAs层，暴露高阻隔离层。
C2、在高阻隔离层制作片上集成变频电路的无源器件，并采用空气桥工艺完成无源器件和肖特基器件的阴极pad和阳极pad的连接。
D2、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中。
E2、通过空气桥工艺和电镀工艺制作梁式引线；其中，梁式引线的一端分别连接电路输入、输出和偏置端口，梁式引线的另一端落在选择性腐蚀层上。如图2所示。
F2、采用高腐蚀性的选择性酸液从电路正面对片上集成变频电路覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得整个片上集成电路从衬底脱落。如图3所示。
下面结合图3对本实施例制作的GaAs基片上集成变频电路做进一步说明：
GaAs肖特基金属18位于低掺杂n‐GaAs层17上，GaAs肖特基金属18的厚度为5nm‐3μm。
低介电常数介质层19位于低掺杂n‐GaAs层17上，低介电常数介质层19的厚度为5nm‐3μm。
肖特基厚金空气桥电极20连接肖特基金属18，作为阳极电极引出。
欧姆接触电极21位于重掺杂n+GaAs层16上，作为阴极电极引出。
空气桥或梁式引线22连接肖特基器件和变频电路无源器件，作为输入、输出、偏置端口的连接线。
腔体封装焊接pad点23，用于片上集成变频电路或单管器件与腔体之间的封装焊接。
片上集成无源器件24，包括传输线、微带线、平面波导、电感、滤波器等无源器件。
以上所述仅为本发明的具体实施例，但本发明的技术特征并不局限于此，任何本领域的技术人员在本发明的领域内，所作的变化或修饰皆涵盖在本发明的专利范围之中。

Claims (10)

1.一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：从下至上依次包括衬底(11)、缓冲层半导体(12)、选择性腐蚀层(13)、薄膜支撑层(14)、高阻隔离层(15)、重掺杂n+GaAs层(16)和低掺杂n‐GaAs层(17)。
2.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：衬底(11)的材料为半绝缘GaAs。
3.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：缓冲层(12)的材料为非掺杂的GaAs、非掺杂的InGaAs、非掺杂的AIAs、非掺杂的InAs、非掺杂的InAlAs、非掺杂的AlGaAs和非掺杂的InAlGaAs中的一种。
4.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：选择性腐蚀层(13)的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。
5.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：薄膜支撑层(14)的材料为GaAs、InGaAs、AIAs、InAs、InAlAs、AlGaAs和InAlGaAs中的一种。
6.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：高阻隔离层(15)的材料为高阻GaAs、高阻InGaAs、高阻AIAs、高阻InAs、高阻InAlAs、高阻AlGaAs和高阻InAlGaAs中的一种。
7.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：重掺杂n+GaAs层(16)的掺杂浓度大于1×1018/cm3。
8.根据权利要求1所述的一种正面工艺制作GaAs基单管器件和片上集成变频电路的外延结构，其特征是：低掺杂n-GaAs层(17)的掺杂浓度在1×1016/cm3～1×1018/cm3范围内。
9.一种采用权利要求1所述外延结构正面制作GaAs基单管器件的方法，其特征是：依次包括以下步骤：
A1、片上肖特基器件的制作步骤；
B1、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中；
C1、用选择性酸液，从肖特基器件正面对肖特基器件器件覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得肖特基器件从衬底脱落。
10.一种采用权利要求1所述外延结构正面制作GaAs基片上集成变频电路的方法，其特征是：依次包括以下步骤：
A2、片上肖特基器件制作步骤；
B2、通过干法刻蚀和湿法腐蚀工艺去除重掺杂n+GaAs层和低掺杂n‐GaAs层，暴露高阻隔离层；
C2、在高阻隔离层制作片上集成变频电路的无源器件，并采用空气桥工艺完成无源器件和肖特基器件阴极和阳极的连接；
D2、采用干法刻蚀和湿法腐蚀工艺对片上肖特基器件进行隔离，隔离深度至选择性腐蚀层，使得肖特基器件未覆盖区域的选择性腐蚀层暴露在空气中；
E2、通过空气桥工艺和电镀工艺制作梁式引线；其中，梁式引线的一端分别连接电路输入、输出和偏置端口，梁式引线的另一端落在选择性腐蚀层上；
F2、采用选择性酸液从电路正面对片上集成变频电路覆盖区域底部和未覆盖区域的选择性腐蚀层进行腐蚀，使得整个片上集成电路从衬底脱落。
CN201810142345.9A 2018-02-11 2018-02-11 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法 Active CN108364950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810142345.9A CN108364950B (zh) 2018-02-11 2018-02-11 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810142345.9A CN108364950B (zh) 2018-02-11 2018-02-11 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法

Publications (2)

Publication Number Publication Date
CN108364950A true CN108364950A (zh) 2018-08-03
CN108364950B CN108364950B (zh) 2020-11-10

Family

ID=63005863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810142345.9A Active CN108364950B (zh) 2018-02-11 2018-02-11 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法

Country Status (1)

Country Link
CN (1) CN108364950B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993686A (zh) * 2019-12-24 2020-04-10 电子科技大学 一种适用于奇次倍频的二极管
CN111009466A (zh) * 2019-11-14 2020-04-14 中国电子科技集团公司第五十五研究所 一种材料结构倒置型异质衬底肖特基二极管电路制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011604A1 (en) * 2000-07-28 2002-01-31 Motoji Yagura Semiconductor device for milliwave band oscillation, fabricating method therefor and oscillator therewith
CN103400865A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
CN107516698A (zh) * 2017-09-21 2017-12-26 山西飞虹微纳米光电科技有限公司 GaAs基倒装LED芯片及其制备方法、LED显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011604A1 (en) * 2000-07-28 2002-01-31 Motoji Yagura Semiconductor device for milliwave band oscillation, fabricating method therefor and oscillator therewith
CN103400865A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
CN107516698A (zh) * 2017-09-21 2017-12-26 山西飞虹微纳米光电科技有限公司 GaAs基倒装LED芯片及其制备方法、LED显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李倩等: "截止频率8.7THz的平面肖特基势垒二极管", 《太赫兹科学与电子信息学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009466A (zh) * 2019-11-14 2020-04-14 中国电子科技集团公司第五十五研究所 一种材料结构倒置型异质衬底肖特基二极管电路制作方法
CN110993686A (zh) * 2019-12-24 2020-04-10 电子科技大学 一种适用于奇次倍频的二极管

Also Published As

Publication number Publication date
CN108364950B (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
KR102144995B1 (ko) 그래핀 나노포어를 포함하는 나노포어 소자 및 그 제조 방법
US9523871B2 (en) Semiconductor optical modulator and method for manufacturing semiconductor optical modulator
US9563100B2 (en) Optical semiconductor device and method of producing the same
CN108364950A (zh) 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法
US9280004B2 (en) Method for manufacturing semiconductor modulator and semiconductor modulator
US20070145347A1 (en) Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same
US9691761B1 (en) Monolithic integration of GaN and InP components
AU2020381881B2 (en) Fabrication of qubit with self defined Josephson junction
CN108155092A (zh) 一种bcb辅助增强的肖特基二极管阳极空气桥制作方法
CN109590037B (zh) 亚微米流道微流控芯片的制作方法
CN108417486A (zh) 一种GaN基SBD变频电路及其制作方法
US9223088B2 (en) Method for manufacturing semiconductor optical device
JP2001298211A (ja) 半導体受光素子及びその製造方法
US10824044B2 (en) Mach-Zehnder modulator
CN111952161A (zh) 一种无衬底垂直型肖特基二极管的制作方法
CN103165543B (zh) 半导体元件及其制造方法与封装构造
JPH06314813A (ja) ｐｉｎ型受光素子、その製造方法及び光電子集積回路
US9885936B2 (en) Mach-Zehnder modulator, method for fabricating Mach-Zehnder modulator
JPH04213835A (ja) 非類似的な横方向に間隔を隔てられた層構造を有する半導体装置およびその製造方法
US4847845A (en) Semiconductor laser with an interposed gap
US12009450B2 (en) Optical receiving element and manufacturing method therefor
US20220254940A1 (en) Light-receiving device and method of manufacturing light-receiving device
US20240072513A1 (en) Semiconductor optical device and method for manufacturing the same
Zhao et al. Characterization of thin film resistors and capacitors integrated on GaAs membranes for submillimeter wave circuit applications
US6858886B2 (en) Optical semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant