CN108364912B - 一种平面级联半导体芯片装置及级联方法 - Google Patents

一种平面级联半导体芯片装置及级联方法 Download PDF

Info

Publication number
CN108364912B
CN108364912B CN201810201130.XA CN201810201130A CN108364912B CN 108364912 B CN108364912 B CN 108364912B CN 201810201130 A CN201810201130 A CN 201810201130A CN 108364912 B CN108364912 B CN 108364912B
Authority
CN
China
Prior art keywords
semiconductor chip
blind hole
cascaded
carrier plate
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810201130.XA
Other languages
English (en)
Other versions
CN108364912A (zh
Inventor
陈一峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201810201130.XA priority Critical patent/CN108364912B/zh
Publication of CN108364912A publication Critical patent/CN108364912A/zh
Application granted granted Critical
Publication of CN108364912B publication Critical patent/CN108364912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto

Abstract

本发明公开了一种平面级联半导体芯片装置及级联方法，装置包括：载板；至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；填充至所述完整的盲孔并烧结成型的导电填充剂。本发明采用半导体工艺，在两颗芯片需级联的地方形成一定深度的盲孔，在通过后续的加工制作，在盲孔中实现纳米银浆填充，使得整个芯片级联平面化，有效的避免bond线引入的风险。

Description

一种平面级联半导体芯片装置及级联方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种平面级联半导体芯片装置及级联方法。
背景技术
随着科学技术的不断进步，人们的需求日益提升，对半导体芯片的要求越来越高。同时，人们需求的提升，单一芯片虽在结构、功能、集成度越来越复杂，但受限于材质、基础物理理论等因素，往往需要多个不同种类、不同功能的芯片进行级联，例如目前广泛应用的射频前端芯片，从架构上来看，需开关芯片、功率放大芯片、低噪声芯片等多个芯片级联。
当前，微波射频芯片多采用金属bond线（邦定线）的方式级联，存在诸多弊端：
（1）bond 线可靠性有风险：目前为自动化机器bond线，由于bond线多为悬空，在实际使用中，存在bond线与封装材质等接触，导致信号泄漏和bond线断裂的风险。
（2）bond线方式会引入部分插损，影响高频性能：一般bond线在微波等效电路中含有电阻和电感，影响高频特性，尤其是毫米波频段。
因此需要一种新的装置及方法避免bond线引入的风险，使得平面化的芯片级联效果更好。
发明内容
本发明的目的在于克服现有技术的不足，提供一种平面级联半导体芯片装置及级联方法，解决现有技术bond线引入的问题。
本发明的目的是通过以下技术方案来实现的：一种平面级联半导体芯片装置，包括：
载板；
至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；
填充至所述完整的盲孔并烧结成型的导电填充剂。
进一步地，在组装至所述载板前，所述的半导体芯片表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔位置；之后采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。
进一步地，所述的导电填充剂为纳米银浆。
进一步地，所述的纳米银浆的烧结温度小于等于130℃。
进一步地，所述的半导体芯片上设置有金属区域，所述的盲孔分别与金属区域和半导体芯片的外周连接；所述的光刻胶保留一定面积的金属区域不进行涂覆，未被涂覆的金属区域与盲孔连接。
进一步地，所述的载板为金属载板或绝缘载板。
进一步地，所述的金属化侧壁的材料包括Au、Cu、Ti、Pt及其组合。
本发明还提供一种平面级联半导体芯片级联方法，包括以下步骤：
S01：对待级联的半导体芯片的盲孔采用溅射工艺，形成金属化侧壁；
S02：将半导体芯片以盲孔位置相对应的方式组装在载板上，其中组装完成后的两个半导体芯片的盲孔位置对应形成一个完整的盲孔；
S03：在所述完整的盲孔中填充导电填充剂，并烧结成型。
进一步地，所述的方法还包括以下步骤：
S00：在待级联的半导体芯片表面涂覆光刻胶，采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，定义盲孔位置；并采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；
S04：去除所述光刻胶。
进一步地，所述的导电填充剂为纳米银浆，烧结成型的温度不损伤光刻胶。
本发明的有益效果是：
（1）本发明采用半导体工艺，通过金属化侧壁加工以及对应位置组装，并在盲孔中实现导电填充剂填充，使得整个芯片级联平面化，有效的避免bond线引入的风险。
（2）本发明还提供了一种半导体芯片盲孔的制作，适用于对没有盲孔的半导体芯片制作新的盲孔以及对已有盲孔的半导体芯片制作新的盲孔，采用光刻、ICP-RIE等半导体工艺，对盲孔进行加工，具有精度高，重复性好等优点，尤其适用于高频、大批量生产。
（3）本发明采用纳米银浆作为导电填充剂，当材料达到纳米量级时，具有很高的表面活性和表面能，烧结温度远低于块体材料，固化后形成的材料具有与块体相似的物理和电学性能。因金属银具有良好的热导率、导电性和抗腐蚀性，使得纳米银浆其低温烧结，可高温服役，使得在制作过程中的温度不高，满足对半导体芯片上具有光刻胶时候的加工，不会对光刻胶进行破坏。同时光刻胶在最后才去除，有利于杜绝纳米银浆对半导体芯片表面的污染。
附图说明
图1为本发明装置实施例一示意图；
图2为本发明装置实施例二示意图；
图3为本发明方法流程图；
图4为半导体芯片加工之前的示意图；
图5为本发明方法步骤S00示意图；
图6为本发明方法步骤S01示意图；
图7为本发明方法步骤S03示意图；
图8为本发明方法步骤S04示意图；
图9为本发明方法步骤S05示意图；
图中，1-载板，2-半导体芯片，2-1-第一半导体芯片，2-2-第二半导体芯片，2-3第三半导体芯片，3-导电填充剂，4-金属区域，5-光刻胶，6-盲孔。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案：
如图1和图2所示，一种平面级联半导体芯片装置，包括：
载板1；
至少两个组装在所述载板1同一平面的半导体芯片2；其中，每个半导体芯片2均具有至少一个盲孔6，在组装完成后两个半导体芯片2的盲孔6位置对应形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；
填充至所述完整的盲孔6并烧结成型的导电填充剂3。
具体地，图1示出了本装置包括两个半导体芯片2的实施例1，所述的装置包括：
载板1；
组装在所述载板1同一平面的第一半导体芯片2-1和第二半导体芯片2-2；其中，在本实施例中，第一半导体芯片2-1的右侧和第二半导体芯片2-2的左侧分别具有一个盲孔6，在组装完成后第一半导体芯片2-1和第二半导体芯片2-2的盲孔6位置对应形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；
填充至所述完整的盲孔6并烧结成型的导电填充剂3。
而图2示出了本装置包括三个半导体芯片2的实施例2，所述的装置包括：
载板1；
组装在所述载板1同一平面的第一半导体芯片2-1、第二半导体芯片2-2和第三半导体芯片2-3；其中，在本实施例中，第一半导体芯片2-1的右侧、第二半导体芯片2-2的左侧、第二半导体芯片2-2的下侧、第三半导体芯片2-3的上测分别具有一个盲孔6，在组装完成后第一半导体芯片2-1右侧的盲孔6和第二半导体芯片2-2左侧的盲孔6位置对应形成一个完整的盲孔6，同时第二半导体芯片2-2下侧的盲孔6和第三半导体芯片2-3上侧的盲孔6位置对应也形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；
填充至两个所述完整的盲孔6并烧结成型的导电填充剂3。
而在上述任意一个实施例中，所述的半导体芯片2可以是开关芯片、功率放大芯片、低噪声芯片中的任意一种或者多种，根据实际的输入输出关系进行选择。
更优地，在上述任意一个实施例中，在组装至所述载板1前，所述的半导体芯片2表面涂覆有光刻胶5并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔6位置；之后采用蚀刻工艺，在待级联的半导体芯片2上蚀刻出一定深度的盲孔6；并且在导电填充剂3填充完成并烧结成型后，去除所述光刻胶5。
其中，如果在盲孔6蚀刻后立刻取出光刻胶5，在之后填充纳米银浆（下述优选实施例），由于纳米银浆是胶体，会存在纳米银浆污染芯片表面的状况，如果芯片表面未做SiN钝化层，会直接导致芯片失效。即本步骤不仅可以实现盲孔6的加工，还可以对没有钝化层的半导体芯片2的表面进行保护，杜绝纳米银浆对半导体芯片2表面的污染。
更优地，在上述任意一个实施例中，所述的导电填充剂3为纳米银浆。其中，纳米银以其出色的电学特性已广泛应用于芯片制作中。材料科学研究表明当材料达到纳米量级时，具有很高的表面活性和表面能，烧结温度远低于块体材料，固化后形成的材料具有与块体相似的物理和电学性能。因金属银具有良好的热导率、导电性和抗腐蚀性，使得纳米银浆一致是人们研究较热的材料。纳米银浆的主要特点是低温烧结，可高温服役。
更优地，在上述任意一个实施例中，所述的纳米银浆的烧结温度小于等于130℃，该温度使得不损伤光刻胶5。
更优地，在上述任意一个实施例中，如图1和图2所示，所述的半导体芯片上设置有金属区域4，所述的盲孔6分别与金属区域4和半导体芯片2的外周连接；所述的光刻胶5保留一定面积的金属区域4不进行涂覆，未被涂覆的金属区域4与盲孔6连接，如图5所示。
其中，所述的金属区域4具有以下两个作用：（1）保护作用：在进行盲孔6的蚀刻时，金属区域4的蚀刻速度比半导体慢，有金属区域4保护，工艺窗口较大；（2）具有信号互联的好处：金属区域4是部分进入ICP蚀刻，由于蚀刻速度的不同，金属区域4会自然形成斜坡，更利于金属互联，方便后期纳米银浆的置入。
更优地，在上述任意一个实施例中，所述的载板1为金属载板1或绝缘载板1。
更优地，在上述任意一个实施例中，所述的金属化侧壁的材料包括但不限于Au、Cu、Ti、Pt及其组合，其中金属侧壁利于导电填充剂3（纳米银浆）填充。具体地，金属化侧壁会解决附着力和粘附性问题，（1）由于金属和半导体晶体类型的结构不同，存在附着力问题，即如果直接将纳米银浆填充至没有金属化侧壁的盲孔6中，由于盲孔6的外表面外半导体与金属的纳米银浆结构不同，附着力不够，填充的纳米银浆固化后存在脱落风险；而当附着了一层金属化侧壁后，金属化侧壁与纳米银浆固化后都为金属，结构相同，很容易附着（金属与金属在高温情况下粘的紧）。（2）同时，本申请的金属化侧壁优选为溅射至盲孔6，因为溅射的能量较大，粘附力好。
如图3所示，本发明还提供一种平面级联半导体芯片级联方法，包括以下步骤（下述图示为实施例1的制作图示，实施例2的制作图示类似，下述不进行赘述）：
S00：在待级联的第一半导体芯片2-1和第二半导体芯片2-2（如图4所示）表面涂覆光刻胶5，采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，进行盲孔6位置的定义，如图5所示。同时采用蚀刻工艺，在第一半导体芯片2-1和第二半导体芯片2-2蚀刻出一定深度的盲孔6，如图6所示。其中，
在本实施例中，所述的光刻胶5的厚度大于等于5um，同时光刻胶5保留一定面积的金属区域4不进行涂覆，包含需连接金属区域4至少10微米（保证蚀刻出的盲孔6与金属区域4连接）。另外，在本实施例中，第一半导体芯片2-1的盲孔6在右侧，第二半导体芯片2-2的盲孔6在左侧；而且，盲孔6的深度为50um以上，不能形成通孔。
S01：对待级联的第一半导体芯片2-1和第二半导体芯片2-2的所述盲孔6采用溅射工艺，形成金属化侧壁，利于导电填充剂3（在本实施例中为纳米银浆）填充；其中，金属包括但不限于Au、Cu、Ti、Pt及其组合。
S02：将第一半导体芯片2-1和第二半导体芯片2-2以盲孔6位置相对应的方式组装在载板1上，其中组装完成后的第一半导体芯片2-1和第二半导体芯片2-2的盲孔6位置对应形成一个完整的盲孔6，如图7所示；其中，在本实施例中，所述的载板1包含但不限于金属载板、绝缘载板。
S03：在所述完整的盲孔6中填充导电填充剂3，并烧结成型，如图8所示；在本实施例中，所述的导电填充剂3为纳米银浆，烧结成型的温度（小于等于130℃）不损伤光刻胶5；
S04：去除所述光刻胶5，得到第一半导体芯片2-1和第二半导体芯片2-2的平面级联，如图9所示。
其中，步骤S00和S04为优选步骤，用于对半导体芯片2制作新的盲孔6（包括对没有盲孔6的半导体芯片2制作新的盲孔6以及对已有盲孔6的半导体芯片2制作新的盲孔6）。
本发明是通过实施例来描述的，但并不对本发明构成限制，参照本发明的描述，所公开的实施例的其他变化，如对于本领域的专业人士是容易想到的，这样的变化应该属于本发明权利要求限定的范围之内。

Claims (9)

1.一种平面级联半导体芯片装置，其特征在于：包括：
载板；
至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；
填充至所述完整的盲孔并烧结成型的导电填充剂；
所述的导电填充剂为纳米银浆。
2.根据权利要求1所述的一种平面级联半导体芯片装置，其特征在于：在组装至所述载板前，所述的半导体芯片表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔位置；之后采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。
3.根据权利要求1所述的一种平面级联半导体芯片装置，其特征在于：所述的纳米银浆的烧结温度小于等于130℃。
4.根据权利要求2所述的一种平面级联半导体芯片装置，其特征在于：所述的半导体芯片上设置有金属区域，所述的盲孔分别与金属区域和半导体芯片的外周连接；所述的光刻胶保留一定面积的金属区域不进行涂覆，未被涂覆的金属区域与盲孔连接。
5.根据权利要求1所述的一种平面级联半导体芯片装置，其特征在于：所述的载板为金属载板或绝缘载板。
6.根据权利要求1所述的一种平面级联半导体芯片装置，其特征在于：所述的金属化侧壁的材料包括Au、Cu、Ti、Pt及其组合。
7.一种平面级联半导体芯片级联方法，其特征在于：包括以下步骤：
S01：对待级联的半导体芯片的盲孔采用溅射工艺，形成金属化侧壁；
S02：将半导体芯片以盲孔位置相对应的方式组装在载板上，其中组装完成后的两个半导体芯片的盲孔位置对应形成一个完整的盲孔；
S03：在所述完整的盲孔中填充导电填充剂，并烧结成型；
所述的导电填充剂为纳米银浆。
8.根据权利要求7所述的一种平面级联半导体芯片级联方法，其特征在于：所述的方法还包括以下步骤：
S00：在待级联的半导体芯片表面涂覆光刻胶，采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，定义盲孔位置；并采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；
S04：去除所述光刻胶。
9.根据权利要求8所述的一种平面级联半导体芯片级联方法，其特征在于：烧结成型的温度不损伤光刻胶。
CN201810201130.XA 2018-03-12 2018-03-12 一种平面级联半导体芯片装置及级联方法 Active CN108364912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810201130.XA CN108364912B (zh) 2018-03-12 2018-03-12 一种平面级联半导体芯片装置及级联方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810201130.XA CN108364912B (zh) 2018-03-12 2018-03-12 一种平面级联半导体芯片装置及级联方法

Publications (2)

Publication Number Publication Date
CN108364912A CN108364912A (zh) 2018-08-03
CN108364912B true CN108364912B (zh) 2020-03-17

Family

ID=63003747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810201130.XA Active CN108364912B (zh) 2018-03-12 2018-03-12 一种平面级联半导体芯片装置及级联方法

Country Status (1)

Country Link
CN (1) CN108364912B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204271075U (zh) * 2014-11-18 2015-04-15 中国航天科技集团公司第九研究院第七七一研究所 一种微波ltcc基板垂直互连结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
TW535465B (en) * 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
CN102024782B (zh) * 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
CN102208372B (zh) * 2011-05-19 2015-12-02 华进半导体封装先导技术研发中心有限公司 一种高密度导电通道基板及其制造方法
CN103258788B (zh) * 2013-04-17 2015-09-23 华中科技大学 基于双向填充的通孔互联结构制作方法及其产品
CN106648210B (zh) * 2016-10-19 2023-11-28 合肥鑫晟光电科技有限公司 显示面板及其制备方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204271075U (zh) * 2014-11-18 2015-04-15 中国航天科技集团公司第九研究院第七七一研究所 一种微波ltcc基板垂直互连结构

Also Published As

Publication number Publication date
CN108364912A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
CN110010570B (zh) 一种液体浸没散热的射频微系统组件制作工艺
JP3488888B2 (ja) 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
US4153988A (en) High performance integrated circuit semiconductor package and method of making
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
TW201110253A (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
US20210020577A1 (en) Semiconductor package and manufacturing method thereof
JP2008522402A (ja) 選択的陽極酸化された金属を用いたパッケージ及びその製作方法
CN106449442B (zh) 一种高频芯片波导封装的倒装互连工艺方法
US8963313B2 (en) Heterogeneous chip integration with low loss interconnection through adaptive patterning
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN111968943A (zh) 一种射频模组超薄堆叠方法
CN206301777U (zh) 半导体封装件
CN108364912B (zh) 一种平面级联半导体芯片装置及级联方法
CN108376677B (zh) 一种对侧级联半导体芯片装置及级联方法
CN109755697B (zh) 基于硅通孔的衬底集成折叠波导滤波器及其制备方法
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
US11346920B2 (en) Radar component package and method for manufacturing the same
CN108242434B (zh) 基板结构及其制造方法
CN110676214B (zh) 一种金属填充弯管的垂直互联方法
US11784625B2 (en) Packaging method and package structure for filter chip
CN109462027B (zh) 一种波导缝隙辐射单元的制造方法
CN111200410B (zh) 一种声波器件晶圆级封装结构及其制备方法
CN109065498A (zh) 一种三维系统封装集成应用的硅转接板制作方法
CN111463528B (zh) 一种微带线滤波器及其制备方法、mems传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant