CN108346687A - 一种氮化镓基高电子迁移率晶体管 - Google Patents
一种氮化镓基高电子迁移率晶体管 Download PDFInfo
- Publication number
- CN108346687A CN108346687A CN201810004329.3A CN201810004329A CN108346687A CN 108346687 A CN108346687 A CN 108346687A CN 201810004329 A CN201810004329 A CN 201810004329A CN 108346687 A CN108346687 A CN 108346687A
- Authority
- CN
- China
- Prior art keywords
- gan
- layers
- barrier layers
- transfer rate
- electronic transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005036 potential barrier Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓基高电子迁移率晶体管，该晶体管由下至上依次包括衬底(101)、GaN或AlN缓冲层(102)、GaN沟道层(103)、AlxGa1‑xN势垒层(104)、覆盖在AlxGa1‑xN势垒层(104)之上的绝缘层(106)、设置在绝缘层(106)之上的栅极电极(107)、设置在GaN沟道层(103)之上的源极电极(108)和漏极电极(105)以及在源极电极(108)外侧的B掺杂区(110)和在漏极电极(105)外侧的A掺杂区(109)，其中0<x<0.5。本发明氮化镓基高电子迁移率晶体管能有效地提高器件的开通速度，对实现高性能增强型高电子迁移率晶体管具有重要意义。
Description
技术领域
本发明涉及一种氮化镓基高电子迁移率晶体管，属于功率半导体电子器件制造领域。
背景技术
以GaN为代表的第三代半导体材料，由于具有宽禁带、高电子迁移率、高击穿电压以及良好的耐辐射耐高温性能，在高压、高频、高温和大功率应用上具有明显优势，被认为是制备大功率电力电子器件最有潜力的材料之一。
随着近年来高速高频无线通信技术的进步，对更高频率、更快速度的无线通信需求日益增强。而GaN基高电子迁移率晶体管(GaN-HEMT)最有希望取代基于GaAs等第二代半导体的功率器件。因为GaN基材料在形成AlGaN/GaN异质结后，已经产生了高密度的二维电子气导电沟道，所以通常制成的GaN-HEMT都是如图2所示的耗尽型(即常开型)器件，只有在其栅极施加负偏压时器件才能处于关断状态。为了制备增强型(即常关型)器件，通常需要借助于一些特殊的结构或工艺来实现，目前主要有薄势垒层、槽栅结构和栅下区域氟注入等方式。
因为通过减小AlGaN势垒层的Al组分和厚度均能有效减小二维电子气密度，因此采用减薄的AlGaN势垒层是实现增强型GaN-HEMT的重要途径。Khan等人就是通过采用10nm的Al0.1Ga0.9N势垒层成功制成了第一只增强型GaN-HEMT[Khan M A,Chen Q,Sun C J,etal.Enhancement and depletion mode GaN/AlGaN heterostructure field effecttransistors[J].Applied physics letters,1996,68(4):514-516]，但是这种从结构上降低二维电子气密度的方法，会使得器件的饱和电流减小，故很难提高器件的功率。另外，槽栅结构在工艺上很难精确地控制槽栅的刻蚀深度，而且工艺重复性差，导致器件的阈值电压可控性较差[Lu B,Saadat O I,Palacios T.High-performance integrated dual-gateAlGaN/GaN enhancement-mode transistor[J].IEEE Electron Device Letters,2010,31(9):990-992]；而栅下区域氟注入方式，虽然工艺上较容易实现，重复性也高，但是该方法难以制成高阈值电压(大于3V)的器件[Feng Z H,Zhou R,Xie S Y,et al.18-GHz 3.65-W/mm enhancement-mode AlGaN/GaN HFET using fluorine plasma ion implantation[J].IEEE Electron Device Letters,2010,31(12):1386-1388]，而且器件的稳定性也不够好，影响器件的高压、高温性能。总之，以现有技术仍然难以实现各方面性能都均衡、并且优良的增强型GaN-HEMT。
发明内容
技术问题：本发明的目的是提供一种氮化镓基高电子迁移率晶体管；对半导体进行掺杂时，半导体内部的载流子会进行漂移与扩散运动并达到平衡，最终形成高阻态的耗尽区，本发明通过控制掺杂区的掺杂浓度来调控耗尽区的范围，从而实现特定区域的高阻态，将源极电极或漏极电极设置在该高阻区域，即可有效阻断源极与漏极之间的直接接通，使器件处于常关状态。同时，对两个掺杂区分别进行N型与P型掺杂，可在掺杂区中间产生内建电场，使载流子在电场力作用下移动并在栅区一侧聚集，因而可有效提高器件的开通速度。
技术方案：
本发明提供了一种氮化镓基高电子迁移率晶体管，该晶体管自下至上依次为衬底、GaN或AlN缓冲层、GaN沟道层和AlxGa1-xN势垒层，且0<x<0.5，其中AlxGa1-xN势垒层分左、中、右三段式覆盖在GaN沟道层上表面，中段AlxGa1-xN势垒层上表面覆盖有绝缘层，绝缘层上表面设置有栅极电极，左段和中段AlxGa1-xN势垒层之间设置有源极电极，右段和中段AlxGa1-xN势垒层之间设置有漏极电极，且漏极电极和源极电极设置在GaN沟道层的上表面；右段AlxGa1-xN势垒层与GaN沟道层构成A掺杂区，左段AlxGa1-xN势垒层与GaN沟道层构成B掺杂区。
其中：
所述的衬底为Si衬底、蓝宝石衬底或者SiC衬底中的一种。
所述的AlxGa1-xN势垒层分左、中、右三段式覆盖在GaN沟道层上表面，是指左段AlxGa1-xN势垒层和右段AlxGa1-xN势垒层分别置于GaN沟道层的左右两边的上方，而中段AlxGa1-xN势垒层则是置于GaN沟道层中间部分的上方。
所述的漏极电极和源极电极设置在GaN沟道层的上表面，漏极电极和源极电极与GaN沟道层之间均为欧姆接触，且漏极电极和源极电极均与AlxGa1-xN势垒层之间保持绝缘关系。
所述漏极电极和源极电极的电阻率均小于1×10-5Ω·m。
所述的A掺杂区包含右段AlxGa1-xN势垒层和与之接触的GaN沟道层的上半部分；所述的B掺杂区包含左段AlxGa1-xN势垒层和与之接触的GaN沟道层的上半部分。
所述的AlxGa1-xN势垒层的厚度为5～50nm；所述的GaN沟道层的上半部分的厚度为20～200nm。
所述的A掺杂区为P型掺杂，B掺杂区为N型掺杂，其中A掺杂区的掺杂浓度根据与漏极电极之间的距离调节并大于B掺杂区的掺杂浓度。
所述的A掺杂区为N型掺杂，B掺杂区为P型掺杂，其中B掺杂区的掺杂浓度根据与源极电极之间的距离调节并大于A掺杂区的掺杂浓度。
所述的N型掺杂通过在掺杂区离子注入Si元素以形成N型掺杂；所述的P型掺杂通过在掺杂区离子注入Mg或Zn元素以形成P型掺杂。
有益效果：与现有技术相比，本发明具有以下优势：
首先，本发明的氮化镓基高电子迁移率晶体管通过对特定区域进行掺杂，使得该特定区域内部的载流子产生漂移与扩散运动并最终达到平衡，从而形成高阻态的耗尽区。
其次，本发明的氮化镓基高电子迁移率晶体管通过控制掺杂区的掺杂浓度可有效地调控高阻态耗尽区的宽度，此时若将电极设置在该高阻态耗尽区，即可使器件处于常关状态，从而可以成功制备增强型高电子迁移率晶体管；采用本发明提供的这种结构，不仅能够成功避免传统技术采用薄势垒层、槽栅结构或者栅下区域氟注入等复杂工艺所具有的种种负面因素和限制，而且可以有效地提高器件的稳定性。
最后，本发明的氮化镓基高电子迁移率晶体管在两个掺杂区进行了不同类型的掺杂，因而会在掺杂区中间产生内建电场，使得载流子在电场力作用下移动并在栅区一侧聚集，因此可有效地提高器件的开通速度。
附图说明
图1为本发明提供的氮化镓基高电子迁移率晶体管的断面结构示意图，图中有：衬底101、GaN或AlN缓冲层102、GaN沟道层103、AlxGa1-xN势垒层104、绝缘层106、栅极电极107、漏极电极105、源极电极108、A掺杂区109和B掺杂区110；
图2为现有技术制备的耗尽型(即常开型)氮化镓基高电子迁移率晶体管的断面结构示意图，图中有：衬底201、GaN或AlN缓冲层202、GaN沟道层203、AlxGa1-xN势垒层204、绝缘层206、栅极电极207、漏极电极205和源极电极208。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的实施例仅用以具体解释本发明，而并不用于限定本发明权利要求的范畴。
实施例
如图1所示，是本发明提供的一种氮化镓基高电子迁移率晶体管，该晶体管自下至上依次为Si衬底101、GaN或AlN缓冲层102、GaN沟道层103和AlxGa1-xN势垒层104，且0<x<0.5，其中AlxGa1-xN势垒层104分左、中、右三段式覆盖在GaN沟道层103上表面，中段AlxGa1-xN势垒层104上表面覆盖有绝缘层106，绝缘层106上表面设置有栅极电极107，左段和中段AlxGa1-xN势垒层104之间设置有源极电极108，右段和中段AlxGa1-xN势垒层104之间设置有漏极电极105，且漏极电极105和源极电极108设置在GaN沟道层103的上表面；右段AlxGa1-xN势垒层104与GaN沟道层103构成A掺杂区109，左段AlxGa1-xN势垒层104与GaN沟道层103构成B掺杂区110。
左段AlxGa1-xN势垒层104和右段AlxGa1-xN势垒层104分别置于GaN沟道层103的左右两边的上方；中段AlxGa1-xN势垒层104则是置于GaN沟道层103中间部分的上方。
漏极电极105和源极电极108是与GaN沟道层103具有良好欧姆接触的、导电性能优良(电阻率均小于1×10-5Ω·m)的电极，且漏极电极105和源极电极108均与AlxGa1-xN势垒层104之间保持绝缘关系；
A掺杂区109包含了右段AlxGa1-xN势垒层104和GaN沟道层103的上半部分；所述的B掺杂区110包含了左段AlxGa1-xN势垒层104和GaN沟道层103的上半部分。
AlxGa1-xN势垒层104的厚度为5～50nm；所述的GaN沟道层103的上半部分的厚度为20～200nm。
A掺杂区109为N型掺杂，B掺杂区110为P型掺杂，其中B掺杂区110的掺杂浓度根据与源极电极108之间的距离调节并大于A掺杂区109的掺杂浓度。
所述的N型掺杂通过在掺杂区离子注入Si元素以形成N型掺杂；所述的P型掺杂通过在掺杂区离子注入Mg或Zn元素以形成P型掺杂。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所做的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
Claims (10)
1.一种氮化镓基高电子迁移率晶体管，其特征在于：该晶体管自下至上依次为衬底(101)、GaN或AlN缓冲层(102)、GaN沟道层(103)和AlxGa1-xN势垒层(104)，且0<x<0.5，其中AlxGa1-xN势垒层(104)分左、中、右三段式覆盖在GaN沟道层(103)上表面，中段AlxGa1-xN势垒层(104)上表面覆盖有绝缘层(106)，绝缘层(106)上表面设置有栅极电极(107)，左段和中段AlxGa1-xN势垒层(104)之间设置有源极电极(108)，右段和中段AlxGa1-xN势垒层(104)之间设置有漏极电极(105)，且漏极电极(105)和源极电极(108)设置在GaN沟道层(103)的上表面；右段AlxGa1-xN势垒层(104)与GaN沟道层(103)构成A掺杂区(109)，左段AlxGa1-xN势垒层(104)与GaN沟道层(103)构成B掺杂区(110)。
2.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的衬底(101)为Si衬底、蓝宝石衬底或者SiC衬底中的一种。
3.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的AlxGa1- xN势垒层(104)分左、中、右三段式覆盖在GaN沟道层(103)上表面，是指左段AlxGa1-xN势垒层(104)和右段AlxGa1-xN势垒层(104)分别置于GaN沟道层(103)的左右两边的上方，而中段AlxGa1-xN势垒层(104)则是置于GaN沟道层(103)中间部分的上方。
4.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的漏极电极(105)和源极电极(108)设置在GaN沟道层(103)的上表面，漏极电极(105)和源极电极(108)与GaN沟道层(103)之间均为欧姆接触，且漏极电极(105)和源极电极(108)均与AlxGa1-xN势垒层(104)之间保持绝缘关系。
5.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述漏极电极(105)和源极电极(108)的电阻率均小于1×10-5Ω·m。
6.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的A掺杂区(109)包含右段AlxGa1-xN势垒层(104)和与之接触的GaN沟道层(103)的上半部分；所述的B掺杂区(110)包含左段AlxGa1-xN势垒层(104)和与之接触的GaN沟道层(103)的上半部分。
7.如权利要求6所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的AlxGa1- xN势垒层(104)的厚度为5～50nm；所述的GaN沟道层(103)的上半部分的厚度为20～200nm。
8.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的A掺杂区(109)为P型掺杂，B掺杂区(110)为N型掺杂，其中A掺杂区(109)的掺杂浓度根据与漏极电极(105)之间的距离调节并大于B掺杂区(110)的掺杂浓度。
9.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的A掺杂区(109)为N型掺杂，B掺杂区(110)为P型掺杂，其中B掺杂区(110)的掺杂浓度根据与源极电极(108)之间的距离调节并大于A掺杂区(109)的掺杂浓度。
10.如权利要求8或9所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的N型掺杂通过在掺杂区离子注入Si元素以形成N型掺杂；所述的P型掺杂通过在掺杂区离子注入Mg或Zn元素以形成P型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810004329.3A CN108346687B (zh) | 2018-01-03 | 2018-01-03 | 一种氮化镓基高电子迁移率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810004329.3A CN108346687B (zh) | 2018-01-03 | 2018-01-03 | 一种氮化镓基高电子迁移率晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346687A true CN108346687A (zh) | 2018-07-31 |
| CN108346687B CN108346687B (zh) | 2021-02-09 |
Family
ID=62961172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810004329.3A Active CN108346687B (zh) | 2018-01-03 | 2018-01-03 | 一种氮化镓基高电子迁移率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346687B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290439A (zh) * | 2011-08-29 | 2011-12-21 | 中国电子科技集团公司第十三研究所 | 一种有刻蚀终止层的InAlN/GaN HEMT器件 |
| CN103762234A (zh) * | 2014-01-22 | 2014-04-30 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 |
| US20140264379A1 (en) * | 2013-03-15 | 2014-09-18 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | III-Nitride P-Channel Field Effect Transistor with Hole Carriers in the Channel |
| CN105244376A (zh) * | 2015-09-08 | 2016-01-13 | 东南大学 | 一种增强型AlGaN/GaN高电子迁移率晶体管 |
| CN105322009A (zh) * | 2015-11-09 | 2016-02-10 | 江西省昌大光电科技有限公司 | 氮化镓基高电子迁移率晶体管外延结构及其制造方法 |
-
2018
- 2018-01-03 CN CN201810004329.3A patent/CN108346687B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290439A (zh) * | 2011-08-29 | 2011-12-21 | 中国电子科技集团公司第十三研究所 | 一种有刻蚀终止层的InAlN/GaN HEMT器件 |
| US20140264379A1 (en) * | 2013-03-15 | 2014-09-18 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | III-Nitride P-Channel Field Effect Transistor with Hole Carriers in the Channel |
| CN103762234A (zh) * | 2014-01-22 | 2014-04-30 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 |
| CN105244376A (zh) * | 2015-09-08 | 2016-01-13 | 东南大学 | 一种增强型AlGaN/GaN高电子迁移率晶体管 |
| CN105322009A (zh) * | 2015-11-09 | 2016-02-10 | 江西省昌大光电科技有限公司 | 氮化镓基高电子迁移率晶体管外延结构及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346687B (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN106158948B (zh) | Ⅲ族氮化物增强型hemt器件及其制作方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN107093628A (zh) | 一种极化掺杂增强型hemt器件 | |
| CN104167445B (zh) | 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管 | |
| CN104269433B (zh) | 具有复合沟道层的氮化镓基增强型异质结场效应晶体管 | |
| CN102324436B (zh) | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 | |
| CN106783962A (zh) | 一种p‑GaN增强型AlGaN/GaN高电子迁移率晶体管 | |
| CN106783960A (zh) | 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管 | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| WO2023236523A1 (zh) | 一种增强型N沟道和P沟道GaN器件集成结构 | |
| CN110571275A (zh) | 氧化镓mosfet的制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN103956381B (zh) | 一种mos栅控晶闸管 | |
| WO2022127165A1 (zh) | P型栅hemt器件 | |
| WO2019114201A1 (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN218274610U (zh) | 一种混合栅型GaN基的高电子迁移率晶体管 | |
| CN104157679B (zh) | 一种氮化镓基增强型异质结场效应晶体管 | |
| CN105826369A (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN106601790A (zh) | 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法 | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| CN108346687A (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| Bai et al. | A novel trench-gated vertical GaN transistor with dual-current-aperture by electric-field engineering for high breakdown voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |