CN108346676A - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN108346676A
CN108346676A CN201710060173.6A CN201710060173A CN108346676A CN 108346676 A CN108346676 A CN 108346676A CN 201710060173 A CN201710060173 A CN 201710060173A CN 108346676 A CN108346676 A CN 108346676A
Authority
CN
China
Prior art keywords
metal
capacitance
capacitor
semiconductor devices
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710060173.6A
Other languages
English (en)
Other versions
CN108346676B (zh
Inventor
吴蕾
陈先敏
侯舒怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710060173.6A priority Critical patent/CN108346676B/zh
Publication of CN108346676A publication Critical patent/CN108346676A/zh
Application granted granted Critical
Publication of CN108346676B publication Critical patent/CN108346676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，包括若干导电元件和电容阵列，所述电容阵列包括多个金属‑氧化物‑金属电容单元，相邻的所述金属‑氧化物‑金属电容单元之间的彼此相邻的两个电极连接至同一所述导电元件，以使所述两个电极能获得相等的电压值。本发明提供的半导体器件能够有效地降低金属‑氧化物‑金属电容单元间的寄生电容，且不需要增加金属‑氧化物‑金属电容单元间的距离，也无需在金属‑氧化物‑金属电容单元之间增加地线隔离，节省了布局面积。

Description

一种半导体器件
技术领域
本发明涉及一种半导体器件，具体而言涉及一种包括金属-氧化物-金属电容的电容阵列的半导体器件。
背景技术
随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等等。
目前集成电容的形式主要有金属-绝缘体-金属(metal-insulator-metal，MIM)电容和金属-氧化物-金属(metal-oxide-metal，MOM)电容。其中，MIM电容使用上下层金属作为电容电极，电容量主要由电容所占面积决定，因此，在需要大电容的场合中使用MIM电容会引起成本大大增加；而MOM电容采用叉指型结构和叠层相结合的方法，可以在相对较小的面积上制作容量更大的电容，且在制作MOM电容时，无需额外的光刻胶层和掩模，因而制作工艺更简单，成本更低。
在模拟电路设计中，常常会用到比例电容，并且对电容比例的精度有较高要求。通常一个较大容值的电容都是由较小容值的电容单元并联而成，从而构成电容阵列。在MOM电容单元构成的电容阵列中，每个MOM电容单元与相邻MOM电容单元的边缘形成寄生电容，而MOM电容单元之间的寄生电容会影响电容比例的精度。随着电容尺寸越来越小，电容单元的排布越来越密集，寄生电容的影响也越来越明显。
因此，有必要提出一种新的半导体器件，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件，包括若干导电元件和电容阵列，所述电容阵列包括多个金属-氧化物-金属电容单元，
相邻的所述金属-氧化物-金属电容单元之间的彼此相邻的两个电极连接至同一所述导电元件，以使所述两个电极能获得相等的电压值。
示例性地，相邻的金属-氧化物-金属电容单元的电极是彼此镜像设置的。
示例性地，所述金属-氧化物-金属电容单元排列为相互垂直的多行与多列。
示例性地，所述电容阵列包括串联的第一电容和第二电容，所述第一电容由m个金属-氧化物-金属电容单元并联而成，所述第二电容由n个金属-氧化物-金属电容单元并联而成，m、n均为大于1的自然数。
示例性地，m<n。
示例性地，m为偶数。
示例性地，所述金属-氧化物-金属电容单元的尺寸相同。
示例性地，所述电容阵列中每个金属-氧化物-金属电容单元的两个电极分别连接至不同的所述导电元件。
本发明提供的半导体器件能够有效地降低MOM电容单元间的寄生电容，且不需要增加MOM电容单元间的距离，也无需在MOM电容单元之间增加地线隔离，节省了布局面积。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的模拟电路中比例电容的电路图。
图2为现有的电容阵列中寄生电容的来源示意图。
图3A、图3B为MOM电容单元的结构示意图。
图4为本发明的一个实施例中半导体器件所包括的电容阵列的示意图。
图5为本发明的一个实施例中半导体器件所包括的电容阵列中相邻MOM电容单元的立体图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1为现有的模拟电路中比例电容的电路图。其中，第一电容101连接于第一节点a、第二节点b之间，第二电容102连接于第二节点b、第三节点c之间，第一电容101与第二电容102相互串联，第二电容102由n个电容单元C0并联而成，电容单元C0排列成为电容阵列。在不考虑寄生电容(Cp)的理想条件下，第二电容与第一电容的容值之比为n。其中，电容单元C0为MOM(金属-氧化物-金属)电容。MOM(金属-氧化物-金属)电容单元中，同一层上两个电极构成叉指型结构，多层叉指型电极堆叠在一起组成垂直堆叠结构。当存在电压差时，MOM电容单元中每层电极的边缘会与相邻MOM电容单元中相应层的电极边缘彼此构成寄生电容，如图2所示。MOM电容单元间产生的寄生电容会使第二电容102与第一电容101的比例不再是n倍关系，影响比例电容所产生的电容比例的精度。
现有技术中减小寄生电容的方法通常有：1、拉大相邻电容单元的距离；2、在相邻电容之间加入地线进行隔离。然而，这些方法会增加布局(layout)面积。
针对上述问题，本发明提供一种半导体器件，包括若干导电元件和电容阵列，所述电容阵列包括多个金属-氧化物-金属电容单元，
相邻的所述金属-氧化物-金属电容单元之间的彼此相邻的两个电极连接至同一所述导电元件，以使所述两个电极能获得相等的电压值。
所述金属-氧化物-金属电容单元排列为相互垂直的多行与多列。
所述电容阵列包括串联的第一电容和第二电容，所述第一电容由m个金属-氧化物-金属电容单元并联而成，所述第二电容由n个金属-氧化物-金属电容单元并联而成，m、n均为大于1的自然数，m<n，m为偶数。
所述金属-氧化物-金属电容单元的尺寸相同。
所述电容阵列中中每个金属-氧化物-金属电容单元的两个电极分别连接至不同的所述导电元件。
本发明提供的半导体器件能够有效地降低MOM电容单元间的寄生电容，且不需要增加MOM电容单元间的距离，也无需在MOM电容单元之间增加地线隔离，节省了布局面积。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例]
下面将参照图3A、图3B、图4及图5，对本发明一实施方式的半导体器件做详细描述。
本发明提供的半导体器件包括若干导电元件和电容阵列，所述电容阵列包括多个金属-氧化物-金属电容单元，相邻的所述金属-氧化物-金属电容单元之间的彼此相邻的两个电极连接至同一所述导电元件，以使所述两个电极能获得相等的电压值。
如图3A、图3B所示，所述MOM电容单元为三维叉指结构，包括垂直堆叠的多个电极层以及填充于电极层中的电介质，虽然其也能够被制成单层结构。图3A示出了MOM电容单元的俯视图。在MOM电容单元中的每一层中，均包括电极301和电极302，所述电极301和电极302构成平面叉指结构。具体地，电极301包括连接于汇总条301b的多个指状条301a，电极302包括连接于汇总条302b的多个指状条302a，二者的指状条相互交叉从而构成叉指结构(或称梳状结构，即COMB结构)，汇总条301b、汇总条302b中形成有通孔303，同一层的指状条之间设置有电介质，上述由呈叉指状排列的电极与其之间的电介质组成的组合层为一个电极层。其中，所述指状条和汇总条的材料包括而不限于铜、铝、钛、钨、钽等，介质层的材料包括氧化硅系列的材料，例如未掺杂的硅玻璃(USG)、氟硅玻璃(FSG)、电浆增益化学气相沉积(PECVD)氧化硅、以及氧化物/氮化物/氧化物(ONO)等，也可以是低K或超低K介质层。在同一电极层上，相邻的两个指状指状条及其中间的电介质形成了子电容器，每层的总电容等于在该层上的子电容器的总和。
图3B示出了MOM电容单元的剖视图。如图3B所示，为了节省布局面积，所述MOM电容器为垂直堆叠结构，包括堆放在一起的多个电极层，相邻两个电极层中的指状条以交替模式放置，通过贯穿多个汇总条中的通孔303将所有电极层连接在一起，MOM电容器总的电容值是由多层电极层上的电容并联后的产生的，即将多层电极层上的电容值相加得到MOM电容器的电容值。MOM电容单元的第一电极301、第二电极302以及通孔303可以通过常规的双镶嵌工艺形成，例如通过在电介质层中刻蚀沟槽和通孔并填充相应的金属，或者先沉积金属层，再利用蚀刻以定义出电极和通孔并填充电介质。
图4示出了本发明提供的半导体器件的电容阵列中电容单元的排列示意图，其中相邻的所述MOM电容单元之间的彼此相邻的两个电极连接至至同一所述导电元件，以使所述两个电极能获得相等的电压值，该导电元件可视作半导体器件所构成电路的节点。即在上下、左右相邻的两个MOM电容单元中，位于同一层的彼此相邻的两个电极连接至电路的同一节点。由于只有两个电极之间出现电压差，才会构成储能器件，进而产生寄生电容Cp，当相邻电极连接的节点相同时，相邻电极边缘之间的电压值相同，不存在电压差，则相邻电极的边缘不会成为储能器件，其寄生电容值Cp几乎为0。
在本实施例中，所述电容阵列中的MOM电容单元呈矩阵排列，即由多个MOM电容单元排列为相互垂直的多行与多列。电容阵列中的MOM电容单元的尺寸相等，且每行及每列中的MOM电容单元之间的间距相等。示例性地，所述MOM电容单元的尺寸可以是1μm-4μm长/宽，电容单元之间的间隔可以是0.7μm-3.7μm。
较佳地，相邻的MOM电容单元的电极是彼此镜像设置的。以镜像对称的方式摆放电极，可以避免MOM电容单元的位于边缘的指状条与另一个MOM电容单元连接不同节点的汇总条相邻，从而更有效地降低寄生电容。图5示出了相邻MOM电容单元的立体图，其中每个MOM电容单元示例性地包括三层电极层。由于上下、左右两个相邻的MOM电容单元的电极摆放位置是镜像的，相邻MOM电容单元中相邻的电极连接同一节点，且相邻电极层的指状条以交替模式放置，因此对于左右相邻的两个MOM电容单元来说，相邻MOM电容单元的边缘为连接同一节点的汇总条；对于上下相邻的两个MOM电容单元来说，相邻MOM电容单元的边缘为连接同一节点的指状条，因此相邻MOM电容单元的边缘的电压值相同，所产生的寄生电容CP的值接近于0。
在本实施例中，所述半导体器件包括构成比例电容的第一电容401和第二电容402。具体地，所述电容阵列包括连接于第一节点a与第二节点b之间的第一电容401，即构成第一电容401的MOM电容单元的电极分别连接电路中的第一节点a和第二节点b；以及连接于第二节点b与第三节点c之间的第二电容402，即构成第二电容402的MOM电容单元的电极分别连接电路中的第二节点b和第三节点c；即所述第一电容401与所述第二电容402串联连接。所述第一电容401由m个MOM电容单元并联而成，所述第二电容402由n个MOM电容单元并联而成，其中m<n，m、n均为大于1的自然数。较佳地，电容阵列中的每个MOM电容单元具有相同的尺寸，也就是说，每个MOM电容单元的电容值相同。在图4中，MOM电容单元的行数、列数，以及所述第一电容401在电容阵列中的位置均为示例性的，可以根据比例电路所需要的容值和比例确定第一电容401和第二电容402中MOM电容单元的数目。
较佳地，所述第一电容401包含的MOM电容单元的个数m为偶数。即容值较小的电容的电容单元的个数为偶数。当所述第一电容401包含偶数个MOM电容单元时，可以使连接于第一节点a的电极两两相邻，避免使连接第一节点a的电极与连接第三节点c的电极相邻，从而有效降低连接第一节点a、第三节点c的电极之间的寄生电容。
另外，需要注意的是，在本实施例中，所述电容阵列中每个MOM电容单元的两个电极具有分别连接至不同的所述导电元件。换句话说，所述电容阵列的电容单元必须排满，即不能出现图4中所示的虚拟(dummy)电容403。由于虚拟电容的目的在于防止刻蚀时出现刻蚀不足或刻蚀过度，而与电路匹配无关，因此若设置虚拟电容，则其两个电极一般连接同一节点，因此若在阵列中设置虚拟电容，则其必定会与相邻电容之间产生电压差，进而产生寄生电容。而由于本实施例中每个MOM电容单元的两个电极连接至不同导电元件后两个电极的电压值不相等，而虚拟电容两个电极的电压值相等，因此本实施例的半导体器件的电容阵列中并不包含虚拟电容。
以第二电容402与第一电容401的设计比例为15：1为例，经测试，现有技术中的电容阵列中，第二电容402与第一电容401的实际比例为15.046，寄生电容值为18.34皮法(pf)；本实施所提供的半导体器件中，第二电容402与第一电容401的实际比例为14.998，寄生电容值为4.74皮法(pf)。由此可见，本发明提供的半导体器件中寄生电容显著降低，有效提高了电容比例的精度。
本发明提供的半导体器件能够有效地降低MOM电容单元间的寄生电容，且不需要增加MOM电容单元间的距离，也无需在MOM电容单元之间增加地线隔离，节省了布局面积。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件，其特征在于，包括若干导电元件和电容阵列，所述电容阵列包括多个金属-氧化物-金属电容单元，
相邻的所述金属-氧化物-金属电容单元之间的彼此相邻的两个电极连接至同一所述导电元件，以使所述两个电极能获得相等的电压值。
2.根据权利要求1所述的半导体器件，其特征在于，相邻的所述金属-氧化物-金属电容单元的电极是彼此镜像设置的。
3.根据权利要求1所述的半导体器件，其特征在于，所述金属-氧化物-金属电容单元排列为相互垂直的多行与多列。
4.根据权利要求1所述的半导体器件，其特征在于，所述电容阵列包括串联的第一电容和第二电容，所述第一电容由m个金属-氧化物-金属电容单元并联而成，所述第二电容由n个金属-氧化物-金属电容单元并联而成，m、n均为大于1的自然数。
5.根据权利要求4所述的半导体器件，其特征在于，m<n。
6.根据权利要求5所述的半导体器件，其特征在于，m为偶数。
7.根据权利要求1所述的半导体器件，其特征在于，所述金属-氧化物-金属电容单元的尺寸相同。
8.根据权利要求1所述的半导体器件，其特征在于，所述电容阵列中每个金属-氧化物-金属电容单元的两个电极分别连接至不同的所述导电元件。
CN201710060173.6A 2017-01-24 2017-01-24 一种半导体器件 Active CN108346676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710060173.6A CN108346676B (zh) 2017-01-24 2017-01-24 一种半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710060173.6A CN108346676B (zh) 2017-01-24 2017-01-24 一种半导体器件

Publications (2)

Publication Number Publication Date
CN108346676A true CN108346676A (zh) 2018-07-31
CN108346676B CN108346676B (zh) 2021-11-12

Family

ID=62962809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710060173.6A Active CN108346676B (zh) 2017-01-24 2017-01-24 一种半导体器件

Country Status (1)

Country Link
CN (1) CN108346676B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024806A (zh) * 2009-09-11 2011-04-20 联咏科技股份有限公司 具有低寄生电容的金属氧化层金属电容
CN103050549A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 金属-氧化物-金属电容器结构
CN103337491A (zh) * 2013-06-26 2013-10-02 中国科学院计算技术研究所 一种用于全向连接的金属电容及布图方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024806A (zh) * 2009-09-11 2011-04-20 联咏科技股份有限公司 具有低寄生电容的金属氧化层金属电容
CN103050549A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 金属-氧化物-金属电容器结构
CN103337491A (zh) * 2013-06-26 2013-10-02 中国科学院计算技术研究所 一种用于全向连接的金属电容及布图方法

Also Published As

Publication number Publication date
CN108346676B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
EP1806783B1 (en) Improved interdigitated capacitive structure for an integrated circuit
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
CN100527299C (zh) 多层片状电容器和多层片状电容器阵列
US6784050B1 (en) Fringing capacitor structure
US7274085B1 (en) Capacitor structure
US6822312B2 (en) Interdigitated multilayer capacitor structure for deep sub-micron CMOS
TW202005056A (zh) 記憶體單元、形成二電晶體一電容器記憶體單元陣列之方法及在製造積體電路中使用之方法
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
WO2001099163A2 (en) Multiplayer pillar arry capacitor structure for deep -sub-micron cmos
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
US6974744B1 (en) Fringing capacitor structure
KR20110094192A (ko) 크로스들의 어레이를 구비하는 집적 커패시터
US20070217122A1 (en) Capacitor
CA2395900A1 (en) Matched vertical capacitors
US20080237792A1 (en) Semiconductor capacitor structure and layout pattern thereof
US20160204191A1 (en) Concentric capacitor structure
CN105575945A (zh) 一种mom电容及其制作方法
CN103700645A (zh) Mom电容及其制作方法
US7732895B2 (en) Semiconductor device including triple-stacked structures having the same structure
CN108346676A (zh) 一种半导体器件
EP1943666B1 (en) Capacitor structure
US7342766B2 (en) On-chip capacitor
US10096543B2 (en) Semiconductor capacitor structure for high voltage sustain
TW201507171A (zh) 半導體電容
TWI842474B (zh) 異質整合電容器以及金屬-氧化物-金屬電容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant