CN108346643B - 一种熔丝结构及电子装置 - Google Patents
一种熔丝结构及电子装置 Download PDFInfo
- Publication number
- CN108346643B CN108346643B CN201710060330.3A CN201710060330A CN108346643B CN 108346643 B CN108346643 B CN 108346643B CN 201710060330 A CN201710060330 A CN 201710060330A CN 108346643 B CN108346643 B CN 108346643B
- Authority
- CN
- China
- Prior art keywords
- cathode
- fuse element
- anode
- fuse
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fuses (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种熔丝结构及电子装置。所述熔丝结构包括：阴极；阳极，与所述阴极间隔设置；熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；其中，所述熔丝元件的厚度小于所述阴极的厚度，且所述熔丝元件的厚度也小于所述阳极的厚度。通过所述设置可以使所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再在平面上通过使熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种熔丝结构及电子装置。
背景技术
随着半导体技术的不断发展，电可编程熔丝结构(Electrically ProgrammableFuse Structure，E-fuse)得到广泛的应用，电可编程熔丝结构的主要功能是提供芯片工作期间的自动修正。在芯片某一子系统出现故障，或是消耗过多能量时，芯片可以立即通过熔断相应的电学熔丝结构来改善电路性能。
由于IC工艺遵循摩尔定律向更小尺寸迈进，常规熔丝结构的熔丝部分呈哑铃型结构，中间部分尺寸较小，而中间部分外侧的后段大尺寸金属熔丝结构由于占有面积大及高能激光擦写等原因很难在先进制程中继续使用。
为了解决上述问题需要对目前所述电可编程熔丝结构作进一步的改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种熔丝结构，所述熔丝结构包括：
阴极；
阳极，与所述阴极间隔设置；
熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述熔丝元件的厚度小于所述阴极的厚度，且所述熔丝元件的厚度也小于所述阳极的厚度。
可选地，所述熔丝元件的两端分别位于所述阴极上和所述阳极上。
可选地，所述熔丝元件至少部分地覆盖所述阳极和所述阴极。
可选地，所述熔丝元件为宽度一致的条形结构。
可选地，所述熔丝元件的中心部分的宽度小于所述熔丝元件的两端部分的宽度。
可选地，所述熔丝元件的所述中心部分为长方体状，所述两端部分也为长方体状。
可选地，所述熔丝元件与所述阴极连接的一端的宽度与所述熔丝元件与所述阳极连接的另一端的宽度不同。
可选地，所述熔丝元件的中心部分为长方体状，所述熔丝元件的与所述阴极和所述阳极连接的两端部分均为长方体状，所述两端部分与所述中心部分连接的部分为锥体状。
可选地，所述熔丝结构还包括：
接触结构，所述接触结构分别形成于所述阴极和所述阳极中。
可选地，所述接触结构形成于所述阴极和所述阳极与所述熔丝元件在所述熔丝元件的厚度延伸的方向上重叠的部分中。
可选地，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构形成于所述阴极和所述阳极中，所述第二接触结构的一端形成于所述阴极中和所述阳极中，所述第二接触结构的另一端形成于所述阴极和所述阳极与所述熔丝元件在所述熔丝元件的厚度延伸的方向上重叠的部分中。
可选地，所述阴极中形成的所述接触结构的数目与所述阳极中形成的所述接触结构的数目不同。
可选地，所述熔丝结构还包括：
半导体衬底；
所述阴极和所述阳极间隔地位于所述半导体衬底上；
所述熔丝元件位于所述阴极、所述阳极以及所述阴极和所述阳极间的所述半导体衬底上。
可选地，所述阴极、所述阳极和所述熔丝元件使用多晶硅或金属材料。
可选地，所述半导体衬底中形成有阱区，在所述阱区中形成有隔离结构，所述阴极、所述阳极和所述熔丝元件形成于所述隔离结构上。
本发明还提供了一种电子装置，所述电子装置包括上述的熔丝结构。
本发明为了解决现有技术中存在的问题，提供了一种熔丝结构，所述熔丝结构包括：阴极；阳极，与所述阴极间隔设置；熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。通过所述设置可以使所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再在平面上通过使熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明的第一实施例中所述熔丝结构的剖面示意图；
图2为本发明的第一实施例中所述熔丝结构的俯视示意图；
图3A为本发明第二实施例中所述熔丝结构的俯视示意图；
图3B为本发明第三实施例中所述熔丝结构的俯视示意图；
图4A为本发明第四实施例中所述熔丝结构的俯视示意图；
图4B为本发明第五实施例中所述熔丝结构的俯视示意图；
图4C为本发明第六实施例中所述熔丝结构的俯视示意图；
图5A为本发明第七实施例中所述熔丝结构的俯视示意图；
图5B为本发明第八实施例中所述熔丝结构的俯视示意图；
图5C为本发明第九实施例中所述熔丝结构的俯视示意图；
图6为本发明的一个实施例中移动电话手机的示例的立体图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
所述熔丝结构包括：
阴极203；
阳极204，与所述阴极间隔设置；
熔丝元件205，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。
具体地，如图1所示，在本发明中所述熔丝结构是通过阴极203、阳极204和熔丝元件205之间厚度的不同，实现所述熔丝结构的熔断的，例如在所述阴极和所述阳极之间施加熔断电流，由于所述阴极和所述阳极具有较大的厚度，在所述熔断电流的情况下所述阴极和所述阳极并不会发生变化，但当电流流经所述熔丝元件时，由于所述熔丝元件的厚度较小，熔丝元件会发生熔断。因此避免了在平面内增加熔丝元件两端的宽度，形成哑铃型的结构，所述改变可以很好的避免占用核心区的面积，可以更容易的集成到高密度的IC电路中。其中，所述熔丝元件205的两端分别位于所述阴极203上和所述阳极204上，如图1和图2所示。
可选地，所述熔丝元件部分地覆盖所述阳极和所述阴极，如图1和图2所示，通过将所述熔丝元件部分地设置于所述阳极上和所述阴极上，从而使所述熔丝元件的两端分别与所述阳极和所述阴极电连接。
作为替代性实施例，所述熔丝元件还可以完全地覆盖所述阳极和所述阴极，如图5A-5C所示，通过将所述熔丝元件完全的设置于所述阳极和所述阴极的上方，从而使所述熔丝元件的两端分别与所述阳极和所述阴极电连接。
可选地，所述熔丝结构还进一步包括接触结构206，其中所述接触结构用于将所述阴极和所述阳极引出，并用于在所述阴极和所述阳极上施加电压。
具体地，所述接触结构可以选用金属插塞或者接触孔等结构，并不局限于某一种。
可选地，如图2所示，所述熔丝元件205呈长条形结构，例如呈长方体状，并且所述长方体状的熔丝元件205的宽度小的一边与所述阴极和阳极接触，并且所述熔丝元件的宽度小于所述阴极和阳极的宽度。
其中，所述宽度均指在与所述半导体衬底平行的表面上在与所述熔丝元件延伸方向相垂直的方向上延伸的尺寸，如图3A中箭头所示。在没有特殊说明的情况下，在本申请中提及的宽度均参照该解释。
更具体的，所述熔丝结构形成于半导体衬底201上方，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述半导体衬底包括有源区和周围区，所述熔丝结构作为保护结构可以形成于所述周围区中。
在所述半导体衬底中还形成有阱区202，所述阱区202可以通过执行离子注入的步骤形成，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
其中，在本发明中所述厚度指在垂直于所述半导体衬底的表面的方向上的厚度，如图1所示，所述阴极203的厚度为T1，所述阳极204的厚度为T2，所述熔丝元件205的厚度为T3。在没有特殊说明的情况下，在本申请中提及的厚度均参照该解释。
其中，所述熔丝结构形成于所述阱区的上方，如图1所示。
进一步，在所述半导体衬底中形成有隔离结构207，其中所述隔离结构207形成于所述阱区202中。
可选地，所述隔离结构207可以选用浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
所述浅沟槽隔离结构的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成所述浅沟槽隔离结构。
所述熔丝结构形成于所述隔离结构207的上方，如图1所示。
可选地，所述阴极和所述阳极选用导电材料，例如可以选用各种金属层、掺杂的半导体材料层，例如可以选用铝、铜、钛和铬等，此外，所述半导体材料层可以选用掺杂的多晶硅、SiGe等。
在本发明中所述阴极和阳极可以选用栅极结构，例如选用多晶硅的栅极结构或者金属栅极结构。
在本发明的一实施例中所述阴极和所述阳极选用多晶硅栅极结构。其中，所述多晶硅的栅极结构可以通过离子注入或者在外延的同时进行掺杂，以形成掺杂的多晶硅栅极。
其中，所述多晶硅选用外延方法形成，具体地，在优选实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在半导体衬底表面上外延生长。
在形成所述多晶硅栅极结构之后还可以形成间隙壁，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
可选地，所述熔丝结构选用导电材料，例如可以选用各种金属层、掺杂的半导体材料层，例如可以选用铝、铜、钛和铬等，此外，所述半导体材料层可以选用掺杂的多晶硅、SiGe等。
可选地，所述阴极和所述阳极可以与所述熔丝元件选用相同的材料，例如均选用掺杂的多晶硅结构。
在该实施例中所述熔丝元件部分地覆盖所述阴极和阳极并且覆盖所述阴极和阳极之间的半导体衬底，如图1所示。
本发明通过所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再通过熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
下面在实施例一的基础上对实施例一替代性实施例作进一步的说明，其中在下面每个实施例中着重描述与实施例一的不同之处，与实施例一相同的部分不再赘述，例如所述熔丝结构均形成于半导体衬底上方，所述半导体衬底中均形成有阱区和隔离结构，而且所述熔丝结构均包含接触结构等。
实施例二
在所述熔丝结构包括：
阴极203；
阳极204，与所述阴极间隔设置；
熔丝元件205，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。
在该实施例中所述熔丝结构中所述阴极和所述阳极的形状、材料，所述熔丝元件的组成、形状和材料，可以为实施例一中的任意一种示例。
其中，所述熔丝元件205的两端分别位于所述阴极203和所述阳极204的上方，如图3A和图3B所示。
可选地，所述熔丝元件部分地覆盖所述阳极和所述阴极，如图3A和图3B所示，通过将所述熔丝元件部分地设置于所述阳极和所述阴极的上方，从而使所述熔丝元件的两端分别与所述阳极和所述阴极电连接。
在该实施例中所述熔丝元件分为中心部分2051和位于所述中心部分2051两端的两端部分2052，其中，所述中心部分2051与所述两端部分2052相互连接，并且一体设置。
其中，所述熔丝元件中的中心部分2051和两端部分2052的厚度一致，均小于所述阳极和所述阴极的厚度。
所述熔丝元件的中心部分2051的宽度小于中心部分外侧的两端部分2052的宽度。
其中，所述中心部分2051的宽度和所述两端部分2052的宽度均指在与所述半导体衬底平行的表面上在与所述熔丝元件延伸方向相垂直的方向上延伸的尺寸，如图3A中箭头所示。在没有特殊说明的情况下，在本申请中提及的宽度均参照该解释。
更具体地，所述熔丝元件的中心部分2051和两端部分2052均呈长方体状，其中，所述两端部分2052的长方体状宽度大于所述中心部分2051的长方体状宽度，例如所述熔丝元件整体呈哑铃形结构，如图3A所示。
可选地，作为上述结构的变形，所述熔丝元件的中心部分2051呈长方体状，所述熔丝元件的中心部分外侧的与所述阴极和所述阳极连接的两端部分2052为长方体状，所述熔丝元件的中心部分外侧的两端部分中与所述中心部分连接的部分为锥体状，其在所述半导体衬底上的投影为三角形或梯形等，如图3B所示。
与图3A中不同的是，在附图3B所示的实施例中所述熔丝元件的两端部分2052由长方体状变为宽度向中心部分逐渐减小的锥体状直至所述中心部分。
需要说明的是所述两端部分也可以完全设计为锥体状，或者将所述锥体状部分变换为宽度小于两端部分但大于中心部分的长方体状，其投影由此形成三段宽度呈梯度减小的形状，因此所述熔丝元件的形状并不局限于上述示例，上述示例的各种变形也包含在该示例中。
可选地，所述熔丝结构还进一步包括接触结构206，其中所述接触结构用于将所述阴极和所述阳极引出，并用于在所述阴极和所述阳极上施加电压。
具体地，所述接触结构可以选用金属插塞或者接触孔等结构，并不局限于某一种。
其中，所述接触结构206位于所述熔丝元件的外侧，仅嵌于所述阳极和所述阴极中，与所述阴极和所述阳极电连接。
本发明通过使所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再通过熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
实施例三
在所述熔丝结构包括：
阴极203；
阳极204，与所述阴极间隔设置；
熔丝元件205，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。
例如，如图4A所示，所述熔丝元件205呈长条形结构，例如呈长方体状，并且所述长方体状的熔丝元件205的宽度小的一边与所述阴极和阳极接触，并且所述熔丝元件的宽度小于所述阴极和阳极的宽度。
或者，如图4B所示，所述熔丝元件分为中心部分2051和位于所述中心部分2051两端的两端部分2052，其中，所述中心部分2051与所述两端部分2052相互连接，并且一体设置。
其中，所述熔丝元件中的中心部分2051和两端部分2052的厚度一致，均小于所述阳极和所述阴极的厚度。所述熔丝元件的中心部分2051的宽度小于中心部分外侧的两端部分2052的宽度。
或者，如图4C所示，所述熔丝元件的中心部分2051呈长方体状，所述熔丝元件的中心部分外侧的两端部分2052中与所述阴极和所述阳极连接的部分为长方体状，所述熔丝元件的中心部分外侧的两端部分中与所述中心部分连接的部分为锥体状。
与上述示例不同的是，如图4A-4C所示，所述接触结构包括第一接触结构2061和第二接触结构2062；
其中，所述第一接触结构2061形成于所述阴极和所述阳极中，所述第二接触结构2062的一端形成于所述阴极和所述阳极中，所述第二接触结构2062的另一端形成于与所述熔丝元件上下重叠的所述阴极和所述阳极中。
在本发明中所述上下重叠是指在熔丝元件厚度延伸方向上重叠，在没有特殊说明的情况下，本发明中所述上下重叠均参照该解释。
具体地，所述第一接触结构2061位于所述熔丝元件的外侧，仅嵌于所述阳极和所述阴极中，与所述阴极和所述阳极电连接。
所述第二接触结构2062则是部分位于所述阴极和所述阳极中，部分位于阴极、所述阴极与熔丝元件重叠的区域。
本发明通过所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再通过熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
实施例四
在所述熔丝结构包括：
阴极203；
阳极204，与所述阴极间隔设置；
熔丝元件205，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。
例如，如图5A所示，所述熔丝元件205呈长条形结构，例如呈长方体状，并且所述长方体状的熔丝元件205的宽度小的一边与所述阴极和阳极接触，并且所述熔丝元件的宽度小于所述阴极和阳极的宽度。
或者，如图5B所示，所述熔丝元件分为中心部分2051和位于所述中心部分2051两端的两端部分2052，其中，所述中心部分2051与所述两端部分2052相互连接，并且一体设置。其中，所述熔丝元件中的中心部分2051和两端部分2052的厚度一致，均小于所述阳极和所述阴极的厚度。所述熔丝元件的中心部分2051的宽度小于中心部分外侧的两端部分2052的宽度。
或者，如图5C所示，所述熔丝元件的中心部分2051呈长方体状，所述熔丝元件的中心部分外侧的两端部分2052中与所述阴极和所述阳极连接的部分为长方体状，所述熔丝元件的中心部分外侧的两端部分中与所述中心部分连接的部分为锥体状。
与上述示例不同的是，如图5A-5C所示，所述熔丝元件完全覆盖所述阳极和所述阴极。
具体地，如图5A所示，当所述熔丝元件呈长条形结构时，所述长条形结构的宽度大于所述阴极和阳极的宽度，但是厚度小于所述阴极和所述阳极的厚度。
如图5B所示，当所述熔丝元件分为中心部分2051和位于所述中心部分2051两端的两端部分2052时，所述两端部分2052的宽度大于所述阴极和所述阳极宽度，所述熔丝元件的两端部分2052完全覆盖所述阴极和阳极，而所述中心部分的宽度则小于所述阴极和所述阳极宽度。
更进一步，当所述两端部分与中心部分相连的位置为锥体状时，则所述两端部分中最外侧的长方体状的宽度大于所述阴极和所述阳极宽度，所述两端部分中最外侧的长方体状完全覆盖所述阴极和阳极，而所述锥体状部分和所述中心部分的宽度则小于所述阴极和所述阳极宽度。
需要说明的是，不管所述熔丝元件的宽度是否大于所述阴极和所述阳极的宽度，所述熔丝元件的厚度一定小于所述阴极和所述阳极的厚度。
作为一种替代实施方式，所述接触结构也可以设计为包括第一接触结构2061和第二接触结构2062；
其中，所述第一接触结构2061形成于所述阴极和所述阳极中，所述第二接触结构2062的一端形成于所述阴极和所述阳极中，所述第二接触结构2062的另一端形成于与所述熔丝元件上下重叠的所述阴极和所述阳极中。
在本发明中所述上下重叠是指在熔丝元件厚度延伸方向上重叠，在没有特殊说明的情况下，本发明中所述上下重叠均参照该解释。
具体地，所述第一接触结构2061位于所述熔丝元件的外侧，仅嵌于所述阳极和所述阴极中，与所述阴极和所述阳极电连接。
所述第二接触结构2062则是部分位于所述阴极和所述阳极中，部分位于阴极、所述阴极与熔丝元件重叠的区域。
本发明通过所述阴极和所述阳极的厚度与所述熔丝元件的厚度的不同来实现熔丝元件的熔断，而不再通过熔丝元件两端宽度大于所述熔丝元件中间宽度的结构实现熔丝元件的熔断，通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
实施例五
本发明还提供了一种电子装置，包括实施例一至五之一所述的熔丝结构。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的熔丝结构，因而具有更好的性能。
其中，图6示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例一所述的熔丝结构，所述熔丝结构包括阴极；阳极，与所述阴极间隔设置；熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；其中，所述熔丝元件的厚度小于所述阴极和所述阳极的厚度。通过所述改变可以减小熔丝元件的尺寸，可以更容易的集成到高密度的IC电路中。
本发明的电子装置，由于采用了上述熔丝结构，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种熔丝结构，其特征在于，所述熔丝结构包括：
阴极；
阳极，与所述阴极间隔设置；
熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；
接触结构，所述接触结构分别形成于所述阴极和所述阳极中，所述接触结构包括形成于所述阴极和所述阳极与所述熔丝元件在所述熔丝元件的厚度延伸的方向上重叠的部分中的结构；
其中，所述熔丝元件的厚度小于所述阴极的厚度，且所述熔丝元件的厚度也小于所述阳极的厚度。
2.根据权利要求1所述的熔丝结构，其特征在于，所述熔丝元件的两端分别位于所述阴极上和所述阳极上。
3.根据权利要求2所述的熔丝结构，其特征在于，所述熔丝元件至少部分地覆盖所述阳极和所述阴极。
4.根据权利要求3所述的熔丝结构，其特征在于，所述熔丝元件为宽度一致的条形结构。
5.根据权利要求3所述的熔丝结构，其特征在于，所述熔丝元件的中心部分的宽度小于所述熔丝元件的两端部分的宽度。
6.根据权利要求5所述的熔丝结构，其特征在于，所述熔丝元件的所述中心部分为长方体状，所述两端部分也为长方体状。
7.根据权利要求5所述的熔丝结构，其特征在于，所述熔丝元件与所述阴极连接的一端的宽度与所述熔丝元件与所述阳极连接的另一端的宽度不同。
8.根据权利要求1所述的熔丝结构，其特征在于，所述熔丝元件的中心部分为长方体状，所述熔丝元件的与所述阴极和所述阳极连接的两端部分均为长方体状，所述两端部分与所述中心部分连接的部分为锥体状。
9.根据权利要求1所述的熔丝结构，其特征在于，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构形成于所述阴极和所述阳极中，所述第二接触结构的一端形成于所述阴极中和所述阳极中，所述第二接触结构的另一端形成于所述阴极和所述阳极与所述熔丝元件在所述熔丝元件的厚度延伸的方向上重叠的部分中。
10.根据权利要求1所述的熔丝结构，其特征在于，所述阴极中形成的所述接触结构的数目与所述阳极中形成的所述接触结构的数目不同。
11.根据权利要求1所述的熔丝结构，其特征在于，所述熔丝结构还包括：
半导体衬底；
所述阴极和所述阳极间隔地位于所述半导体衬底上；
所述熔丝元件位于所述阴极、所述阳极以及所述阴极和所述阳极间的所述半导体衬底上。
12.根据权利要求1或11所述的熔丝结构，其特征在于，所述阴极、所述阳极和所述熔丝元件使用多晶硅或金属材料。
13.根据权利要求11所述的熔丝结构，其特征在于，所述半导体衬底中形成有阱区，在所述阱区中形成有隔离结构，所述阴极、所述阳极和所述熔丝元件形成于所述隔离结构上。
14.一种电子装置，其特征在于，所述电子装置包括权利要求1至13之一所述的熔丝结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710060330.3A CN108346643B (zh) | 2017-01-24 | 2017-01-24 | 一种熔丝结构及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710060330.3A CN108346643B (zh) | 2017-01-24 | 2017-01-24 | 一种熔丝结构及电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346643A CN108346643A (zh) | 2018-07-31 |
| CN108346643B true CN108346643B (zh) | 2019-12-24 |
Family
ID=62962895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710060330.3A Active CN108346643B (zh) | 2017-01-24 | 2017-01-24 | 一种熔丝结构及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346643B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592078A1 (en) * | 1992-09-23 | 1994-04-13 | Actel Corporation | Antifuse element and fabrication method |
| US6444503B1 (en) * | 2002-02-07 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Fabricating electrical metal fuses without additional masking |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04209437A (ja) * | 1990-11-30 | 1992-07-30 | Nec Corp | 半導体装置 |
| US7759765B2 (en) * | 2006-07-07 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device mounted with fuse memory |
| US7960760B2 (en) * | 2006-12-28 | 2011-06-14 | Texas Instruments Incorporated | Electrically programmable fuse |
| US7838963B2 (en) * | 2007-10-26 | 2010-11-23 | International Business Machines Corporation | Electrical fuse having a fully silicided fuselink and enhanced flux divergence |
| US20090243032A1 (en) * | 2008-03-27 | 2009-10-01 | Shi-Bai Chen | Electrical fuse structure |
-
2017
- 2017-01-24 CN CN201710060330.3A patent/CN108346643B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592078A1 (en) * | 1992-09-23 | 1994-04-13 | Actel Corporation | Antifuse element and fabrication method |
| US6444503B1 (en) * | 2002-02-07 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Fabricating electrical metal fuses without additional masking |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346643A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11450555B2 (en) | Method for forming semiconductor device having isolation structures with different thicknesses | |
| CN103915501B (zh) | 由悬空硅进行电介质隔离的finfet及其制造方法 | |
| US9324859B2 (en) | Semiconductor device and method of forming the same | |
| US20060079068A1 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| JP2008517457A (ja) | 表面側コンタクト及び垂直トレンチ分離を有する半導体装置及びその製造方法 | |
| US10886181B2 (en) | Semiconductor device | |
| US10991702B2 (en) | Semiconductor device and method of preparing the same | |
| CN106601687B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108346643B (zh) | 一种熔丝结构及电子装置 | |
| CN110729190B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9443857B2 (en) | Vertical fin eDRAM | |
| CN109037214B (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107799593B (zh) | 一种垂直FinFET器件及其制备方法、电子装置 | |
| US20080070373A1 (en) | Manufacturing method of a memory device | |
| CN105679826A (zh) | 半导体器件 | |
| US9653344B2 (en) | Device isolation structure and manufacture method | |
| CN106257672B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN111328428B (zh) | 在三维存储器件中具有抗蚀刻层的半导体插塞 | |
| CN111180450B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107170723B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107689330B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106558527B (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |