CN108306637A - 一种采用双路电压控制压控振荡器的电荷泵锁相环 - Google Patents

Abstract

本发明提供了一种采用双路电压控制压控振荡器的电荷泵锁相环，该锁相环包括N级环形振荡器B200和放大整形电路B201，接收由电荷泵锁相环的电荷泵及环路滤波器分别产生的两路控制电压，并根据该控制电压生成一定频率的正弦波振荡信号，并将其整形为方波，作为电荷泵锁相环的数字分频器的输入信号。本发明与传统的压控振荡器相比，以两个控制电压VC1和VC2作为调谐电压，VC1作为粗调电压，VC2作为细调电压，兼顾调谐速度与振荡信号质量，能够有效加快电荷泵锁相环的锁定。

Description

一种采用双路电压控制压控振荡器的电荷泵锁相环

技术领域

本发明涉及一种采用双路电压控制压控振荡器的电荷泵锁相环，属于集成电路技术领域。

背景技术

锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，能够提供低噪声的时钟信号，在无线通信、导航、计算机等领域中得到了广泛的应用。电荷泵锁相环是数模混合锁相环的典型代表，其理论静态相位误差为零，具有高速、低抖动、低功耗等显著优势，是目前应用最为广泛的锁相环。电荷泵锁相环的基本结构如图1所示。

随着集成电路工艺的不断进步和规模的持续增加，集成电路系统对锁相环电路性能的要求越来越高。锁相环不仅要能够输出频率范围宽、时域抖动低的高质量时钟，同时还要尽可能地加快锁定速度并降低功耗，以满足高集成度系统和高速应用的需要。而从锁相环的原理可知，加快锁定速度通常要以牺牲噪声性能为代价。

目前常见的电荷泵锁相环大多采用单一控制电压的压控振荡器结构，通过带宽切换或预启动策略提升锁相环的锁定速度，其主要问题是需要设计额外的电路模块，增加了硬件消耗和版图面积，同时带来了功耗的上升，不利于集成。

发明内容

本发明解决的技术问题为：克服现有技术的不足，提供一种采用双路电压控制压控振荡器的电荷泵锁相环，利用双路电压同时控制振荡器，在保证噪声性能的前提下，加快电荷泵锁相环的锁定。

本发明解决的技术方案为：一种采用双路电压控制压控振荡器的电荷泵锁相环，包括鉴相器B102、电荷泵B103、环路滤波器B104和压控振荡器电路B105，所述压控振荡器电路，包括N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。

所述振荡器延迟级包括偏置电路B301、振荡器延迟级主体B302和偏置电路B303，其中：

偏置电路B301包括运算放大器A321、PMOS管M305和NMOS管M319；振荡器延迟级主体B302包括PMOS管M301、PMOS管M302、PMOS管 M303、PMOS管M304、NMOS管M311、NMOS管M312、NMOS管M313、 NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317和NMOS 管M318；偏置电路B303包括运算放大器A322、PMOS管M306和NMOS 管M3110；

PMOS管M301的栅极同时连接PMOS管M305的栅极和运算放大器 A321的输出端，PMOS管M301的漏极连接PMOS管M303的源极，PMOS 管M301的源极同时连接PMOS管M302的源极和电源；PMOS管M302的栅极同时连接PMOS管M306的栅极和运算放大器A322的输出端，PMOS管 M302的漏极连接PMOS管M304的源极；PMOS管M303的栅极作为振荡器延迟级的正输入端VIN1，PMOS管M303的漏极作为振荡器延迟级的负输出端VOUT1，并同时连接NMOS管M311的漏极、NMOS管M312的漏极、NMOS 管M312的栅极、NMOS管M313的漏极、NMOS管M314的漏极和NMOS 管M314的栅极；PMOS管M304的栅极作为振荡器延迟级的负输入端VIN2， PMOS管M304的漏极作为振荡器延迟级的正输出端VOU2，并同时连接 NMOS管M315的漏极、NMOS管M315的栅极、NMOS管M316的漏极、 NMOS管M317的漏极、NMOS管M317的栅极和NMOS管M318的漏极；PMOS管M305的漏极同时连接NMOS管M313的栅极、NMOS管M316的栅极、NMOS管M319的漏极、NMOS管M319的栅极以及运算放大器A321 的正输入端，PMOS管M305的源极连接电源；PMOS管M306的漏极同时连接NMOS管M311的栅极、NMOS管M318的栅极、NMOS管M3110的漏极、 NMOS管M3110的栅极以及运算放大器A322的正输入端，PMOS管M306 的源极接电源；

NMOS管M311的源极接地；NMOS管M312的源极接地；NMOS管M313 的源极接地；NMOS管M314的源极接地；NMOS管M315的源极接地；NMOS 管M316的源极接地；NMOS管M317的源极接地；NMOS管M318的源极接地；NMOS管M319的源极接地；NMOS管M3110的源极接地；

运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端 BIAS1；运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS2。

所述压控振荡器电路还包括放大整形电路B201，所述放大整形电路B201 接收压控振荡器电路输出的正弦波振荡信号，对其进行放大，将放大后的正弦波振荡信号整形为满摆幅的方波振荡信号并缓冲输出。

所述放大整形电路B201包括运算放大器A401、运算放大器A402、运算放大器A403、运算放大器A404、缓冲级G411、缓冲级G412、同相器B441、同相器B442、反相器B451和反相器B452；

运算放大器A401的正输入端同时连接放大整形电路B210的第一输入端 VINP和运算放大器A402的负输入端，运算放大器A401的负输入端同时连接放大整形电路B210的第二输入端VINN和运算放大器A402的正输入端，运算放大器A401的输出端同时连接运算放大器A403的负输入端和运算放大器 A404的正输入端；运算放大器A402的输出端同时连接运算放大器A403的正输入端和运算放大器A404的负输入端；运算放大器A403的输出端连接同相器B441和反相器452的输入端；运算放大器A404的输出端连接同相器B442 和反相器B451的输入端；同相器B441和反相器B451的输出端同时连接缓冲级G411的输入端，同相器B442和反相器B452的输出端同时连接缓冲级G412 的输入端，

缓冲级G411的输出端作为压控振荡器B105的第一输出端，用于输出正振荡信号VOUTP；缓冲级G412的输出端作为压控振荡器B105的第二输出端，用于输出负振荡信号VOUTN。

本发明与现有技术相比的有益效果在于：

(1)、本发明提供的压控振荡器采用双路电压同时控制的策略，其中一路控制电压直接来自电荷泵的输出，另一路控制电压则为电荷泵的输出经环路滤波器滤波后的电压。通过利用这两路控制电压各自的特点，能够在保证环形振荡器振荡信号噪声性能的前提下，加速振荡频率向目标频率的变化。

(2)、本发明提供了放大整形电路首先用模拟运算放大器放大正弦信号的摆幅，再利用同相器和反相器对摆幅放大后的信号进行进一步整形，最后经数字缓冲器将经过放大整形的信号输出。与传统的直接利用数字电路整形正弦信号的方法相比，该放大整形电路使得环形振荡器能够工作在较低的输出摆幅下，从而降低环形振荡器的功耗。

附图说明

图1为本发明实施例电荷泵锁相环的整体结构示意图；

图2为本发明实施例压控振荡器结构示意图；

图3为本发明实施例压控振荡器中的环形振荡器延迟级结构示意图；

图4为本发明实施例压控振荡器中的放大整形电路结构示意图；

图5(a)为常规的运算放大器输入、输出电压波形示意图；

图5(b)为本发明放大整形电路中的运算放大器输入、输出电压波形示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步详细描述。

图1为本发明提供的一种采用双路电压控制压控振荡器的电荷泵锁相环整体结构示意图。该电荷泵锁相环由输入分频器B101、鉴频鉴相器B102、电荷泵B103、环路滤波器B104、压控振荡器B105、输出分频器B106和反馈分频器B107组成。

所述压控振荡器电路包括两部分：N级环形振荡器和放大整形电路。

N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103 的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。

N级振荡器延迟级级联连接，第i级振荡器延迟级负输出端连接第i+1级振荡器延迟级的正输入端，第i级振荡器延迟级正输出端连接第i+1级振荡器延迟级的负输入端，i∈1～N-2；第N-1级振荡器延迟级的负输出端连接第N级振荡器延迟级的负输入端，第N-1级振荡器延迟级的正输出端连接第N级振荡器延迟级的正输入端，第1级振荡器延迟级的正输入端连接第N级振荡器延迟级的负输出端；第1级振荡器延迟级的负输入端连接第N级振荡器延迟级的正输出端；第N级振荡器延迟级的负输出端为压控振荡器电路的负输出端；第N级振荡器延迟级的正输出端为压控振荡器电路的正输出端。

如图2所示为4级环形振荡器B200，4级环形振荡器B200包括第一振荡器延迟级B201、第二振荡器延迟级B202、第三振荡器延迟级B203以及第四振荡器延迟级B204。

第一振荡器延迟级B201的正输入端同时连接第四振荡器延迟级B204的负输出端和放大整形电路的第一输入端VINP，第一振荡器延迟级B201的负输入端同时连接第四振荡器延迟级B204的正输出端和放大整形电路的第二输入端VINN，第一振荡器延迟级B201的负输出端连接第二振荡器延迟级B202的正输入端，第一振荡器延迟级B201的正输出端连接第二振荡器延迟级B202 的负输入端，第一振荡器延迟级B201的第一偏置电压输入端BIAS1同时连接外部输入的电压VC1、第二振荡器延迟级B202的第一偏置电压输入端BIAS1、第三振荡器延迟级B203的第一偏置电压输入端BIAS1以及第四振荡器延迟级 B204的第一偏置电压输入端BIAS1，第一振荡器延迟级B201的第二偏置电压输入端BIAS2同时连接外部输入的电压VC2、第二振荡器延迟级B202的第二偏置电压输入端BIAS2、第三振荡器延迟级B203的第二偏置电压输入端BIAS2 以及第四振荡器延迟级B204的第二偏置电压输入端BIAS2；第二振荡器延迟级B202的负输出端连接第三振荡器延迟级B203的正输入端，第二振荡器延迟级B202的正输出端连接第三振荡器延迟级B203的负输入端；第三振荡器延迟级B203的负输出端连接第四振荡器延迟级B204的负输入端，第三振荡器延迟级B203的正输出端连接第四振荡器延迟级B204的正输入端。

与传统的单路控制电压的环形振荡器不同，上述4级环形振荡器B200同时接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压 VC2作为控制电压，并根据这两路电压生成一定频率的正弦波振荡信号。VC1 能够根据鉴频鉴相器B102的比较结果快速变化，但高频分量较多；VC2由VC1 经过低通滤波得到，是更为理想纯净的直流电平，但在环路滤波器B104的作用下变化缓慢。本发明的4级环形振荡器B200则综合了这两种控制电压的优点，VC1作为粗调电压，使环形振荡器B200的振荡频率快速接近目标值，而 VC2则用作细调电压，更精确地调节振荡频率，减小振荡信号的相位噪声。

上述第一振荡器延迟级B201、第二振荡器延迟级B202、第三振荡器延迟级B203和第四振荡器延迟级B204结构相同，均包括偏置电路B301、振荡器延迟级主体B302和偏置电路B303，其中：

偏置电路B301包括运算放大器A321、PMOS管M305和NMOS管M319；振荡器延迟级主体B302包括PMOS管M301、PMOS管M302、PMOS管 M303、PMOS管M304、NMOS管M311、NMOS管M312、NMOS管M313、 NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317和NMOS 管M318；偏置电路B303包括运算放大器A322、PMOS管M306和NMOS 管M3110。

PMOS管M301的栅极同时连接PMOS管M305的栅极和运算放大器 A321的输出端，PMOS管M301的漏极连接PMOS管M303的源极，PMOS 管M301的源极同时连接PMOS管M302的源极和电源；PMOS管M302的栅极同时连接PMOS管M306的栅极和运算放大器A322的输出端，PMOS管 M302的漏极连接PMOS管M304的源极；PMOS管M303的栅极作为振荡器延迟级的正输入端VIN1，PMOS管M303的漏极作为振荡器延迟级的负输出端VOUT1，并同时连接NMOS管M311的漏极、NMOS管M312的漏极、NMOS 管M312的栅极、NMOS管M313的漏极、NMOS管M314的漏极和NMOS 管M314的栅极；PMOS管M304的栅极作为振荡器延迟级的负输入端VIN2， PMOS管M304的漏极作为振荡器延迟级的正输出端VOU2，并同时连接 NMOS管M315的漏极、NMOS管M315的栅极、NMOS管M316的漏极、 NMOS管M317的漏极、NMOS管M317的栅极和NMOS管M318的漏极；PMOS管M305的漏极同时连接NMOS管M313的栅极、NMOS管M316的栅极、NMOS管M319的漏极、NMOS管M319的栅极以及运算放大器A321 的正输入端，PMOS管M305的源极连接电源；PMOS管M306的漏极同时连接NMOS管M311的栅极、NMOS管M318的栅极、NMOS管M3110的漏极、 NMOS管M3110的栅极以及运算放大器A322的正输入端，PMOS管M306 的源极接电源。

NMOS管M311的源极接地；NMOS管M312的源极接地；NMOS管M313 的源极接地；NMOS管M314的源极接地；NMOS管M315的源极接地；NMOS 管M316的源极接地；NMOS管M317的源极接地；NMOS管M318的源极接地；NMOS管M319的源极接地；NMOS管M3110的源极接地。

运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端 BIAS1，运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS2。

PMOS管M303和PMOS管M304作为振荡器延迟级的输入级，PMOS 管M301和PMOS管M302作为电流源；NMOS管M311和NMOS管M312、 NMOS管M313和NMOS管M314、NMOS管M315和NMOS管M316以及 NMOS管M317和NMOS管M318分别作为4组对称负载，这种对称负载结构对电源噪声和晶体管衬底噪声不敏感，对于改善压控振荡器的线性度和噪声性能有很大的好处。

偏置电路B301和偏置电路B302利用负反馈原理，在第一偏置电压输入端BIAS1和第二偏置电压输入端BIAS2的电压改变时，同时调整PMOS管 M301、PMOS管M302、NMOS管M311、NMOS管M312、NMOS管M313、 NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317以及NMOS管M318的栅极电压，从而同时调节电流源PMOS管M301、PMOS 管M302的输出电流和4组对称负载NMOS管M311和NMOS管M312、NMOS 管M313和NMOS管M314、NMOS管M315和NMOS管M316以及NMOS 管M317和NMOS管M318的等效电阻值，保持环形振荡器输出的正弦波振荡信号摆幅稳定。

所述放大整形电路B201接收压控振荡器电路输出的正弦波振荡信号，对其进行放大，将放大后的正弦波振荡信号整形为满摆幅的方波振荡信号并缓冲输出。

如图3所示，所述放大整形电路B210包括运算放大器A401、运算放大器 A402、运算放大器A403、运算放大器A404、缓冲级G411、缓冲级G412、同相器B441、同相器B442、反相器B451和反相器B452。其中同相器B441 包括NMOS管M421和PMOS管M431；同相器B442包括NMOS管M423 和PMOS管M433；反相器B451包括NMOS管M422和PMOS管M432；反相器B452包括NMOS管M424和PMOS管M434。

运算放大器A401的正输入端同时连接放大整形电路B210的第一输入端 VINP和运算放大器A402的负输入端，运算放大器A401的负输入端同时连接放大整形电路B210的第二输入端VINN和运算放大器A402的正输入端，运算放大器A401的输出端同时连接运算放大器A403的负输入端和运算放大器 A404的正输入端；运算放大器A402的输出端同时连接运算放大器A403的正输入端和运算放大器A404的负输入端；运算放大器A403的输出端同时连接NMOS管M421的栅极、NMOS管M424的栅极、PMOS管M431的栅极和 PMOS管M434的栅极；运算放大器A404的输出端同时连接NMOS管M422 的栅极、NMOS管M423的栅极、PMOS管M432的栅极和PMOS管M433 的栅极；NMOS管M421的漏极连接电源，NMOS管M421的源极同时连接 NMOS管M422的漏极、PMOS管M431的源极、PMOS管M432的漏极和缓冲级G411的输入端；NMOS管M422的源极接地；NMOS管M423的漏极连接电源，NMOS管M423的源极同时连接NMOS管M424的漏极、PMOS 管M433的源极、PMOS管M434的漏极和缓冲级G412的输入端；NMOS管 M424的源极接地；PMOS管M431的漏极接地；PMOS管M432的源极接电源；PMOS管M433的漏极接地；PMOS管M434的源极接电源；缓冲级G411 的输出端作为压控振荡器B105的第一输出端，用于输出振荡信号VOUTP；缓冲级G412的输出端作为压控振荡器B105的第二输出端，用于输出振荡信号VOUTN。这两路振荡信号之间的相位差为180°。

放大整形电路B201接收来自4级环形振荡器B200的正弦波振荡信号，经过两级放大器、同相器和反相器以及缓冲级，将摆幅较小的正弦波振荡信号整形为两路满摆幅的方波振荡信号VOUTP和VOUTN，提供给输出分频器 B106和反馈分频器B107。放大整形电路B201首先用模拟运算放大器放大正弦信号的摆幅，再利用同相器和反相器对摆幅放大后的信号进行进一步整形，最后，经数字缓冲器将经过放大整形的信号输出。与传统的直接利用数字电路整形正弦信号的方法相比，放大整形电路B201使得4级环形振荡器B200的输出摆幅不受到数字电路阈值的限制，能够工作在较低的输出摆幅下，从而降低4级环形振荡器B200的功耗。

常规的运算放大器通常工作在线性放大区，其输入、输出电压波形示意图如图5(a)所示。曲线C501表示常规运算放大器输入电压摆幅与输出电压摆幅的关系，曲线C502表示常规运算放大器输入电压随时间变化的图象，曲线 C503表示常规运算放大器输出电压随时间变化的图象。当运算放大器工作在线性区时，若输入电压C502为正弦信号，则输出电压C503也为正弦信号，不会发生畸变。而放大整形电路B201中的运算放大器A401、运算放大器A402、运算放大器A403和运算放大器A404则利用运算放大器非线性放大区的特性，其输入、输出电压波形示意图如图5(b)所示。曲线C511表示运算放大器A401、运算放大器A402、运算放大器A403和运算放大器A404输入电压摆幅与输出电压摆幅的关系，曲线C512表示运算放大器A401、运算放大器A402、运算放大器A403和运算放大器A404输入电压随时间变化的图象，曲线C513表示运算放大器A401、运算放大器A402、运算放大器A403和运算放大器A404 输出电压随时间变化的图象。由于工作在非线性放大区，运算放大器A401、运算放大器A402、运算放大器A403和运算放大器A404的输入电压C512为正弦信号时，其输出信号C513会发生畸变，使输出信号C513不再是正弦信号，形状更接近方波，从而实现整形功能。

放大整形电路B201中的同相器B441、同相器B442、反相器B451和反相器B452对运算放大器A403和运算放大器A404输出的信号进行进一步整形，主要作用是使信号的边沿更加陡峭，形状更接近理想的方波。下面以同相器B441和反相器B451为例，说明其工作原理(为方便描述，将运算放大器 A403的输出信号命名为S461，将运算放大器A404的输出信号命名为S462)：同相器B441接收来自运算放大器A403的输出信号S461，反相器B451接收来自运算放大器A404的输出信号S462，其中运算放大器A403的输出信号与运算放大器404的输出信号之间有180°的相位差。在S461的上升沿(即S462 的下降沿)，NMOS管M421和PMOS管M432开启，同时对缓冲级G411的输入端充电，使缓冲级G411的输入端电位迅速上升；在S461的下降沿(即 S462的上升沿)，NMOS管M422和PMOS管M431开启，同时使缓冲级G411 的输入端放电，使缓冲级G411的输入端电位迅速下降。因此，在同相器B441 和反相器B451的共同作用下，缓冲级G411的输入端信号边沿将变得更加陡峭，形状更接近理想的方波。类似地，在同相器B442和反相器B452的共同作用下，缓冲级G412的输入端信号边沿也将变得更加陡峭，形状也更接近理想的方波。

本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (4)

1.一种采用双路电压控制压控振荡器的电荷泵锁相环，包括鉴相器B102、电荷泵B103、环路滤波器B104和压控振荡器电路B105，其特征在于所述压控振荡器电路，包括N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。

2.根据权利要求1所述的一种采用双路电压控制压控振荡器的电荷泵锁相环，其特征在于所述振荡器延迟级包括偏置电路B301、振荡器延迟级主体B302和偏置电路B303，其中：

偏置电路B301包括运算放大器A321、PMOS管M305和NMOS管M319；振荡器延迟级主体B302包括PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、NMOS管M311、NMOS管M312、NMOS管M313、NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317和NMOS管M318；偏置电路B303包括运算放大器A322、PMOS管M306和NMOS管M3110；

PMOS管M301的栅极同时连接PMOS管M305的栅极和运算放大器A321的输出端，PMOS管M301的漏极连接PMOS管M303的源极，PMOS管M301的源极同时连接PMOS管M302的源极和电源；PMOS管M302的栅极同时连接PMOS管M306的栅极和运算放大器A322的输出端，PMOS管M302的漏极连接PMOS管M304的源极；PMOS管M303的栅极作为振荡器延迟级的正输入端VIN1，PMOS管M303的漏极作为振荡器延迟级的负输出端VOUT1，并同时连接NMOS管M311的漏极、NMOS管M312的漏极、NMOS管M312的栅极、NMOS管M313的漏极、NMOS管M314的漏极和NMOS管M314的栅极；PMOS管M304的栅极作为振荡器延迟级的负输入端VIN2，PMOS管M304的漏极作为振荡器延迟级的正输出端VOU2，并同时连接NMOS管M315的漏极、NMOS管M315的栅极、NMOS管M316的漏极、NMOS管M317的漏极、NMOS管M317的栅极和NMOS管M318的漏极；PMOS管M305的漏极同时连接NMOS管M313的栅极、NMOS管M316的栅极、NMOS管M319的漏极、NMOS管M319的栅极以及运算放大器A321的正输入端，PMOS管M305的源极连接电源；PMOS管M306的漏极同时连接NMOS管M311的栅极、NMOS管M318的栅极、NMOS管M3110的漏极、NMOS管M3110的栅极以及运算放大器A322的正输入端，PMOS管M306的源极接电源；

NMOS管M311的源极接地；NMOS管M312的源极接地；NMOS管M313的源极接地；NMOS管M314的源极接地；NMOS管M315的源极接地；NMOS管M316的源极接地；NMOS管M317的源极接地；NMOS管M318的源极接地；NMOS管M319的源极接地；NMOS管M3110的源极接地；

运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS1；运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS2。

3.根据权利要求1所述的一种采用双路电压控制压控振荡器的电荷泵锁相环，其特征在于所述压控振荡器电路还包括放大整形电路B201，所述放大整形电路B201接收压控振荡器电路输出的正弦波振荡信号，对其进行放大，将放大后的正弦波振荡信号整形为满摆幅的方波振荡信号并缓冲输出。

4.根据权利要求1所述的一种采用双路电压控制压控振荡器的电荷泵锁相环，其特征在于所述放大整形电路B201包括运算放大器A401、运算放大器A402、运算放大器A403、运算放大器A404、缓冲级G411、缓冲级G412、同相器B441、同相器B442、反相器B451和反相器B452；

运算放大器A401的正输入端同时连接放大整形电路B210的第一输入端VINP和运算放大器A402的负输入端，运算放大器A401的负输入端同时连接放大整形电路B210的第二输入端VINN和运算放大器A402的正输入端，运算放大器A401的输出端同时连接运算放大器A403的负输入端和运算放大器A404的正输入端；运算放大器A402的输出端同时连接运算放大器A403的正输入端和运算放大器A404的负输入端；运算放大器A403的输出端连接同相器B441和反相器452的输入端；运算放大器A404的输出端连接同相器B442和反相器B451的输入端；同相器B441和反相器B451的输出端同时连接缓冲级G411的输入端，同相器B442和反相器B452的输出端同时连接缓冲级G412的输入端，

缓冲级G411的输出端作为压控振荡器B105的第一输出端，用于输出正振荡信号VOUTP；缓冲级G412的输出端作为压控振荡器B105的第二输出端，用于输出负振荡信号VOUTN。