CN103236842A - 差分环形振荡器以及校准差分环形振荡器的方法 - Google Patents

差分环形振荡器以及校准差分环形振荡器的方法 Download PDF

Info

Publication number
CN103236842A
CN103236842A CN2013100121891A CN201310012189A CN103236842A CN 103236842 A CN103236842 A CN 103236842A CN 2013100121891 A CN2013100121891 A CN 2013100121891A CN 201310012189 A CN201310012189 A CN 201310012189A CN 103236842 A CN103236842 A CN 103236842A
Authority
CN
China
Prior art keywords
ring oscillator
frequency
difference ring
adjustment signal
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100121891A
Other languages
English (en)
Other versions
CN103236842B (zh
Inventor
陈俊杰
郑仁亮
祝圣恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN103236842A publication Critical patent/CN103236842A/zh
Application granted granted Critical
Publication of CN103236842B publication Critical patent/CN103236842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells

Abstract

本发明提供一种差分环形振荡器以及校准差分环形振荡器的方法，其中该差分环形振荡器包含有连接为环形的多个延迟级，该多个延迟级的至少其一包含：电流源，用来依据一粗调信号来产生一偏压电流；一锁存电路，用来依据来自前一延迟级的差分输入信号来产生差分输出信号至下一延迟级；一电容阵列，用来依据微调信号来提供一第一电容；以及一变容装置，用来依据一可控制调整信号来提供一第二电容，以使该差分环形振荡器的一振荡频率被锁定在一目标频率；该粗调信号用来调整该振荡频率以达到包含该目标频率的一预定频率范围，且该微调信号用来调整该振荡频率以接近该预定频率范围中的该目标频率。本发明实施例能够对受到制程变异影响的环形振荡器进行校准，以产生具有预定目标频率的振荡信号。

Description

差分环形振荡器以及校准差分环形振荡器的方法
【技术领域】
本发明是有关于差分环形振荡器及相关的校准方法，尤其是指一种可对差分环形振荡器进行校准以补偿半导体制程变异的差分环形振荡器以及相关方法。
【背景技术】
在一锁相回路中，当该锁相回路操作在一频率锁定模式下，一振荡器用来依据一调整信号(tuning signal)以产生一振荡信号。由于架构简单且易于实现，环形振荡器经常使用在该锁相回路中。此外，环形振荡器的面积小，且当与其他系统整合时，因为没有使用电感，因此没有磁耦合(magnetic coupling)的问题。环形振荡器的另一个好处是环形振荡器的偶数级会产生正交的输出相位，因此不需要再除以二。然而，由于半导体制程变异(semiconductor process variation)的关系(即半导体制程转角(corner))，由环形振荡器所产生的振荡信号的频率可能会有很大的变化。因此，开发一种能够对受到制程变异影响的环形振荡器进行校准的方法，以产生具有预定目标频率的振荡信号已成为此领域所亟需解决的问题之一。
【发明内容】
本发明的目的之一在于提供一种能够校准受到半导体制程变异所影响的差分环形振荡器的装置与相关方法。
根据本发明的一实施例，提供一种差分环形振荡器。该差分环形振荡器包含有多个延迟级连接为一环形，其中该多个延迟级的至少其中之一包含有一电流源、一锁存电路、一电容阵列以及一变容装置。该电流源用来依据一粗调信号来产生一偏压电流。该锁存电路耦接至该电流源，且用来依据来自前一延迟级的差分输入信号来产生一差分输出信号至下一延迟级。该电容阵列耦接至该锁存电路，且用来依据一微调信号来提供一第一电容。该变容装置耦接至该电容阵列，用来依据一可控制调整信号来提供一第二电容以使该差分环形振荡器的一振荡频率被锁定在一目标频率。其中该粗调信号用来调整该差分环形振荡器的该振荡频率以达到包含有该目标频率的一预定频率范围，且该微调信号用来调整该差分环形振荡器的该振荡频率以接近该预定频率范围中的该目标频率。
根据本发明的另一实施例，提供一种用来校准差分环形振荡器的方法。该差分环形振荡器包含有多个延迟级，该多个延迟级的至少其中之一包含有一电流源、一锁存电路、一电容阵列以及一变容装置。该方法包含有：依据一粗调信号来产生一偏压电流；依据来自前一延迟级的一差分输入信号来产生差分输出信号至下一延迟级；依据微调信号来提供一第一电容；以及依据一可控制调整信号来提供一第二电容以使该差分环形振荡器的一振荡频率被锁定在一目标频率；其中该粗调信号用来调整该差分环形振荡器的该振荡频率以达到包含该目标频率的一预定频率范围，且该微调信号用来调整该差分环形振荡器的该振荡频率以接近该预定频率范围中的该目标频率。
本发明实施例通过使用电流源而非电压源来供应差分环形振荡器的电源，可以大幅地降低差分环形振荡器的频率推动效应，而通过使用变容装置来调整差分环形振荡器的第二电容，能够使差分环形振荡器在更小的压控振荡器增益之下达到较佳相位噪声。除此之外，藉由使用本发明的方法来校准差分环形振荡器的振荡频率，可以涵盖影响差分环形振荡器的所有制程变异(即所谓的tt、ff、ss、fs、sf转角)。此外，校准差分环形振荡器的另一个好处是使用本方法的电路具有较高的稳定性。
【附图说明】
图1为本发明差分环形振荡器的一实施例的结构示意图；
图2为本发明差分环形振荡器中的延迟级的一实施例的结构示意图；
图3为依据本发明频率校准架构来校准差分环形振荡器的一实施例的示意图；
图4为依据本发明而在粗调模式以及微调模式下由粗调信号以及微调信号所造成的输出信号的频率变化的一实施例的示意图；
图5为本发明对差分环形振荡器的振荡频率进行粗调的方法的一实施例的流程图；
图6为本发明对差分环形振荡器的振荡频率进行微调的方法的一实施例的流程图。
【具体实施方式】
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1，图1为本发明差分环形振荡器的一实施例的示意图。差分环形振荡器100包含有连接为环形的多个延迟级102、104。应注意的是，使用两个延迟级在此处仅供说明用途，而使用其他数目的延迟级(例如三或四个延迟级)同样属于本发明的范围。此外，延迟级102以及延迟级104的至少一个包含如图2所示的延迟级的电路。请注意，本发明的差分环形振荡器100的最佳模式是使用图2所示的延迟级来实现延迟级102以及延迟级104。图2为本发明差分环形振荡器100中的延迟级200的一实施例的结构示意图。延迟级200包含有一电流源202、一锁存电路204、一电容阵列(capacitive array)206以及一变容装置(varactor device)208。电流源202用来依据一粗调信号(coarse tuning signal)Sc来产生一偏压电流(bias current)。锁存电路204耦接至电流源202，且用来依据来自前一(previous)延迟级的差分输入信号Si+以及Si-来产生差分输出信号So+以及So-至下一(next)延迟级。电容阵列206耦接至锁存电路204，且用来依据一微调信号(fine tuning signal)Sf来提供第一电容。变容装置208耦接至电容阵列206，且用来依据可控制调整信号(controllable tuning signal)Vt来提供第二电容，以使差分环形振荡器100的振荡频率Fo被锁定在一目标频率Ft，其中粗调信号Sc用来调整差分环形振荡器100的振荡频率Fo以达到包含有目标频率Ft的一预定频率范围FR，以及微调信号Sf用来调整差分环形振荡器100的振荡频率Fo以接近位于预定频率范围FR中的目标频率Ft。
电流源202包含有二极体接法晶体管(diode-connected transistor)2022、多个晶体管2024以及一滤波电路2026。二极体接法晶体管2022为P型场效晶体管(P-type field-effect transistor)，且二极体接法晶体管2022耦接至一参考电压(即一供应电压)Vdd以及一参考电流Ir。多个晶体管2024中的每一个晶体管都是P型场效晶体管，然而，为求简单明了，在图2中仅以一P型场效晶体管来表示多个晶体管2024，另外，每一P型场效晶体管具有一栅极端、一源极端以及一漏极端。在此实施例中，滤波电路2026包含有一电容器Cf以及一电阻Rf，并且耦接于二极体接法晶体管2022以及多个晶体管2024之间。多个晶体管2024的多个栅极端耦接至二极体接法晶体管2022的栅极端、多个晶体管2024的多个源极端耦接至参考电压Vdd，以及多个晶体管2024的多个漏极端耦接至锁存电路202的端点Nb，且多个晶体管2024用来镜射(mirror)参考电流Ir，以依据粗调信号Sc来产生偏压电流Ib，换句话说，多个晶体管2024包括多个二进制可编程晶体管(binary programmed transistor)。此外，另一电容器Cgm耦接于端点Nb以及接地电压Vgnd之间。
除此之外，锁存电路204包含有差分输入级2042、第一锁存单元2044、第二锁存单元2046以及阻抗元件(resistive device)2048。差分输入级2042耦接至电流源202的端点Nb，且具有第一输入端以及第二输入端，用来接收差分输入信号Si+、Si-的第一输入信号(即Si+)以及第二输入信号(即Si-)，以分别在第一输出端No1以及第二输出端No2产生差分输出信号So+、So-的第一输出信号(即So+)以及第二输出信号(即So-)。第一锁存单元2044耦接至电流源202的端点Nb、第一输出端No1以及第二输出端No2，并用来锁存第一输出信号So+以及第二输出信号So-。第二锁存单元2046耦接至第一输出端No1、第二输出端No2以及接地电压Vgnd，并用来锁存第一输出信号So+以及第二输出信号So-。阻抗元件2048包含有一第一电阻R1以及一第二电阻R2，第一电阻R1耦接于第二输出端No2以及接地电压Vgnd之间，而第二电阻R2耦接于第一输出端No1以及接地电压Vgnd之间。
差分输入级2042为一P型晶体管对，其包含有两个P型晶体管Mp1以及Mp2。第一锁存单元2044为P型晶体管锁存单元，其包含有两个P型晶体管Mp3以及Mp4。第二锁存单元2046为N型晶体管锁存单元，其包含有两个N型晶体管Mn1以及Mn2。此外，电容器Cgm用来增加P型晶体管Mp1以及P型晶体管Mp2的互导(transconductance)(即gm)，图2中已示出了P型晶体管Mp1、Mp2、Mp3、Mp4以及N型晶体管Mn1、Mn2，为求简单明了，更详细的描述在此便不作赘述。
变容装置208包含有多个电容器C1、C2、C3、C4，其中电容器C1以及电容器C2为可调的电容器，而电容器C1以及电容器C2的电容值由可控制调整信号Vt的电压电平来控制。更具体地说，多个电容器C1、C2、C3以及C4是以串联的方式连接，并且耦接至第一输出端No1以及第二输出端No2。可控制调整信号Vt被输入至介于电容器C1以及电容器C2之间的一端点Nt，并且被用来控制电容器C1以及电容器C2以提供该第二电容。
应注意的是，电容阵列206可以包含有多个电容器以及多个切换器(未显示于图中)，其中该多个切换器的连接由微调信号Sf来控制。为求简单明了，电容阵列206的详细构造在此不多作赘述。
供应于电流源202的参考电压Vdd由一低压降稳压器(low-dropout regulator)所提供。延迟级200的差分输入级2042以及第一锁存单元2044为P型输入级(例如P型金属氧化物半导体输入级)，且电流源202为一P型电流源(即偏压电流Ib由P型晶体管2024所提供)，因此可以降低该低压降稳压器的噪声，换句话说，可改善延迟级200的电源抑制比(Power Supply Rejection Ratio,PSRR)。
由于P型第一锁存单元2044以及N型第二锁存单元2046用来锁存延迟级200的第一输出信号So+以及第二输出信号So-，因此，P型第一锁存单元2044以及N型第二锁存单元2046可以用来定义差分环形振荡器100的振荡状况。此外，第一电阻R1以及第二电阻R2可被视为延迟级200的电阻性负载。
请参考图3，图3为依据本发明频率校准架构(frequency calibratingarrangement)300来校准差分环形振荡器100的一实施例的示意图。频率校准架构300用来校准受到半导体制程变异所影响的差分环形振荡器100。频率校准架构300包含有一侦测电路302、一开关电路304、上述的差分环形振荡器100、一分频电路306以及一处理电路308。请注意，侦测电路302可以包含有一相位/频率侦测器、一电荷泵电路及/或一低通滤波器，且侦测电路302用来侦测参考时钟信号Sref以及反馈时钟信号Sfed来产生一侦测信号Sdet。侦测信号Sdet用来于锁相回路锁定参考时钟信号Sref以产生一输出时钟信号时，产生一调整信号至差分环形振荡器100，其中该锁相回路包含有侦测电路302、差分环形振荡器100以及分频电路306。因此，在频率校准模式下，侦测电路302被关闭，及/或开关电路304被打开(即关闭)以阻挡侦测信号Sdet进入差分环形振荡器100。当频率校准架构300操作在频率校准模式下来校准差分环形振荡器100时，差分环形振荡器100、分频电路306以及处理电路308都会被致能。
在频率校准模式下，分频电路306用来对差分输出信号So+、So-(在图3中以So表示)进行分频，来产生一分频输出信号Sdiv。处理电路308用来在频率校准架构300运作在一粗调模式下时，产生粗调信号Sc至差分环形振荡器100，以及在频率校准架构300运作在一微调模式下时，产生微调信号Sf至差分环形振荡器100。微调信号Sf可以在该粗调模式下被设定为一预定信号，且粗调信号Sc在该微调模式下被固定在粗调模式中所决定出来的粗调信号。此外，差分环形振荡器100中每一延迟级200的可控制调整信号Vt在该粗调模式以及该微调模式下都被耦接至一预定参考电压Vref（例如供应电压Vdd）。
请参考图4，图4为依据本发明在该粗调模式以及该微调模式下由粗调信号Sc以及微调信号Sf所造成的输出信号So的频率变化的一实施例的示意图。在图4中，两种可供选择的机制1以及机制2被使用来追锁目标频率Ft。机制1用来通过粗调信号Sc以增加差分环形振荡器100中的每一延迟级200的偏压电流Ib，来使输出信号So的振荡频率达到或是超越预定频率范围FR的低标(lowerbound)Fth1，接着藉由微调信号Sf来降低差分环形振荡器100中的每一延迟级200中的电容阵列206的该第一电容，来使输出信号So的振荡频率达到或是接近图4中的目标频率Ft。机制2用来藉由粗调信号Sc以增加差分环形振荡器100中的每一延迟级200的偏压电流Ib，来使输出信号So的振荡频率达到或是刚好超越预定频率范围FR的高标(higher bound)Fth2，接着藉由微调信号Sf以增加差分环形振荡器100中的每一延迟级200中的电容阵列206的该第一电容，来使输出信号So的振荡频率达到或是接近图4中的目标频率Ft。
图5中进一步示意了校准差分环形振荡器100的粗调模式。请参考图3～5。图5为本发明对差分环形振荡器100的振荡频率Fo进行粗调以达到或是刚好超过预定频率范围FR的边界(即低标Fth1或是高标Fth2)的方法500的一实施例的流程图。倘若大体上可达到相同的结果，并不需要一定遵照图5所示的流程中的步骤顺序来进行，且图5所示的步骤不一定要连续进行，即其他步骤也可插入其中，此外，图5中的某些步骤也可根据不同实施例或设计需求而省略。方法500包含有：
步骤502：开始该粗调模式；
步骤504：打开开关电路304并且将差分环形振荡器100的可控制调整信号Vt连接至预定参考电压Vref；
步骤506：将差分环形振荡器100的微调信号Sf设定为一预定信号；
步骤508：经由粗调信号Sc来设定差分环形振荡器100中的每一延迟级200的起始偏压电流Ib；
步骤510：在一预定期间内计算由输出信号So所得到的分频输出信号Sdiv的周期数；
步骤512：判断输出信号So的振荡频率Fo是否达到预定频率范围FR的边界(即低标Fth1或是高标Fth2)？若没有，则进行步骤514，若有，则进行步骤516；
步骤514：经由粗调信号Sc来使得差分环形振荡器100中每一延迟级200的偏压电流Ib增加一单位偏压电流，接着，进行步骤510；
步骤516：纪录对应具有和预定频率范围FR的边界实质相等或是接近的一振荡频率的输出信号So的粗调信号Sc；
步骤518：结束该粗调模式。
在步骤506中，处理电路308经由该预定信号来设定差分环形振荡器100中的每一电容阵列206的电容为一预定电容值。在步骤508中，处理电路308经由粗调信号Sc来设定差分环形振荡器100中的每一延迟级200的偏压电流Ib。当差分环形振荡器100稳定的振荡时，处理电路308在一预定期间内计算由输出信号So所得到的分频输出信号Sdiv的周期数。在步骤512中，处理电路308依据该预定固定期间以及分频输出信号Sdiv的周期数来判断输出信号So的振荡频率Fo是否已经达到预定频率范围FR的边界。
若使用机制1来校准差分环形振荡器100，则处理电路308将会增加差分环形振荡器100中的每一延迟级200的起始偏压电流Ib，并且侦测输出信号So的振荡频率Fo，直到输出信号So的振荡频率Fo达到预定频率范围FR的低标Fth1为止。若是使用机制2来校准差分环形振荡器100，则处理电路308将会增加差分环形振荡器100中的每一延迟级200的起始偏压电流Ib，并且侦测输出信号So的振荡频率Fo，直到输出信号So的振荡频率Fo达到预定频率范围FR的高标Fth2为止。在步骤516中，处理电路308会纪录对应具有和预定频率范围FR的边界实质相等或是接近的一振荡频率的输出信号So的粗调信号Sc。本领域技术人员应可轻易理解如何使用分频输出信号Sdiv的周期数以及该预定期间来判断输出信号So的振荡频率Fo，故相关说明在此不多作赘述以求简洁。
图6进一步示意了校准差分环形振荡器100的微调模式。请参考图3～6。图6为本发明对差分环形振荡器100的振荡频率Fo进行微调以接近预定频率范围FR中的目标频率Ft的方法600的一实施例的流程图。倘若大体上可达到相同的结果，并不需要一定遵照图6所示的流程中的步骤顺序来进行，且图6所示的步骤不一定要连续进行，其他步骤也可插入其中，此外，图6中的某些步骤还可根据不同实施例或设计需求而省略。方法600包含有：
步骤602：开始该微调模式；
步骤604：打开开关电路304并且将差分环形振荡器100的可控制调整信号Vt连接至预定参考电压Vref；
步骤606：将差分环形振荡器100的粗调信号Sc设定为由步骤516中得到的校准过的粗调信号；
步骤608：经由微调信号Sf来调整差分环形振荡器100中的每一延迟级200的电容阵列206的第一电容；
步骤610：在一预定期间内计算由输出信号So所得到的分频输出信号Sdiv的周期数；
步骤612：判断输出信号So的振荡频率Fo是否达到目标频率Ft？若没有，则进行步骤608，若有，则进行步骤614；
步骤614：纪录对应具有实质相等于或是接近目标频率Ft的一振荡频率的输出信号So的微调信号Sf；
步骤618：结束该微调模式。
在步骤606中，处理电路308将差分环形振荡器100的粗调信号Sc设定为由步骤516中得到的校准过的粗调信号。若使用机制1来校准差分环形振荡器100，则处理电路308将会控制差分环形振荡器100中的粗调信号Sc，以使该微调模式的起始振荡频率Fo开始在预定频率范围FR的低标Fth1。若使用机制2来校准差分环形振荡器100，则处理电路308将会控制差分环形振荡器100中的粗调信号Sc，以使该微调模式的起始振荡频率Fo开始在预定频率范围FR的高标Fth2。
在步骤608中，处理电路308经由微调信号Sf来调整差分环形振荡器100中的每一延迟级200的电容阵列206的该第一电容，以改变输出信号So的子频带(sub-band)。请再次参考图4，若使用机制1来校准差分环形振荡器100，则处理电路308会降低差分环形振荡器100中的每一延迟级200的电容阵列206的该第一电容，以增加输出信号So的子频带(即从SubX5到SubX3)。若是使用机制2来校准差分环形振荡器100，则处理电路308会增加差分环形振荡器100中的每一延迟级200的电容阵列206的该第一电容，以降低输出信号So的子频带(即从SubX0到SubX2)。请注意，处理电路308可以使用二元搜寻法(binary searchmethod)来改变输出信号So的子频带。
每一次处理电路308改变输出信号So的子频带时，处理电路308会计算在该预定期间内由输出信号So所得到的分频输出信号Sdiv的周期数，以判断输出信号So的振荡频率Fo是否已经达到目标频率Ft(即步骤610以及步骤612)。处理电路308可以重复步骤608～612，直到输出信号So的振荡频率Fo达到或是接近目标频率Ft为止。在步骤614中，处理电路308纪录对应具有实质相等于或是接近目标频率Ft的一振荡频率的输出信号So的微调信号Sf。
藉由使用图5以及图6所示的方法，可校准差分环形振荡器100以产生具有实质相等于或是接近目标频率Ft的振荡频率的输出信号So。更具体地说，本发明所提出的方法首先调整差分环形振荡器100中的每一延迟级200的偏压电流Ib来对输出信号So的振荡频率进行粗调以达到预定频率范围FR，接着调整调整差分环形振荡器100中的每一延迟级200的电容阵列206的该第一电容来对输出信号So的振荡频率进行微调以达到或是接近目标频率Ft。接下来，在频率锁定模式下致能侦测电路302，并且将预定参考电压Vref从差分环形振荡器100中的每一延迟级200的可控制调整信号Vt断开，而开关电路304被关闭(即启用)以输出侦测信号Sdet为可控制调整信号Vt。在频率锁定模式下，锁相回路（其包含有侦测电路302、差分环形振荡器100以及分频电路306）从一开环(open-loop)改变成一闭环(closed-loop)，以锁定参考时钟信号Sref来产生具有实质相等于或是接近目标频率Ft的一振荡频率的输出信号So。
请再次参考图4，由于低标Fth1的振荡频率低于高标Fth2的振荡频率，因此由机制1所得到的校准偏压电流Ib会小于机制2所得到的校准偏压电流Ib，换句话说，由机制1所得到的差分环形振荡器100的操作电流(包括差分环形振荡器100中的每一延迟级200的偏压电流Ib)会小于由机制2所得到的差分环形振荡器100的操作电流。
藉由使用电流源202而非电压源来供应差分环形振荡器100的电源可以大幅地降低差分环形振荡器100的频率推动效应(frequency pushing effect)。此外，透过使用变容器(即电容器C1以及C2)来调整差分环形振荡器100的第二电容，差分环形振荡器100能够在更小的KVCO(即压控振荡器增益)之下达到较佳相位噪声(phase noise)。除此之外，藉由使用本发明图1～6所示范的方法来校准差分环形振荡器100的振荡频率Fo，本发明可以涵盖影响差分环形振荡器100的所有的制程变异(即所谓的tt、ff、ss、fs、sf转角(corner))。本发明校准差分环形振荡器100的另一个好处是使用本方法的电路具有较高的稳定性。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。

Claims (18)

1.一种差分环形振荡器，其特征在于，包含有：
多个延迟级，连接为一环形，其中该多个延迟级的至少其中之一包含有：
一电流源，用来依据一粗调信号来产生一偏压电流；
一锁存电路，耦接至该电流源，用来依据来自前一延迟级的差分输入信号来产生一差分输出信号至下一延迟级；
一电容阵列，耦接至该锁存电路，用来依据一微调信号来提供一第一电容；以及
一变容装置，耦接至该电容阵列，用来依据一可控制调整信号来提供一第二电容，以使该差分环形振荡器的一振荡频率被锁定在一目标频率；
其中该粗调信号用来调整该差分环形振荡器的该振荡频率至达到包含有该目标频率的一预定频率范围，以及该微调信号用来调整该差分环形振荡器的该振荡频率至接近该预定频率范围中的该目标频率。
2.如权利要求1所述的差分环形振荡器，其特征在于，当该电流源通过该粗调信号来调整该差分环形振荡器的该振荡频率以达到该预定频率范围时，该微调信号耦接至一预定电压电平。
3.如权利要求1所述的差分环形振荡器，其特征在于，当该电容阵列通过该微调信号来调整该差分环形振荡器的该振荡频率以接近该预定频率范围中的该预定频率时，该可控制调整信号耦接至一预定电压电平。
4.如权利要求1所述的差分环形振荡器，其特征在于，当该电容阵列通过该微调信号来调整该差分环形振荡器的该振荡频率以接近该预定频率范围中的该预定频率时，该粗调信号设定为调整该差分环形振荡器的该振荡频率达到该预定频率范围时的粗调信号。
5.如权利要求1所述的差分环形振荡器，其特征在于，该电流源包含有：
二极体接法晶体管，耦接至一参考电压以及一参考电流；以及
多个晶体管，每一晶体管都具有一栅极端、一源极端以及一漏极端；
其中该多个晶体管的多个栅极端耦接至该二极体接法晶体管的栅极端，该多个晶体管的多个源极端耦接至该参考电压，以及该多个晶体管的多个漏极端耦接至该锁存电路，且该多个晶体管用来镜射该参考电流以依据该粗调信号来产生该偏压电流。
6.如权利要求5所述的差分环形振荡器，其特征在于，该参考电压由一低压降稳压器所产生。
7.如权利要求5所述的差分环形振荡器，其特征在于，该粗调信号用来控制该多个晶体管来改变该偏压电流，以调整该差分环形振荡器的该振荡频率以达到该预定频率范围。
8.如权利要求1所述的差分环形振荡器，其特征在于，该锁存电路包含有：
一差分输入级，耦接至该电流源，该差分输入级具有第一输入端以及第二输入端，分别用来接收该差分输入信号的第一输入信号以及第二输入信号，以分别在第一输出端以及第二输出端产生该差分输出信号的第一输出信号以及第二输出信号；
一第一锁存单元，耦接至该电流源、该第一输出端以及该第二输出端，用来锁存该第一输出信号以及该第二输出信号；
一阻抗元件，耦接至该第一输出端、该第二输出端以及一参考电压；以及
一第二锁存单元，耦接至该第一输出端、该第二输出端以及该参考电压，用来锁存该第一输出信号以及该第二输出信号。
9.如权利要求8所述的差分环形振荡器，其特征在于，该电流源为P型晶体管电流源，该差分输入级为P型晶体管对，该第一锁存单元为P型晶体管锁存单元，以及该第二锁存单元为N型晶体管锁存单元。
10.如权利要求7所述的差分环形振荡器，其特征在于，该电容阵列包含有：
多个电容器，耦接至该第一输出端以及该第二输出端，用来依据该微调信号来提供该第一电容。
11.如权利要求10所述的差分环形振荡器，其特征在于，当该差分环形振荡器的该振荡频率高于该目标频率时，该微调信号用来增加由该多个电容提供的该第一电容。
12.如权利要求10所述的差分环形振荡器，其特征在于，当该差分环形振荡器的该振荡频率低于该目标频率时，该微调信号用来减少由该多个电容提供的该第一电容。
13.一种用来校准差分环形振荡器的方法，其特征在于，该差分环形振荡器包含有多个延迟级，该多个延迟级的至少其中之一包含有一电流源、一锁存电路、一电容阵列以及一变容装置，该方法包含有：
依据一粗调信号来产生一偏压电流；
依据来自前一延迟级的差分输入信号来产生差分输出信号至下一延迟级；
依据一微调信号来提供一第一电容；以及
依据一可控制调整信号来提供一第二电容，以使该差分环形振荡器的一振荡频率被锁定在一目标频率；
其中该粗调信号用来调整该差分环形振荡器的该振荡频率以达到包含有该目标频率的预定频率范围，以及该微调信号用来调整该差分环形振荡器的该振荡频率以接近该预定频率范围中的该目标频率。
14.如权利要求13所述的方法，其特征在于，当该差分环形振荡器的该振荡频率由该粗调信号来调整以达到该预定频率范围时，该方法另包含有：
耦接该微调信号至一预定电压电平。
15.如权利要求13所述的方法，其特征在于，当该差分环形振荡器的该振荡频率由该微调信号来调整以接近该预定频率范围中的该预定频率时，该方法另包含有：
耦接该可控制调整信号至一预定电压电平。
16.如权利要求13所述的方法，其特征在于，当该差分环形振荡器的该振荡频率由该微调信号来调整以接近该预定频率范围中的该预定频率时，该方法另包含有：
设定该粗调信号为调整该差分环形振荡器的该振荡频率达到该预定频率范围时的粗调信号。
17.如权利要求13所述的方法，其特征在于，依据该微调信号来提供该第一电容的步骤包含有：
当该差分环形振荡器的该振荡频率高于该目标频率时，控制该微调信号来增加该第一电容。
18.如权利要求13所述的方法，其特征在于，依据该微调信号来提供该第一电容的步骤包含有：
当该差分环形振荡器的该振荡频率低于该目标频率时，控制该微调信号来减少该第一电容。
CN201310012189.1A 2012-01-12 2013-01-11 差分环形振荡器以及校准差分环形振荡器的方法 Active CN103236842B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261585813P 2012-01-12 2012-01-12
US61/585,813 2012-01-12
US13/615,543 2012-09-13
US13/615,543 US8710930B2 (en) 2012-01-12 2012-09-13 Differential ring oscillator and method for calibrating the differential ring oscillator

Publications (2)

Publication Number Publication Date
CN103236842A true CN103236842A (zh) 2013-08-07
CN103236842B CN103236842B (zh) 2015-11-18

Family

ID=48779562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310012189.1A Active CN103236842B (zh) 2012-01-12 2013-01-11 差分环形振荡器以及校准差分环形振荡器的方法

Country Status (2)

Country Link
US (1) US8710930B2 (zh)
CN (1) CN103236842B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202043A (zh) * 2014-08-06 2014-12-10 杭州电子科技大学 一种基于环形结构的正交推-推压控振荡器
CN107769769A (zh) * 2017-10-18 2018-03-06 西安全志科技有限公司 振荡器的功率控制电路及其控制方法、集成芯片
CN108155891A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第五十四研究所 一种时钟产生电路
CN108306637A (zh) * 2018-01-24 2018-07-20 北京时代民芯科技有限公司 一种采用双路电压控制压控振荡器的电荷泵锁相环
CN109412583A (zh) * 2017-08-16 2019-03-01 三星电子株式会社 包括变抗器电路的振荡器及其操作方法
CN110233620A (zh) * 2019-06-05 2019-09-13 长沙景美集成电路设计有限公司 一种应用于usb从设备时钟系统的自校正算法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827237B (zh) * 2015-01-06 2018-09-07 中芯国际集成电路制造(上海)有限公司 延时电路和压控振荡器
US9876979B1 (en) * 2016-12-06 2018-01-23 Omnivision Technologies, Inc. Current generator
KR102366972B1 (ko) * 2017-12-05 2022-02-24 삼성전자주식회사 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법
CN108712169A (zh) * 2018-08-23 2018-10-26 江苏科大亨芯半导体技术有限公司 低功耗锁相环频率综合器
US11025234B1 (en) 2020-02-24 2021-06-01 International Business Machines Corporation Process and temperature compensated ring oscillator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294962B1 (en) * 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
CN1359559A (zh) * 1999-07-01 2002-07-17 艾利森电话股份有限公司 振荡电路
CN101103521A (zh) * 2004-11-04 2008-01-09 格努姆有限公司 可调环形振荡器
TW201023523A (en) * 2008-12-03 2010-06-16 Mstar Semiconductor Inc Delay cell of ring oscillator and associated method
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862306B2 (ja) 1995-06-23 2006-12-27 三菱電機株式会社 半導体装置
US6396358B1 (en) 2001-01-31 2002-05-28 International Business Machines Corporation Dual-control ring voltage controlled oscillator
US20020175772A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. Power efficient delay stage for a voltage-controlled oscillator
US7336134B1 (en) 2004-06-25 2008-02-26 Rf Micro Devices, Inc. Digitally controlled oscillator
US7348860B2 (en) 2006-01-13 2008-03-25 International Business Machines Corporation Triple-input relaxation oscillator with differential controllability
JP5233444B2 (ja) * 2008-06-30 2013-07-10 富士通株式会社 歪補償増幅器および前置歪補償増幅装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294962B1 (en) * 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
CN1359559A (zh) * 1999-07-01 2002-07-17 艾利森电话股份有限公司 振荡电路
CN101103521A (zh) * 2004-11-04 2008-01-09 格努姆有限公司 可调环形振荡器
TW201023523A (en) * 2008-12-03 2010-06-16 Mstar Semiconductor Inc Delay cell of ring oscillator and associated method
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202043A (zh) * 2014-08-06 2014-12-10 杭州电子科技大学 一种基于环形结构的正交推-推压控振荡器
CN104202043B (zh) * 2014-08-06 2017-09-12 杭州电子科技大学 一种基于环形结构的正交推‑推压控振荡器
CN109412583A (zh) * 2017-08-16 2019-03-01 三星电子株式会社 包括变抗器电路的振荡器及其操作方法
CN109412583B (zh) * 2017-08-16 2023-10-20 三星电子株式会社 包括变抗器电路的振荡器及其操作方法
CN107769769A (zh) * 2017-10-18 2018-03-06 西安全志科技有限公司 振荡器的功率控制电路及其控制方法、集成芯片
CN108155891A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第五十四研究所 一种时钟产生电路
CN108306637A (zh) * 2018-01-24 2018-07-20 北京时代民芯科技有限公司 一种采用双路电压控制压控振荡器的电荷泵锁相环
CN108306637B (zh) * 2018-01-24 2021-09-21 北京时代民芯科技有限公司 一种采用双路电压控制压控振荡器的电荷泵锁相环
CN110233620A (zh) * 2019-06-05 2019-09-13 长沙景美集成电路设计有限公司 一种应用于usb从设备时钟系统的自校正算法
CN110233620B (zh) * 2019-06-05 2023-09-22 长沙景美集成电路设计有限公司 一种应用于usb从设备时钟系统的自校正算法

Also Published As

Publication number Publication date
CN103236842B (zh) 2015-11-18
US8710930B2 (en) 2014-04-29
US20130181781A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
CN103236842A (zh) 差分环形振荡器以及校准差分环形振荡器的方法
US7978017B2 (en) Control voltage generator for a clock, frequency reference, and other reference signal generator
US8093958B2 (en) Clock, frequency reference, and other reference signal generator with a controlled quality factor
US20080104435A1 (en) Clock Generator, Timing and Frequency Reference with Crystal-Compatible Power Management
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US9584133B2 (en) Temperature compensated oscillator with improved noise performance
CN101453209A (zh) 时钟、频率参考和其它参考信号产生器
US20090146750A1 (en) Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US20090146748A1 (en) Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US8140040B1 (en) Method and apparatus for a temperature compensated phase locked loop supporting a continuous stream receiver in an integrated circuit
US9070510B2 (en) Frequency tuning and step control of a digitally controlled oscillator
US20180183442A1 (en) Digitally controlled oscillator with temperature compensation
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
US10069411B2 (en) Differential charge pump with extended output control voltage range
CN113489460B (zh) Rc振荡电路及rc振荡器
US9287825B2 (en) Inductive-capacitive (LC) voltage controlled oscillator (VCO) having tuning range controlled by a digital-to-analog converter (DAC) with programmable tail current
US20170070192A1 (en) Apparatus and methods for reducing supply noise conversion to phase noise
US9520829B1 (en) Apparatus and method of fine capacitance tuning for high resolution digitally controlled oscillator
US7157954B2 (en) Semiconductor type two phase locked loop filter
US7382181B2 (en) Method and apparatus for tuning GMC filter
US7250824B2 (en) Voltage controlled oscillator with linear capacitance
US10985767B2 (en) Phase-locked loop circuitry having low variation transconductance design
US20110275334A1 (en) Servo loop for quality-factor compensation in a capacitor array
TW201725864A (zh) 振盪頻率產生電路及控制方法
US10826429B2 (en) Compensation module, oscillation circuit, and associated compensation method capable of reducing sensitivity of output oscillation signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant