CN108271088A - 光模块的cdr带宽调整方法及装置 - Google Patents
光模块的cdr带宽调整方法及装置 Download PDFInfo
- Publication number
- CN108271088A CN108271088A CN201810030093.0A CN201810030093A CN108271088A CN 108271088 A CN108271088 A CN 108271088A CN 201810030093 A CN201810030093 A CN 201810030093A CN 108271088 A CN108271088 A CN 108271088A
- Authority
- CN
- China
- Prior art keywords
- modulus value
- optical module
- length
- lock signal
- losing lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/564—Power control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0086—Network resource allocation, dimensioning or optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
Abstract
本发明提供一种光模块的CDR带宽调整方法及装置。该方法包括:确定光模块是否产生失锁信号;若所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,所述第一模值对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。本发明实施例可以根据光模块当前的数据锁定情况对光模块的CDR带宽进行自适应调整,效率较高,而且调整后的CDR带宽值是在该单板上正常工作的最小带宽值,既能实现锁定单板信号,同时又兼顾了抖动性能。
Description
技术领域
本发明涉及光通信技术领域,尤其涉及一种光模块的CDR带宽调整方法及装置。
背景技术
时钟恢复电路(Clock Data Recovery,简称CDR)是光模块中的关键组成部分,CDR的作用主要是从接收到的信号中提取出数据序列,并且恢复出与数据序列相对应的时钟时序信号,从而还原接收到的具体信息。CDR带宽是CDR的一个重要指标,它主要影响光模块的数据锁定时间、抖动指标,决定着光模块的关键性能。若CDR带宽的取值比较大,光模块的数据锁定时间则比较短,但是抖动性能则会变差;反之,若CDR带宽的取值比较小,这时抖动性能会变好,但是锁定时间会变长,严重的情况下会在个别系统单板上数据失锁,造成光模块不能正常使用。
一般光模块在设计完成以后,其CDR带宽值就已经确定,而光模块在使用过程中会遇到不同类型的系统单板,因此在使用过程中,很有可能会遇到数据失锁现象或者是抖动指标不满足客户要求,此时就需要光模块厂家人工修改光模块的配置参数来适应客户的系统单板,具体可以通过调整光模块中的激光器驱动芯片中寄存器的值来调整CDR带宽值,由于需要兼顾单板信号锁定时间以及系统抖动性能,因此人工操作不便利。
发明内容
本发明提供一种光模块的CDR带宽调整方法及装置,以解决上述调整CDR带宽值时,人工操作不便利的问题。
第一方面,本发明提供一种光模块的CDR带宽调整方法,包括:
确定光模块是否产生失锁信号;
若光模块产生失锁信号,则将光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
第二方面,本发明提供一种光模块的CDR带宽调整装置,包括:
确定模块,用于确定光模块是否产生失锁信号;
处理模块,用于若所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,所述第一模值对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
本发明实施例的光模块的CDR带宽调整方法,首先确定光模块是否产生失锁信号;若光模块产生失锁信号,则将光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值,上述过程中,可以根据光模块当前的数据锁定情况对光模块的CDR电路中的可变模可逆计数器的模值进行调整,即对CDR带宽进行自适应调整,效率较高,而且调整后的CDR带宽值是在该单板上正常工作的最小带宽值,既能实现锁定单板信号,同时又兼顾了抖动性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1A是光模块结构示意图;
图1B是CDR电路中数字锁相环电路的结构示意图;
图2是本发明提供的光模块的CDR带宽调整方法一实施例的流程示意图;
图3是本发明提供的方法一实施例的场景示意图;
图4是本发明提供的光模块的CDR带宽调整装置一实施例的结构示意图。
通过上述附图,已示出本公开明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围,而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的设备的例子。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先对本发明所涉及的名词进行介绍:
CDR带宽是指CDR电路能够跟踪的频率的带宽。
首先对本发明所涉及的应用场景进行介绍:
目前一般的光模块使用的激光器驱动芯片一般都集成了CDR部分,即如图1A所示,激光器驱动芯片包括激光器驱动器和CDR部分,图1A中的光模块还包括:光功率自动控制电路(APC)、光发射次模块(Transmitter Optical Sub-Assembly,简称TOSA)、光接收次模块(Receiver Optical Sub-Assembly,简称ROSA)和微控制单元(Micro Control Unit,简称MCU),可以通过调节激光器驱动芯片的寄存器的值来进行CDR带宽的调节,具体是光模块在使用过程中需要人工根据使用情况对寄存器的值进行调节。一般光模块在设计完成以后,其CDR带宽值就已经确定,无法同时兼顾到锁定时间以及抖动性能,而光模块在使用过程中会遇到不同类型的系统单板,因此在使用过程中,很有可能会遇到数据失锁现象或者是抖动指标不满足客户要求,此时就需要光模块厂家人工修改光模块的配置参数来适应客户的系统单板,具体可以通过调整光模块中的激光器驱动芯片中寄存器的值来调整CDR带宽值,操作较为繁琐。
光模块中,激光器驱动芯片与MCU通过集成电路总线(Inter-IntegratedCircuit,简称IIC)进行通信,当光模块的CDR处于数据失锁状态或者是锁定时间超过规定值,激光器驱动器会产生失锁信号,也就是CDR(Loss of Lock,简称LOL)信号,该LOL信号会通过IIC通信方式传送到MCU,然后MCU通过IIC通信方式传输到系统单板,进行相应的报警。
CDR部分的电路一般主要包括数字锁相环电路,如图1B所示,主要结构包括数字鉴相器、可变模可逆计数器(如K变模可逆计数器)、频率切换电路以及N分频器,Kclock、IDclock由系统时钟直接输入,Fin表示数字鉴相器的输入信号,Fout表示N分频器的输出信号,IDout为频率切换电路的输出信号。其中可变模可逆计数器的模值(如K值)以及N值可由外部控制,可变模可逆计数器的模值的大小决定了数字锁相环的跟踪步长,模值越大,跟踪步长越小,锁定时的相位误差越小(即抖动性能越好),同时捕获时间越长(即锁定时间变长);模值越小,跟踪步长越大,锁定时的相位误差越大(即抖动性能越差),同时捕获时间越短(即锁定时间变短)。
N分频器是对中心频率进行跟踪,N值主要是决定了CDR电路的中心频率。因此可变模可逆计数器的模值的取值会影响CDR带宽,而CDR带宽则主要决定光模块的数据锁定时间以及抖动性能。
本发明实施例的光模块的CDR带宽调整方法,旨在解决上述调整CDR带宽值时,人工操作不便利的问题。
图2是本发明提供的光模块的CDR带宽调整方法一实施例的流程示意图。如图2、图3所示,本实施例提供的方法,包括:
步骤201、确定光模块是否产生失锁信号;
步骤202、若光模块产生所述失锁信号,则将光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
具体的,光模块上电以后会先尝试对系统单板的信号进行锁定,此时若不能锁定单板信号,说明此时光模块的CDR带宽太小,精度太高,不能完成对单板信号的跟踪,此时,对应的光模块的CDR电路中的可变模可逆计数器的模值较大,激光器驱动芯片会发出失锁信号,即LOL信号,MCU接收到失锁信号以后,对光模块的CDR电路中的可变模可逆计数器的模值进行调整,也即对CDR带宽进行调整,将可变模可逆计数器的模值减小为第一模值,此时激光器驱动芯片不会发出失锁信号。该第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值,即既能锁定单板信号,同时也兼顾了抖动性能。
本实施例的光模块的CDR带宽调整方法,确定光模块是否产生失锁信号;若光模块产生失锁信号,则将光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值,上述过程中,可以根据光模块当前的数据锁定情况对光模块的CDR电路中的可变模可逆计数器的模值进行调整,即对CDR带宽进行自适应调整,效率较高,而且调整后的CDR带宽是在该单板上正常工作的最小带宽值,既能实现锁定单板信号,同时又兼顾了抖动性能。
在上述实施例的基础上,可选的,步骤202具体可以采用如下方式实现:
根据第一步长Si将模值进行减小,得到第二模值;
将模值更新为第二模值,更新第一步长Si为第一步长Si+1,重复执行根据第一步长Si将模值进行减小的步骤,直至光模块未产生失锁信号;i的初始值为1,i为大于1的整数;
根据第二步长对第二模值进行增大,得到第一模值;
其中,第二步长小于第一步长。
具体的,若光模块产生失锁信号,则说明此时光模块的CDR带宽太小,精度太高,不能完成对单板信号的跟踪,即可变模可逆计数器的模值较大,此时需要对可变模可逆计数器的模值进行调整,也即对CDR带宽进行调整。
由于当前的模值可能较大,因此首先采用分段优化的方法,来快速锁定到第一模值的预设范围内,即可以采用较大步长减小可变模可逆计数器的模值,每次减小的步长可以相同,也可以不同,直至光模块不产生失锁信号。首先,根据第一步长S1将模值进行减小,得到第二模值,将模值更新为第二模值,更新第一步长S1为第一步长S2,重复执行上述步骤,直至光模块未产生失锁信号。
此时,得到的第二模值对应的CDR带宽可能不是光模块未产生失锁信号的最小带宽值,因此根据第二步长对第二模值进行增大,得到第一模值;第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
由于第二步长小于第一步长,因此上述过程中是先进行粗调,然后进行细调,逐步调整到第一模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
在上述实施例的基础上,可选的,步骤201之前,还可以进行如下操作:
确定模值是否为预设的初始值;
若模值是预设的初始值,且光模块产生失锁信号,则执行根据第一步长Si将模值进行减小的步骤。
具体的,可以预先设置一个CDR带宽调整范围对应的可变模可逆计数器的模值范围,例如模值范围为S1-S5,S1是CDR电路可调的最小带宽对应的模值(可以作为出厂时预设的初始值),S5是CDR电路可调的最大带宽对应的模值,这两个值决定了整个光模块的可用模值范围,超过该范围则需要更换芯片方案。
首先,确定当前的模值是否为预设的初始值,若是,且产生失锁信号,则执行执方案1,上述的根据第一步长Si将模值进行减小的步骤,即需要经过粗调、细调的过程。
可选的,若当前的模值不是预设的初始值,且产生失锁信号,则步骤202具体可以通过如下方式实现:
根据预设的第三步长将模值进行减小,直至光模块未产生失锁信号,得到第一模值。
可选的,所述方法,还包括:
若模值不是预设的初始值,且光模块未产生失锁信号,则根据第三步长将模值进行增大,直至光模块产生失锁信号停止,得到第三模值;
其中,第三模值与第三步长之差,对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
具体的,光模块上电后,MCU先对当前的模值进行判断,是否为预设的初始值,如果是则执行前述优化方法,若不是则表明该光模块已在其他单板上使用过,则按照方案2进行执行,如果此时产生失锁信号,则按照固定步长(第三步长)对模值进行减小,直到失锁信号消失,此时的模值即为第一模值;如果没有产生失锁信号,则按照固定的第三步长对模值进行增大,直到产生失锁信号,得到第三模值,用此时的第三模值减去第三步长来作为调整后的模值,此时调整后的模值对应的光模块的CDR带宽为光模块未产生失锁信号的最小带宽值。
其中,第三步长与第二步长可以相同,也可以不同。
上述具体实施方式中,光模块上电后先对可变模可逆计数器的模值进行判断,当模值是光模块预设的初始值时才进行较为复杂的优化工作,若不是初始值则只进行简单的步长调整,避免了光模块在同一个单板上重复进行优化,增大了对信号锁定的时间的问题。
可选的,根据第二步长对第二模值进行增大,得到第一模值,具体可以通过如下方式实现:
根据二分法对第二模值进行增大,得到第四模值;
若光模块产生失锁信号,则根据第二步长将第四模值进行减小,直至光模块未产生失锁信号,得到第五模值;
根据第四步长将第五模值与第二步长之和进行减小,直至光模块未产生失锁信号,得到第一模值;
若光模块未产生失锁信号,则根据第二步长将第四模值进行增大,直至光模块产生失锁信号,得到第六模值;
根据第四步长将第六模值与第二步长之差进行增大,直至光模块产生失锁信号停止,得到第七模值;将第七模值与第四步长之差作为第一模值;
其中,第四步长小于第二步长。
具体的,上述采用分段优化的方法,来快速锁定到第一模值的预设范围内,得到了第二模值。
然后,利用二分法调整第二模值,具体可以采用如下方式实现:
将第二模值增大第五步长,得到模值K1;所述第五步长为所述第一步长Si+1的一半;
若产生失锁信号,则将模值K1减小第五步长的一半,得到模值K2;
若未产生失锁信号,则将模值K1增大第五步长的一半,得到模值K3。
具体的,可以利用两次二分法对分段优化后的第二模值进行调整,即可以先对第二模值进行增大,即增大分段优化最后一次使用的第一步长的一半,若此时产生失锁信号,则将模值K1减小,即减小第五步长的一半;若此时未产生失锁信号,则将模值K1增大,即增大第五步长的一半。
最后,根据第二步长,以及第四步长对二分法调整后的第四模值进行调整,得到第一模值。
具体的,该第二步长可以是小于分段优化使用的步长,对二分法后的模值进行细调。
若光模块产生失锁信号,则根据第二步长将第四模值进行减小,直至光模块未产生失锁信号,得到第五模值;
根据第四步长将第五模值与第二步长之和进行减小,直至光模块未产生失锁信号,得到第一模值;
若光模块未产生失锁信号,则根据第二步长将第四模值进行增大,直至光模块产生失锁信号,得到第六模值;
根据第四步长将第六模值与第二步长之差进行增大,直至光模块产生失锁信号停止,得到第七模值;将第七模值与第四步长之差作为第一模值。
具体的,例如第二步长为A,第四步长为B,B<A,则第四模值以模值K2为例进行说明。
模值为K2时,若光模块产生失锁信号,则将模值K2按照步长A进行减小,直至光模块未产生失锁信号,得到第五模值K4;
将第五模值K4加上步长A,然后根据步长B进行减小,直至光模块未产生失锁信号,得到第一模值;
若光模块未产生失锁信号,则将模值K2按照步长A进行增大,直至光模块产生失锁信号,得到第六模值K5;
将第六模值K5减去步长A,然后根据步长B进行增大,直至光模块产生失锁信号停止,得到第七模值;将第七模值与步长B之差作为第一模值。
其中,模值即CDR带宽值优化完成以后,得到光模块在该单板上的CDR带宽较优值,此时的光模块抖动性能较好,MCU可以存储该CDR带宽值,并且可以固化到激光器驱动芯片的寄存器中,即此时寄存器中存储的CDR带宽值为调整后的最小带宽值。
上述具体实施方式中,先采用分段优化的方法来快速锁定第一模值在预设范围内,然后使用两次二分法来缩小模值的范围,最后采用较大步长调整以及较小步长调整的方式确定最终的模值,能够快速精确的进行CDR带宽值的定位。
图4为本发明提供的光模块的CDR带宽调整装置一实施例的结构图,如图4所示,本实施例的光模块的CDR带宽调整装置,包括:
确定模块401,用于确定光模块是否产生失锁信号;
处理模块402,用于若所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,所述第一模值对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
可选的,所述处理模块402,具体用于:
根据第一步长Si将所述模值进行减小,得到第二模值;
将所述模值更新为所述第二模值,更新所述第一步长Si为第一步长Si+1,重复执行根据第一步长Si将所述模值进行减小的步骤,直至所述光模块未产生所述失锁信号;所述i的初始值为1,i为大于1的整数;
根据第二步长对所述第二模值进行增大,得到所述第一模值;
其中,所述第二步长小于所述第一步长。
可选的,所述确定模块401,还用于:
确定所述模值是否为预设的初始值;
若所述模值是预设的初始值,且所述光模块产生所述失锁信号,则执行所述根据第一步长Si将所述模值进行减小的步骤。
可选的,若所述模值不是预设的初始值,且所述光模块产生所述失锁信号,则所述处理模块402,具体用于:
根据预设的第三步长将所述模值进行减小,直至所述光模块未产生所述失锁信号,得到所述第一模值。
可选的,所述处理模块402,还用于:
若所述模值不是预设的初始值,且所述光模块未产生所述失锁信号,则根据所述第三步长将所述模值进行增大,直至所述光模块产生所述失锁信号停止,得到第三模值;
其中,所述第三模值与所述第三步长之差,对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
本实施例的装置,可以用于执行上述方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本发明旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求书指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种光模块的CDR带宽调整方法,其特征在于,包括:
确定光模块是否产生失锁信号;
若所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,所述第一模值对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
2.根据权利要求1所述的方法,其特征在于,将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值,具体包括:
根据第一步长Si将所述模值进行减小,得到第二模值;
将所述模值更新为所述第二模值,更新所述第一步长Si为第一步长Si+1,重复执行根据第一步长Si将所述模值进行减小的步骤,直至所述光模块未产生所述失锁信号;所述i的初始值为1,i为大于1的整数;
根据第二步长对所述第二模值进行增大,得到所述第一模值;
其中,所述第二步长小于所述第一步长。
3.根据权利要求2所述的方法,其特征在于,确定光模块是否产生失锁信号之前,还包括:
确定所述模值是否为预设的初始值;
若所述模值是预设的初始值,且所述光模块产生所述失锁信号,则执行所述根据第一步长Si将所述模值进行减小的步骤。
4.根据权利要求3所述的方法,其特征在于,若所述模值不是预设的初始值,且所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值,具体包括:
根据预设的第三步长将所述模值进行减小,直至所述光模块未产生所述失锁信号,得到所述第一模值。
5.根据权利要求4所述的方法,其特征在于,还包括:
若所述模值不是预设的初始值,且所述光模块未产生所述失锁信号,则根据所述第三步长将所述模值进行增大,直至所述光模块产生所述失锁信号停止,得到第三模值;
其中,所述第三模值与所述第三步长之差,对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
6.一种光模块的CDR带宽调整装置,其特征在于,包括:
确定模块,用于确定光模块是否产生失锁信号;
处理模块,用于若所述光模块产生所述失锁信号,则将所述光模块的CDR电路中的可变模可逆计数器的模值减小为第一模值;其中,所述第一模值对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
7.根据权利要求6所述的装置,其特征在于,所述处理模块,具体用于:
根据第一步长Si将所述模值进行减小,得到第二模值;
将所述模值更新为所述第二模值,更新所述第一步长Si为第一步长Si+1,重复执行根据第一步长Si将所述模值进行减小的步骤,直至所述光模块未产生所述失锁信号;所述i的初始值为1,i为大于1的整数;
根据第二步长对所述第二模值进行增大,得到所述第一模值;
其中,所述第二步长小于所述第一步长。
8.根据权利要求7所述的装置,其特征在于,所述确定模块,还用于:
确定所述模值是否为预设的初始值;
若所述模值是预设的初始值,且所述光模块产生所述失锁信号,则执行所述根据第一步长Si将所述模值进行减小的步骤。
9.根据权利要求8所述的装置,其特征在于,
若所述模值不是预设的初始值,且所述光模块产生所述失锁信号,则所述处理模块,具体用于:
根据预设的第三步长将所述模值进行减小,直至所述光模块未产生所述失锁信号,得到所述第一模值。
10.根据权利要求9所述的装置,其特征在于,所述处理模块,还用于:
若所述模值不是预设的初始值,且所述光模块未产生所述失锁信号,则根据所述第三步长将所述模值进行增大,直至所述光模块产生所述失锁信号停止,得到第三模值;
其中,所述第三模值与所述第三步长之差,对应的所述光模块的CDR带宽为所述光模块未产生所述失锁信号的最小带宽值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810030093.0A CN108271088B (zh) | 2018-01-12 | 2018-01-12 | 光模块的cdr带宽调整方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810030093.0A CN108271088B (zh) | 2018-01-12 | 2018-01-12 | 光模块的cdr带宽调整方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108271088A true CN108271088A (zh) | 2018-07-10 |
CN108271088B CN108271088B (zh) | 2020-12-01 |
Family
ID=62775499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810030093.0A Active CN108271088B (zh) | 2018-01-12 | 2018-01-12 | 光模块的cdr带宽调整方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108271088B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110225423A (zh) * | 2019-06-28 | 2019-09-10 | 苏州浪潮智能科技有限公司 | 一种交换机系统的自适应光信号速率的方法、设备和介质 |
CN111049576A (zh) * | 2019-12-27 | 2020-04-21 | 深圳市光为光通信科技有限公司 | 一种光模块los告警的方法及系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6981168B2 (en) * | 2002-01-08 | 2005-12-27 | International Business Machines Corporation | Clock data recovery system |
CN101800603A (zh) * | 2010-02-11 | 2010-08-11 | 瑞斯康达科技发展股份有限公司 | 光网络中根据速率进行自适应的方法和一种信号传输装置 |
CN103152103A (zh) * | 2013-02-19 | 2013-06-12 | 青岛海信宽带多媒体技术有限公司 | 光模块及其cdr芯片的速率模式自适应调整方法 |
US8816776B2 (en) * | 2012-11-13 | 2014-08-26 | Lsi Corporation | Loss of lock detector for clock and data recovery system |
CN105959001A (zh) * | 2016-04-18 | 2016-09-21 | 南华大学 | 变频域全数字锁相环及锁相控制方法 |
CN106411797A (zh) * | 2016-08-31 | 2017-02-15 | 硅谷数模半导体(北京)有限公司 | 接收机的自适应均衡方法和装置 |
-
2018
- 2018-01-12 CN CN201810030093.0A patent/CN108271088B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6981168B2 (en) * | 2002-01-08 | 2005-12-27 | International Business Machines Corporation | Clock data recovery system |
CN101800603A (zh) * | 2010-02-11 | 2010-08-11 | 瑞斯康达科技发展股份有限公司 | 光网络中根据速率进行自适应的方法和一种信号传输装置 |
US8816776B2 (en) * | 2012-11-13 | 2014-08-26 | Lsi Corporation | Loss of lock detector for clock and data recovery system |
CN103152103A (zh) * | 2013-02-19 | 2013-06-12 | 青岛海信宽带多媒体技术有限公司 | 光模块及其cdr芯片的速率模式自适应调整方法 |
CN105959001A (zh) * | 2016-04-18 | 2016-09-21 | 南华大学 | 变频域全数字锁相环及锁相控制方法 |
CN106411797A (zh) * | 2016-08-31 | 2017-02-15 | 硅谷数模半导体(北京)有限公司 | 接收机的自适应均衡方法和装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110225423A (zh) * | 2019-06-28 | 2019-09-10 | 苏州浪潮智能科技有限公司 | 一种交换机系统的自适应光信号速率的方法、设备和介质 |
CN111049576A (zh) * | 2019-12-27 | 2020-04-21 | 深圳市光为光通信科技有限公司 | 一种光模块los告警的方法及系统 |
CN111049576B (zh) * | 2019-12-27 | 2022-03-11 | 深圳市光为光通信科技有限公司 | 一种光模块los告警的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108271088B (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8005370B2 (en) | Reference clock rate detection for variable rate transceiver modules | |
US6631144B1 (en) | Multi-rate transponder system and chip set | |
US8699649B2 (en) | Clock and data recovery circuit | |
CN1768478A (zh) | 用于频率合成器的校准技术 | |
EP1195903A2 (en) | Clock recovery unit including a frequency detection circuit | |
US8417115B2 (en) | Quantifying link quality in an optoelectronic module | |
US9270289B2 (en) | Monolithic signal generation for injection locking | |
CN108271088A (zh) | 光模块的cdr带宽调整方法及装置 | |
CN101610123B (zh) | 一种时钟单元及其实现方法 | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
US20060132202A1 (en) | System and method for synthesizing a clock at digital wrapper (FEC) and base frequencies using one precision resonator | |
CN111277262B (zh) | 一种时钟数据恢复电路 | |
TW200620840A (en) | Clock generation circuit, and communication device | |
US20060214825A1 (en) | Timing recovery circuit with multiple stages | |
CN1484888A (zh) | 锁相环 | |
US8295423B2 (en) | System and method for clockless data recovery | |
US20050058235A1 (en) | Clock and data recovery system for a wide range of bit rates | |
CN106330351A (zh) | 用于收发器的内置调谐、测试、和校准的rf振荡器技术 | |
CN1494216A (zh) | 用一条延时链产生多个频点时钟信号的数字锁相环 | |
CN100483924C (zh) | 具有预分频器的频率合成器 | |
CN107547188B (zh) | 一种时钟恢复方法及装置 | |
KR101619506B1 (ko) | 신호 생성 장치, 액티브 케이블, 및 신호 생성 방법 | |
US8390358B2 (en) | Integrated jitter compliant clock signal generation | |
GB2401265A (en) | An integrated circuit for use in either an optical transmitter or an optical receiver | |
US20070194819A1 (en) | Method for synchronizing a clock signal with a reference signal, and phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |