CN108267681B - 一种可编程电路的模块测试系统 - Google Patents

一种可编程电路的模块测试系统 Download PDF

Info

Publication number
CN108267681B
CN108267681B CN201611256917.3A CN201611256917A CN108267681B CN 108267681 B CN108267681 B CN 108267681B CN 201611256917 A CN201611256917 A CN 201611256917A CN 108267681 B CN108267681 B CN 108267681B
Authority
CN
China
Prior art keywords
module
test
data
instruction
enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611256917.3A
Other languages
English (en)
Other versions
CN108267681A (zh
Inventor
周慧
张爱丽
丰震昊
周军
陈宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN201611256917.3A priority Critical patent/CN108267681B/zh
Publication of CN108267681A publication Critical patent/CN108267681A/zh
Application granted granted Critical
Publication of CN108267681B publication Critical patent/CN108267681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种可编程电路的模块测试系统，该模块测试系统设置在被测模块与通用互联资源模块之间，该模块测试系统包含：测试控制模块及分别与之连接的接口模块、指令分析模块及数据处理模块；所述的接口模块分别与所述的通用互联资源模块及所述的指令分析模块连接；所述的数据处理模块分别与所述的接口模块及所述的被测模块连接。本发明利用可编程特性，在尽可能少的增加硬件结构的情况下，降低模块测试设计的复杂度，提高测试覆盖率，并具有一定的通用性，适用于不同功能的数字可编程电路模块。

Description

一种可编程电路的模块测试系统
技术领域
本发明涉及电子技术领域，具体涉及一种可编程电路的模块测试系统。
背景技术
可编程电路是集成电路中的一种类型，可编程电路的规模较大，内部包含有各种相对功能独立的可编程模块资源以及互联资源，其整体功能不固定，需要通过编程后调用内部可编程模块与互联资源来实现期望的功能。
现有技术中针对可编程电路的进行测试时，主要是利用可编程电路内部的通用资源可以灵活配置的特点，可以复用通用资源实现测试，将被测可编程电路视作一个独立的被测电路，将可编程电路外围配置为测试电路，可编程电路整体构成一个测试系统，来实现自测试；另外一种方案是采用非可编程电路的测试方法，在模块电路设计阶段将内部被测点从被测可编程电路专用的测试端口引出，直接测试。
由于可编程电路中的可编程模块功能日渐复杂、期望观测的信号数量越来越多，采用上述两种方法将存在占用资源大、覆盖率低的问题。
发明内容
本发明的目的在于提供一种可编程电路的模块测试系统，利用可编程特性，在尽可能少的增加硬件结构的情况下，降低模块测试设计的复杂度，提高测试覆盖率，并具有一定的通用性，适用于不同功能的数字可编程电路模块。
为了达到上述目的，本发明通过以下技术方案实现：一种可编程电路的模块测试系统，其特点是，该模块测试系统设置在被测模块与通用互联资源模块之间，该模块测试系统包含：
测试控制模块及分别与之连接的接口模块、指令分析模块及数据处理模块；
所述的接口模块分别与所述的通用互联资源模块及所述的指令分析模块连接；
所述的数据处理模块分别与所述的接口模块及所述的被测模块连接；其中
所述的测试控制模块通过所述的接口模块接收输入的测试使能信号和测试时钟信号，以使能或不使能被测模块的测试模式；
所述的指令分析模块通过所述的接口模块接收输入的指令信号，并对指令信号进行解析，以使被测模块执行相应的测试操作；
所述的数据处理模块根据对应的指令信号通过所述的接口模块接收输入的待更新的数据或通过所述的接口模块输出从被测模块采集的数据。
所述的接口模块包含一使能输入端口，所述的使能输入端口设置在所述的通用互联资源模块与测试控制模块之间，用于接收测试使能信号，使能或不使能被测模块的测试模式；一组数据输出端口，所述的数据输出端口设置在所述的通用互联资源模块与数据处理模块之间，用于将被测模块内部采集到的信号输出到被测模块之外；一组指令输入端口，所述的指令输入端口设置在所述的通用互联资源模块与指令分析模块之间，用于接收指令信号，以选择测试项目并进行相应的测试操作；一测试时钟输入端口，所述的测试时钟输入端口设置在所述的通用互联资源模块与测试控制模块之间，用于接收测试时钟信号以同步指令信号、测试使能信号、数据输出信号。
所述的数据处理模块包含依次连接第一数据存储单元与输出数据路径选择单元，其中，所述的第一数据存储单元分别与所述的一组数据输出端口及所述的测试控制模块连接；所述的输出数据路径选择单元分别与所述的指令分析模块及所述的被测模块连接。
所述的接口模块还包含一组数据输入端口，所述的数据输入端口设置在所述的通用互联资源模块与数据处理模块之间，用于接收待更新的数据，并根据预设的指令更新被测模块的内部数据。
所述的接口模块还包含一写使能输入端口，所述的写使能输入端口设置在所述的通用互联资源模块与数据处理模块之间，用于接收写使能信号，使能或不使能一组数据输入端口的写入操作。
所述的数据处理模块还包含依次连接第二数据存储单元与输入数据路径选择单元，其中，所述的第二数据存储单元分别与所述的一组数据输入端口、写使能输入端口及测试控制模块连接；所述的输入数据路径选择单元分别与所述的指令分析模块及所述的被测模块连接。
所述的模块测试系统还包含一自测试逻辑模块，所述的自测试逻辑模块与所述的通用互联资源模块连接，用于输出指令信号、测试使能信号、待更新的数据、测试时钟信号或者接收从被测模块采集的数据。
所述的模块测试系统还包含一通用端口模块，所述的通用端口模块与所述的通用互联资源模块连接，用于输出指令信号、测试使能信号、待更新的数据、测试时钟信号或者接收从被测模块采集的数据。
本发明一种可编程电路的模块测试系统与现有技术相比具有以下优点：本发明可以缩减复杂模块可测性设计本身所需的资源（如端口、互联线、控制电路等），覆盖率提高，并具有通用性，可以形成通用的测试接口，降低测试外围电路设计难度，适合数字模块和数字信号的测试；本发明与通用互联资源的接口，用于实现测试过程中的控制与数据交互；本发明可以通过指令方式更改被测可编程电路模块的当前测试内容；本发明利用可编程特性，在尽可能少的增加硬件结构的情况下，降低模块测试设计的复杂度，提高测试覆盖率，并具有一定的通用性，适用于不同功能的数字可编程电路模块。
附图说明
图1为本发明一种可编程电路的模块测试系统的整体结构示意图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
一种可编程电路的模块测试系统，如图1所示，该模块测试系统100设置在被测模块200与通用互联资源模块300之间，该模块测试系统100包含：测试控制模块101及分别与之连接的接口模块102、指令分析模块103及数据处理模块104；所述的接口模块102分别与所述的通用互联资源模块300及所述的指令分析模块103连接；所述的数据处理模块104分别与所述的接口模块102及所述的被测模块200连接；其中，所述的测试控制模块101通过所述的接口模块102接收输入的测试使能信号和测试时钟信号；所述的指令分析模块103通过所述的接口模块102接收输入的指令信号，并对指令信号进行解析，以执行相应的测试操作；所述的数据处理模块104通过所述的接口模块102接收输入的待更新的数据或通过所述的接口模块102输出从被测模块300采集的数据；测试控制模块101用于协同各模块工作以实现测试过程。
在本实施例中，较佳地，所述的接口模块102包含一使能输入端口EN，所述的使能输入端口EN设置在所述的通用互联资源模块300与测试控制模块101之间，用于接收测试使能信号，使能或不使能被测模块200的测试模式；一组数据输出端口DOUT，所述的数据输出端口DOUT设置在所述的通用互联资源模块300与数据处理模块104之间，用于将被测模块200内部采集到的信号输出到被测模块200之外；一组指令输入端口IIN，所述的指令输入端口IIN设置在所述的通用互联资源模块300与指令分析模块103之间，用于接收指令信号，以选择测试项目并进行相应的测试操作；一测试时钟输入端口CLK，所述的测试时钟输入端口CLK设置在所述的通用互联资源模块300与测试控制模块101之间，用于接收测试时钟信号以同步指令信号、测试使能信号、数据输出信号。
在本实施例中，较佳地，所述的数据处理模块104包含依次连接第一数据存储单元1041与输出数据路径选择单元1042，其中，所述的第一数据存储单元1041分别与所述的一组数据输出端口DOUT及所述的测试控制模块101连接；所述的输出数据路径选择单元1042分别与所述的指令分析模块103及所述的被测模块200连接。
在本实施例中，较佳地，所述的接口模块102还包含一组数据输入端口DIN，所述的数据输入端口DIN设置在所述的通用互联资源模块300与数据处理模块104之间，用于接收待更新的数据，并根据预设的指令更新被测模块200的内部数据。数据输入的作用是配合指令信号工作，测试某些项目时可能希望对被测模块200的配置存储单元或者内部寄存器中的数据进行更改，但不需要改变电路的其他部分。可以通过DIN端口输入需要更新的数据，并输入相应的指令来更新内部数据。如果指令信号对应的测试项不涉及内部数据的更改，DIN端口可以取任意值。
在本实施例中，较佳地，所述的接口模块102还包含一写使能输入端口WE，所述的写使能输入端口WE设置在所述的通用互联资源模块300与数据处理模块104之间，用于接收写使能信号，使能或不使能一组数据输入端口DIN的写入操作；优选地，写使能输入端口WE仅在测试FPGA时使能，一般应用下不使能，不使能状态下不影响FPGA用户对被测模块功能的使用。
由于写使能输入端口WE与一组数据输入端口DIN配合使用，因此，在某些实施例中，如果不涉及使用一组数据输入端口DIN的指令操作，可以不使用写使能输入端口WE。
在本实施例中，较佳地，所述的数据处理模块104还包含依次连接第二数据存储单元1043与输入数据路径选择单元1044，其中，所述的第二数据存储单元1043分别与所述的一组数据输入端口DIN、写使能输入端口WE及测试控制模块101连接；所述的输入数据路径选择单元1044分别与所述的指令分析模块103及所述的被测模块200连接。
在本实施例中，较佳地，IIN端口、DIN端口、EN端口、WE端口、CLK端口的来源由测试开发人员定义，例如可以配置为由可编程电路通用端口105（在FPGA用户模式下，用户数据、地址、写使能、读使能的输入模块）输入，或由自测试逻辑模块106（电路内部其他资源构成一定的测试逻辑，自FPGA内配置自测试逻辑模块的全局测试控制信号和时钟信号，转换成本地测试需要的测试地址、测试数据、测试控制信号（如写使能、读使能、读出数据对比控制等）和时钟信号）输出。DOUT端口最终去向由测试开发人员定义，例如可以输出到可编程电路的通用端口105、并在电路外部观测，或输出到自测试逻辑模块106进行分析，从而实现自测试。
在本实施例中，较佳地，指令分析模块103通过所述的接口模块102接收输入的指令信号，并对指令信号进行解析，以执行相应的测试操作，例如，通过译码电路，将组数据输出端口DOUT的数据来源指向对应的被测模块200内部测试点；将数据输入端口DIN接收到的数据指向对应需要修改的存储单元。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种可编程电路的模块测试系统，其特征在于，该模块测试系统设置在被测模块与通用互联资源模块之间，该模块测试系统包含：
测试控制模块及分别与之连接的接口模块、指令分析模块及数据处理模块；
所述的接口模块分别与所述的通用互联资源模块及所述的指令分析模块连接；
所述的数据处理模块分别与所述的接口模块及所述的被测模块连接；其中
所述的测试控制模块通过所述的接口模块接收输入的测试使能信号和测试时钟信号，以使能或不使能被测模块的测试模式；
所述的指令分析模块通过所述的接口模块接收输入的指令信号，并对指令信号进行解析，以使被测模块执行相应的测试操作；
所述的数据处理模块根据对应的指令信号通过所述的接口模块接收输入的待更新的数据或通过所述的接口模块输出从被测模块采集的数据。
2.如权利要求1所述的模块测试系统，其特征在于，所述的接口模块包含一使能输入端口，所述的使能输入端口设置在所述的通用互联资源模块与测试控制模块之间，用于接收测试使能信号，使能或不使能被测模块的测试模式。
3.如权利要求2所述的模块测试系统，其特征在于，所述的接口模块包含：一组数据输出端口，所述的数据输出端口设置在所述的通用互联资源模块与数据处理模块之间，用于将被测模块内部采集到的信号输出到被测模块之外；一组指令输入端口，所述的指令输入端口设置在所述的通用互联资源模块与指令分析模块之间，用于接收指令信号，以选择测试项目并进行相应的测试操作；一测试时钟输入端口，所述的测试时钟输入端口设置在所述的通用互联资源模块与测试控制模块之间，用于接收测试时钟信号以同步指令信号、测试使能信号和数据输出信号。
4.如权利要求3所述的模块测试系统，其特征在于，所述的数据处理模块包含依次连接第一数据存储单元与输出数据路径选择单元，其中，所述的第一数据存储单元分别与所述的一组数据输出端口及所述的测试控制模块连接；所述的输出数据路径选择单元分别与所述的指令分析模块及所述的被测模块连接。
5.如权利要求2所述的模块测试系统，其特征在于，所述的接口模块还包含一组数据输入端口，所述的数据输入端口设置在所述的通用互联资源模块与数据处理模块之间，用于接收待更新的数据，并根据预设的指令更新被测模块的内部数据。
6.如权利要求4所述的模块测试系统，其特征在于，所述的接口模块还包含一写使能输入端口，所述的写使能输入端口设置在所述的通用互联资源模块与数据处理模块之间，用于接收写使能信号，使能或不使能一组数据输入端口的写入操作。
7.如权利要求6所述的模块测试系统，其特征在于，所述的数据处理模块还包含依次连接第二数据存储单元与输入数据路径选择单元，其中，所述的第二数据存储单元分别与所述的一组数据输入端口、写使能输入端口及测试控制模块连接；所述的输入数据路径选择单元分别与所述的指令分析模块及所述的被测模块连接。
8.如权利要求1所述的模块测试系统，其特征在于，进一步包含一自测试逻辑模块，所述的自测试逻辑模块与所述的通用互联资源模块连接，用于输出指令信号、测试使能信号、待更新的数据、测试时钟信号或者接收从被测模块采集的数据。
9.如权利要求1所述的模块测试系统，其特征在于，进一步包含一通用端口模块，所述的通用端口模块与所述的通用互联资源模块连接，用于输出指令信号、测试使能信号、待更新的数据、测试时钟信号或者接收从被测模块采集的数据。
CN201611256917.3A 2016-12-30 2016-12-30 一种可编程电路的模块测试系统 Active CN108267681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611256917.3A CN108267681B (zh) 2016-12-30 2016-12-30 一种可编程电路的模块测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611256917.3A CN108267681B (zh) 2016-12-30 2016-12-30 一种可编程电路的模块测试系统

Publications (2)

Publication Number Publication Date
CN108267681A CN108267681A (zh) 2018-07-10
CN108267681B true CN108267681B (zh) 2020-07-17

Family

ID=62754458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611256917.3A Active CN108267681B (zh) 2016-12-30 2016-12-30 一种可编程电路的模块测试系统

Country Status (1)

Country Link
CN (1) CN108267681B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115267517A (zh) * 2022-08-10 2022-11-01 深圳市精泰达科技有限公司 一种基于1149协议测试的通用测试电路、方法和板卡

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099896A (ja) * 1999-07-28 2001-04-13 Hitachi Ltd 半導体集積回路及び記録媒体
US7003707B2 (en) * 2000-04-28 2006-02-21 Texas Instruments Incorporated IC tap/scan test port access with tap lock circuitry
CN101980036A (zh) * 2010-10-22 2011-02-23 福建鑫诺通讯技术有限公司 基于fpga实现的jtag测试方法
CN101996687A (zh) * 2010-10-27 2011-03-30 山东大学 基于扫描测试的多个sram的内建自测试方法
CN102332306A (zh) * 2011-07-15 2012-01-25 桂林电子科技大学 基于ieee 1500的嵌入式sram存储器测试结构及测试方法
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN102841306A (zh) * 2011-07-21 2012-12-26 北京飘石科技有限公司 一种fpga可编程逻辑单元的测试与定位方法
CN102929829A (zh) * 2012-11-19 2013-02-13 江苏大学 一种用于计算机硬件实验的信息传递装置
CN103903651A (zh) * 2012-12-25 2014-07-02 上海华虹宏力半导体制造有限公司 双线串行端口内建自测电路及其通讯方法
CN105224345A (zh) * 2014-05-28 2016-01-06 株洲变流技术国家工程研究中心有限公司 一种可编程逻辑器件远程更新系统及其方法
CN105656712A (zh) * 2015-12-22 2016-06-08 山东大学 一种基于zynq的rfid协议一致性测试平台及其工作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099896A (ja) * 1999-07-28 2001-04-13 Hitachi Ltd 半導体集積回路及び記録媒体
US7003707B2 (en) * 2000-04-28 2006-02-21 Texas Instruments Incorporated IC tap/scan test port access with tap lock circuitry
CN101980036A (zh) * 2010-10-22 2011-02-23 福建鑫诺通讯技术有限公司 基于fpga实现的jtag测试方法
CN101996687A (zh) * 2010-10-27 2011-03-30 山东大学 基于扫描测试的多个sram的内建自测试方法
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN102332306A (zh) * 2011-07-15 2012-01-25 桂林电子科技大学 基于ieee 1500的嵌入式sram存储器测试结构及测试方法
CN102841306A (zh) * 2011-07-21 2012-12-26 北京飘石科技有限公司 一种fpga可编程逻辑单元的测试与定位方法
CN102929829A (zh) * 2012-11-19 2013-02-13 江苏大学 一种用于计算机硬件实验的信息传递装置
CN103903651A (zh) * 2012-12-25 2014-07-02 上海华虹宏力半导体制造有限公司 双线串行端口内建自测电路及其通讯方法
CN105224345A (zh) * 2014-05-28 2016-01-06 株洲变流技术国家工程研究中心有限公司 一种可编程逻辑器件远程更新系统及其方法
CN105656712A (zh) * 2015-12-22 2016-06-08 山东大学 一种基于zynq的rfid协议一致性测试平台及其工作方法

Also Published As

Publication number Publication date
CN108267681A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
US7426670B2 (en) Connecting multiple test access port controllers on a single test access port
CN102540050A (zh) 一种测试芯片的方法及装置
US20200064405A1 (en) Combinatorial serial and parallel test access port selection in a jtag interface
US9673824B2 (en) Techniques and circuitry for configuring and calibrating an integrated circuit
US10026499B2 (en) Memory testing system
US8301947B1 (en) Dynamic scan chain grouping
KR20090127834A (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
JP2010152939A (ja) 半導体装置とテスト方法
US20210374023A1 (en) Flexible interface
KR20040060448A (ko) 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법
US20200300914A1 (en) Circuitry design method and storage medium
US20130097462A1 (en) Embedded logic analyzer
CN108267681B (zh) 一种可编程电路的模块测试系统
CN108459876B (zh) 用于缩减面积的控制寄存器电路的方法与装置
US20170146600A1 (en) Scan Logic For Circuit Designs With Latches And Flip-Flops
CN110717311A (zh) 一种fpga内部访问系统、fpga验证方法
CN109425823B (zh) Jtag接口中的顺序测试访问端口选择
US8917566B2 (en) Bypass structure for a memory device and method to reduce unknown test values
US20150324506A1 (en) Analog behavior modeling within event-driven digital simulator
US9412467B2 (en) Semiconductor device having a test controller and method of operation
US20150278418A1 (en) Logic analyzer circuit for programmable logic device
CN111913097A (zh) 一种用于测试SoC功能的测试电路、测试方法和SoC
Ramirez et al. Post-Silicon Debugging Platform with Bus Monitoring Capability to Perform Behavioral and Performance Analyses
CN111292795A (zh) 存储器的内建自测试系统
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant