CN108257943A - 电感器封装结构及其制作方法 - Google Patents

电感器封装结构及其制作方法 Download PDF

Info

Publication number
CN108257943A
CN108257943A CN201611249435.5A CN201611249435A CN108257943A CN 108257943 A CN108257943 A CN 108257943A CN 201611249435 A CN201611249435 A CN 201611249435A CN 108257943 A CN108257943 A CN 108257943A
Authority
CN
China
Prior art keywords
pedestal
exposed
conductive
packaging structure
conducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611249435.5A
Other languages
English (en)
Inventor
邱继皓
刘文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polytron Technologies Inc Today
Original Assignee
Polytron Technologies Inc Today
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polytron Technologies Inc Today filed Critical Polytron Technologies Inc Today
Priority to CN201611249435.5A priority Critical patent/CN108257943A/zh
Publication of CN108257943A publication Critical patent/CN108257943A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明实施例公开一电感器封装结构及其制作方法。电感器封装结构包括一磁芯结构、一导电结构、一导线以及一封装体。磁芯结构具有至少两个贯穿孔。导电结构包括至少两个分别填充在至少两个贯穿孔内的导电体。每一个导电体的一部分从磁芯结构的顶侧以及底侧裸露而出。导线设置于所述磁芯结构上且电性连接于至少两个导电体之间。封装体设置于基座上以包覆导线。借此，使得磁芯结构上的导线能通过填充于贯穿孔内的导电结构来与电路板电性导通。

Description

电感器封装结构及其制作方法
技术领域
本发明关于一种封装结构及其制作方法，特别是涉及一种电感器封装结构及其制作方法。
背景技术
电感器为被动组件的一种，具有滤波去噪声、抑制瞬间电流、降低EMI以及功率转换等功能，长久以来广泛地应用于各种电子产品中。近年来，随着各式移动电子装置的普及性，以及移动电子装置为满足携带上的便利性而越来越高度的薄型化需求，也带动了产业上对各式内部电子组件之薄型化需求。
现有技术的电感器的制作多是在一磁芯结构上，卷绕导线所形成的线圈，并将导线两端的接脚，拉到磁芯结构的边缘，并弯折到磁芯结构的下方，以便能被以焊接等方式固定于一电路板，并使得导线能被电性连接到电路板的一电路上。
然而，现有技术中采用弯折导线接脚的做法，仍然具有许多可改善的空间。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种电感器封装结构及其制作方法，能通过开设在磁芯结构上的贯穿孔，使得卷绕于磁芯结构上的导线能通过填充于所述贯穿孔内的导电结构来与电路板电性导通。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种电感器封装结构，其包括一磁芯结构、一导电结构、一导线以及一封装体。所述磁芯结构具有至少两个贯穿孔。所述导电结构包括至少两个分别填充在至少两个所述贯穿孔内的导电体，且每一个所述导电体的一部分从所述磁芯结构的顶侧以及底侧裸露而出。所述导线设置于所述磁芯结构上且电性连接于至少两个所述导电体之间。所述封装体设置于所述基座上以包覆所述导线。
优选地，所述磁芯结构包括一基座以及一设置在所述基座上的凸起部，所述导线卷绕于所述凸起部，每一个所述导电体的一部分从所述基座的顶侧以及底侧裸露而出，且所述封装体包覆所述凸起部。
优选地，所述基座具有一顶面以及一底面，所述凸起部凸设于所述基座的所述顶面上，且所述贯穿孔连接于所述基座的所述顶面以及所述底面之间。
优选地，每一个所述导电体具有一内埋在相对应的所述贯穿孔内的内埋部、一连接于所述内埋部的其中一端且裸露在相对应的所述贯穿孔的外部的顶端裸露部以及一连接于所述内埋部的另外一端且裸露在相对应的所述贯穿孔的外部的底端裸露部。
优选地，所述导线的两相反末端分别电性接触至少两个所述导电体的两个所述顶端裸露部。
优选地，所述导电结构还进一步包括至少两个设置在所述基座的所述底面上的导电覆盖层，且至少两个所述导电覆盖层分别覆盖至少两个所述导电体的两个所述底端裸露部。
优选地，每一个所述导电覆盖层包括一覆盖相对应的所述底端裸露部的第一导电覆盖部以及一覆盖所述第一导电覆盖部的第二导电覆盖部。
为了解决上述的技术问题，本发明所采用的另外一技术方案是，提供一种电感器封装结构的制作方法，所述制作方法包括下列步骤：首先，提供一磁芯结构，所述磁芯结构开设有二贯穿孔；接着，形成至少两个分别填充在至少两个所述贯穿孔内的导电体；然后，将一导线设置于所述磁芯结构上，并将所述导线电性连接于至少两个所述导电体之间；最后，形成一封装体于所述磁芯结构的顶面上，以包覆所述导线。
优选地，所述磁芯结构包括一基座以及一设置在所述基座上的凸起部，所述导线卷绕于所述凸起部，每一个所述导电体的一部分从所述基座的顶侧以及底侧裸露而出，且所述封装体包覆所述凸起部。
优选地，所述基座具有一顶面以及一底面，所述凸起部凸设于所述基座的所述顶面上，且所述贯穿孔连接于所述基座的所述顶面以及所述底面之间。
优选地，每一个所述导电体具有一将一导电胶体填充于所述贯穿孔内所形成之内埋部、一连接于所述内埋部的其中一端且裸露在相对应的所述贯穿孔的外部的顶端裸露部以及一连接于所述内埋部的另外一端且裸露在相对应的所述贯穿孔的外部的底端裸露部。
优选地，所述导线的两相反末端分别电性接触至少两个所述导电体的两个所述顶端裸露部。
优选地，所述导电结构还进一步包括至少两个设置在所述基座的所述底面上的导电覆盖层，且至少两个所述导电覆盖层分别覆盖至少两个所述导电体的两个所述底端裸露部。
优选地，每一个所述导电覆盖层包括一覆盖相对应的所述底端裸露部的第一导电覆盖部以及一覆盖所述第一导电覆盖部的第二导电覆盖部。
本发明的有益效果在于，本发明所提供的电感器封装结构及其制作方法能通过“开设在磁芯结构上的贯穿孔”的技术特征，使得设置于磁芯结构上的导线能通过填充于所述贯穿孔内的导电结构来与电路板电性导通。
为使能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明第一实施例的电感器封装结构的制作方法的流程图。
图2为本发明第一实施例的电感器封装结构的制作方法的步骤S100的立体示意图。
图3为本发明第一实施例的电感器封装结构的制作方法的步骤S102的立体示意图。
图4为本发明第一实施例的电感器封装结构的制作方法的步骤S104的立体示意图。
图5为本发明第一实施例的电感器封装结构的制作方法的步骤S106的立体示意图。
图6为图5的VI-VI剖面线的剖面示意图。
图7为本发明第一实施例的电感器封装结构的分解示意图。
图8为本发明第二实施例的电感器封装结构的剖面示意图。
图9为本发明第三实施例的电感器封装结构的剖面示意图。
图10为本发明第四实施例的电感器封装结构的剖面示意图。
图11为本发明第五实施例的电感器封装结构的剖面示意图。
图12为本发明第六实施例的电感器封装结构的剖面示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“电感器封装结构及其制作方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，予以声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
第一实施例
请参阅图1至图7所示，本发明第一实施例提供一种电感器封装结构的制作方法，其包括下列步骤：
首先，配合图1以及图2所示，图2提供一磁芯结构1，磁芯结构1可由热固性材料(例如，树脂)与具有磁性的金属粉末(例如铁基非结晶粉末、铁硅铝合金粉末、透磁合金粉末、铁硅合金粉末、铁铬硅合金粉末、纳米结晶合金粉末等)混合物制成。磁芯结构1包括一基座11以及一设置在基座11上的凸起部12，其中基座11开设有二贯穿孔110(S100)。在本发明第一实施例中，基座11具有一顶面111以及一底面112，凸起部12凸设于基座11的顶面111上，且贯穿孔110连接于基座11的顶面111以及底面112之间。
接着，配合图1至图3所示，形成至少两个分别填充在至少两个贯穿孔110内的导电体21(S102)，其中，每一个导电体21的一部分从基座11的顶侧以及底侧裸露而出，并且至少两个导电体21能构成一导电结构2。具体而言，导电体21可通过分别在贯穿孔110内填充各向同性导电银胶(Isotropic Conductive Adhesive，ICA)或者各向异性导电银胶(Anisotropic Conductive Adhesive，ACA)等低温固化导电银胶后，令低温导电银胶固化而形成，但本发明并不以此为限，也可填充高温烧结导电银胶，其更进一步的具体结构将于后详述。
接着，配合图1以及图4所示，将一导线3卷绕于凸起部12，并将导线3电性连接于至少两个导电体21之间(S104)。图中所示的实施方式是以导线3的两端部焊接于导电体21，以使电流能由其中一导电体21经由导线3的一端，通过导线3卷绕于凸起部12的部分后，再由导线3的另一端经由另一导电体21流出。实际实施时，导线3与两个导电体21的实际连接位置，并不以导线3的端部为必要，只要能使导线3与导电体21电性连接，且电流能自其中一导电体21，通过导线3流向另一导电体21即可。
接下来，配合图1以及图5所示，于基座11的顶面111形成包覆凸起部12以及导线3的封装体4(S106)。实际实施时，封装体4可由热固性材料(例如，树脂)与具有磁性的金属粉末(例如铁基非结晶粉末、铁硅铝合金粉末、透磁合金粉末、铁硅合金粉末、铁铬硅合金粉末、纳米结晶合金粉末等)混合物，以热压、冷压或者冷压加热压的方式置入具有磁芯结构1与导线3之热固性模具中，并通过热固的方式成形并包覆凸起部12以及导线3。通过具有磁性的封装体4、导线3与磁芯结构1的凸起部12，便能够共同构成电感器封装结构Z的主要结构。
请参阅图6以及图7所示，图6为图5的VI-VI剖面线的剖面示意图，图7为本发明第一实施例电感器封装结构Z的分解示意图。以下通过图6以及图7再次整理并说明本发明的电感器封装结构Z的主要结构。本发明提供一种电感器封装结构Z，其包括一磁芯结构1、一导电结构2、一导线3以及一封装体4，其中磁芯结构1包括一基座11以及一设置在基座11上的凸起部12，基座11具有至少两个贯穿孔110。导电结构2包括至少两个分别填充在至少两个贯穿孔110内的导电体21，且每一个导电体21的一部分从基座11的顶侧以及底侧裸露而出。导线3卷绕于凸起部12且电性连接于至少两个导电体21之间。封装体4设置于基座11上以包覆凸起部12以及导线3。
更进一步来说，如图6所示，导电结构2包括至少两个分别填充在至少两个贯穿孔110内的导电体21，且每一个导电体21的一部分从基座11的顶侧以及底侧裸露而出。每一个导电体21具有一内埋在相对应的贯穿孔110内的内埋部211、一连接于内埋部211的其中一端且裸露在相对应的贯穿孔110的外部的顶端裸露部212以及一连接于内埋部211的另外一端且裸露在相对应的贯穿孔110的外部的底端裸露部213。举例来说，内埋部211、顶端裸露部212以及底端裸露部213皆以相同材料形成，换言之，顶端裸露部212以及底端裸露部213分别为内埋部211向贯穿孔110外延伸凸出所形成，而导线3的两相反末端分别直接接触至少两个导电体21的两个顶端裸露部212。此外，多个底端裸露部213上分别覆盖有一导电覆盖层22，以使底端裸露部213能通过导电覆盖层22被连接至一电路板，并与电路板上的电路电性接触。导电覆盖层22可为高温烧结导电银胶，但本发明并不以此为限。
第二实施例
请参阅图8所示，其为本发明第二实施例的电感器封装结构的剖面示意图。在本发明第二实施例中，导电体21的顶端裸露部212并未凸出于贯穿孔110外，而导线3的两相反末端同样分别直接接触至少两个导电体21的两个顶端裸露部212。此外，在本发明第二实施例中，导电体21的底端裸露部213仍为内埋部211向贯穿孔110外延伸凸出所形成，且底端裸露部213上同样分别覆盖有一导电覆盖层22，以使底端裸露部213能通过导电覆盖层22被连接至一电路板，并与电路板上的电路电性接触。在此第二实施例中，覆盖于底端裸露部213上的导电覆盖层22包括一覆盖相对应的底端裸露部213的第一导电覆盖部221以及一覆盖第一导电覆盖部221的第二导电覆盖部222，其中第一导电覆盖部221为一镍膜，第二导电覆盖部222则为覆盖于镍膜表面的一锡膜。
第三实施例
请参阅图9所示，其为本发明第三实施例的电感器封装结构的剖面示意图。在本发明第三实施例中，导电体21的顶端裸露部212同样未凸出于贯穿孔110外，顶端裸露部212上分别覆盖有一导电覆盖层22，且导线3的两相反末端分别与导电覆盖层22直接接触。此外，在本发明第三实施例中，导电体21的底端裸露部213仍为内埋部211向贯穿孔110外延伸凸出所形成，且底端裸露部213上同样分别覆盖有第一导电覆盖部221以及第二导电覆盖部222共同构成的导电覆盖层22。实际实施时，导电体21顶端或底端的结构，可将以上所列各种实施态样相互排列组合搭配调整。
第四实施例
请参阅图10所示，其为本发明第四实施例的电感器封装结构的剖面示意图。在本发明第四实施例中，导电体21的内埋部211仅涂覆于贯穿孔110内的壁面，藉此形成一导电层，而非填满贯穿孔110，换句话说，只要能够使导线3通过导电体21与电路板上的电路电性连接，并不具体限制内埋部211的结构型态或填充于贯穿孔的填充方式。
第五实施例
请参阅图11所示，其为本发明第五实施例的电感器封装结构的剖面示意图。在本发明第五实施例中，磁芯结构1具有至少两个贯穿孔110，每一个导电体21的一部分从磁芯结构1的顶侧以及底侧裸露而出，而导线3设置于磁芯结构1上，且电性连接于至少两个导电体21之间。在封装体4包覆导线3后，会同时填充于导线3所形成的线圈中央的中空部分。换句话说，在本发明第五实施例中，并没有将磁芯结构1区分为一基座11以及设置于基座11的顶面111上的凸起部12。
第六实施例
请参阅图12所示，其为本发明第六实施例的电感器封装结构的剖面示意图。在本发明第六实施例中，贯穿孔110开设于基座11周缘处，而形成半开孔的型态。导电体21填充于贯穿孔110时，内埋部211会有部分裸露出基座11外。换句话说，只要贯穿孔110确实有连接于基座11的顶面111以及底面112之间，且能够通过填充于贯穿孔110中的导电体21使导线3与电路板上的电路电性连接，并不具体限制贯穿孔110的开设方式。
实施例的有益效果
本发明的有益效果在于，本发明所提供的电感器封装结构Z及其制作方法能通过“开设在磁芯结构1上的贯穿孔110”的技术特征，使得卷绕于磁芯结构1上的导线3能通过填充于贯穿孔110内的导电结构2来与电路板电性导通，而无须让导线3在磁芯结构1的边缘处进行弯折。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书以及附图内容所做的等效技术变化，均包含于本发明的申请专利范围内。

Claims (14)

1.一种电感器封装结构，其特征在于，所述电感器封装结构包括：
一磁芯结构，具有至少两个贯穿孔；
一导电结构，包括至少两个分别填充在至少两个所述贯穿孔内的导电体，其中，每一个所述导电体的一部分从所述磁芯结构的顶侧以及底侧裸露而出；
一导线，设置于所述磁芯结构上且电性连接于至少两个所述导电体之间；以及
一封装体，设置于所述磁芯结构上以包覆所述导线。
2.根据权利要求1所述的电感器封装结构，其特征在于，所述磁芯结构包括一基座以及一设置在所述基座上的凸起部，所述导线卷绕于所述凸起部，每一个所述导电体的一部分从所述基座的顶侧以及底侧裸露而出，且所述封装体包覆所述凸起部。
3.根据权利要求2所述的电感器封装结构，其特征在于，所述基座具有一顶面以及一底面，所述凸起部凸设于所述基座的所述顶面上，且所述贯穿孔连接于所述基座的所述顶面以及所述底面之间。
4.根据权利要求3所述的电感器封装结构，其特征在于，每一个所述导电体具有一内埋在相对应的所述贯穿孔内的内埋部、一连接于所述内埋部的一端且裸露在相对应的所述贯穿孔的外部的顶端裸露部以及一连接于所述内埋部的另外一端且裸露在相对应的所述贯穿孔的外部的底端裸露部。
5.根据权利要求4所述的电感器封装结构，其特征在于，所述导线的两相反末端分别电性接触至少两个所述导电体的两个所述顶端裸露部。
6.根据权利要求4所述的电感器封装结构，其特征在于，所述导电结构还进一步包括至少两个设置在所述基座的所述底面上的导电覆盖层，且至少两个所述导电覆盖层分别覆盖至少两个所述导电体的两个所述底端裸露部。
7.根据权利要求6所述的电感器封装结构，其特征在于，每一个所述导电覆盖层包括一覆盖相对应的所述底端裸露部的第一导电覆盖部以及一覆盖所述第一导电覆盖部的第二导电覆盖部。
8.一种电感器封装结构的制作方法，其特征在于，所述电感器封装结构的制作方法包括下列步骤：
提供一磁芯结构，所述磁芯结构开设有两个贯穿孔；
形成构成导电结构的至少两个分别填充在至少两个所述贯穿孔内的导电体；
将一导线设置于所述磁芯结构上，并将所述导线电性连接于至少两个所述导电体之间；以及
形成一封装体于所述磁芯结构的顶面上，以包覆所述导线。
9.根据权利要求8所述的电感器封装结构的制作方法，其特征在于，所述磁芯结构包括一基座以及一设置在所述基座上的凸起部，所述导线卷绕于所述凸起部，每一个所述导电体的一部分从所述基座的顶侧以及底侧裸露而出，且所述封装体包覆所述凸起部。
10.根据权利要求9所述的电感器封装结构的制作方法，其特征在于，所述基座具有一顶面以及一底面，所述凸起部凸设于所述基座的所述顶面上，且所述贯穿孔连接于所述基座的所述顶面以及所述底面之间。
11.根据权利要求10所述的电感器封装结构的制作方法，其特征在于，每一个所述导电体具有一将一导电胶体填充于所述贯穿孔内所形成的内埋部、一连接于所述内埋部的一端且裸露在相对应的所述贯穿孔的外部的顶端裸露部以及一连接于所述内埋部的另外一端且裸露在相对应的所述贯穿孔的外部的底端裸露部。
12.根据权利要求11所述的电感器封装结构的制作方法，其特征在于，所述导线的两相反末端分别电性接触至少两个所述导电体的两个所述顶端裸露部。
13.根据权利要求11所述的电感器封装结构的制作方法，其特征在于，所述导电结构还进一步包括至少两个设置在所述基座的所述底面上的导电覆盖层，且至少两个所述导电覆盖层分别覆盖至少两个所述导电体的两个所述底端裸露部。
14.根据权利要求13所述的电感器封装结构的制作方法，其特征在于，每一个所述导电覆盖层包括一覆盖相对应的所述底端裸露部的第一导电覆盖部以及一覆盖所述第一导电覆盖部的第二导电覆盖部。
CN201611249435.5A 2016-12-29 2016-12-29 电感器封装结构及其制作方法 Pending CN108257943A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611249435.5A CN108257943A (zh) 2016-12-29 2016-12-29 电感器封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611249435.5A CN108257943A (zh) 2016-12-29 2016-12-29 电感器封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN108257943A true CN108257943A (zh) 2018-07-06

Family

ID=62721775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611249435.5A Pending CN108257943A (zh) 2016-12-29 2016-12-29 电感器封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108257943A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692457A (zh) * 2002-12-13 2005-11-02 松下电器产业株式会社 多联扼流圈及使用多联扼流圈的电子设备
US20100271162A1 (en) * 2008-07-11 2010-10-28 Yipeng Yan Surface mount magnetic components and methods of manufacturing the same
TW201120928A (en) * 2009-12-02 2011-06-16 Nat Univ Tsing Hua Metallic ferromagnetic thin-film inductor.
CN102449708A (zh) * 2009-05-04 2012-05-09 库柏技术公司 微型经屏蔽的磁性部件及制造方法
CN102810392A (zh) * 2011-05-31 2012-12-05 美桀电子科技(深圳)有限公司 薄型闭磁路电感器及其制作方法
JP2013162113A (ja) * 2012-02-09 2013-08-19 Fdk Corp 巻線部品
CN104766712A (zh) * 2014-01-07 2015-07-08 佳邦科技股份有限公司 表面黏着线圈单元及其应用
CN105609231A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层电感器及其制造方法以及叠层封装组件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692457A (zh) * 2002-12-13 2005-11-02 松下电器产业株式会社 多联扼流圈及使用多联扼流圈的电子设备
US20100271162A1 (en) * 2008-07-11 2010-10-28 Yipeng Yan Surface mount magnetic components and methods of manufacturing the same
CN102449708A (zh) * 2009-05-04 2012-05-09 库柏技术公司 微型经屏蔽的磁性部件及制造方法
TW201120928A (en) * 2009-12-02 2011-06-16 Nat Univ Tsing Hua Metallic ferromagnetic thin-film inductor.
CN102810392A (zh) * 2011-05-31 2012-12-05 美桀电子科技(深圳)有限公司 薄型闭磁路电感器及其制作方法
JP2013162113A (ja) * 2012-02-09 2013-08-19 Fdk Corp 巻線部品
CN104766712A (zh) * 2014-01-07 2015-07-08 佳邦科技股份有限公司 表面黏着线圈单元及其应用
CN105609231A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层电感器及其制造方法以及叠层封装组件

Similar Documents

Publication Publication Date Title
US10224138B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication method thereof
US11309117B2 (en) Inductive element and manufacturing method
TWI640023B (zh) 電感器的製法及其製品
CN103943306B (zh) 磁性元件及磁性元件的制作方法
CN106816267B (zh) 线圈部件
CN109285652A (zh) 电子元件以及电子元件的制造方法
CN104616878B (zh) 一种微型模压电感元件及其制造方法
CN105895303B (zh) 电极结构和使用该电极结构的电子元件及其制造方法
CN102810392B (zh) 薄型闭磁路电感器及其制作方法
TW201541480A (zh) 電極結構和使用該電極結構的電子元件及其製造方法
CN109545503A (zh) 电子组件
KR102107036B1 (ko) 권선형 인덕터 및 그 제조 방법
JP2023052447A (ja) インダクタ及びその製造方法
TW202113883A (zh) 電感元件及其製造方法
CN110114846A (zh) 磁芯、线圈组件以及包括线圈组件的电子组件
KR20160023077A (ko) 권선형 인덕터 및 그 제조 방법
CN108257943A (zh) 电感器封装结构及其制作方法
CN107134346A (zh) 电感元件
CN104425122A (zh) 电感器的制作方法及其结构
WO2016136338A1 (ja) 表面実装インダクタ及びその製造方法
KR20140071756A (ko) 인덕터 및 인덕터 제조 방법
JP2021022581A (ja) チップインダクタ
CN104681267A (zh) 晶片式电感器的制作方法
TWI742409B (zh) 電感器及其製造方法
TW202030749A (zh) 磁性裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180706