CN108257856A - 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构 - Google Patents

耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构 Download PDF

Info

Publication number
CN108257856A
CN108257856A CN201711397848.2A CN201711397848A CN108257856A CN 108257856 A CN108257856 A CN 108257856A CN 201711397848 A CN201711397848 A CN 201711397848A CN 108257856 A CN108257856 A CN 108257856A
Authority
CN
China
Prior art keywords
prepared
layer
source electrode
ohmic contact
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711397848.2A
Other languages
English (en)
Other versions
CN108257856B (zh
Inventor
贾仁需
邵锦文
侯同晓
元磊
汤晓燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Beike Holdings Co ltd
Original Assignee
Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd filed Critical Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority to CN201711397848.2A priority Critical patent/CN108257856B/zh
Publication of CN108257856A publication Critical patent/CN108257856A/zh
Application granted granted Critical
Publication of CN108257856B publication Critical patent/CN108257856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构,包括以下步骤:在SiC衬底上生长N‑漂移层;在所述N‑漂移层内制备P阱;在所述P阱内制备N+源区和P+接触区;依次制备第一隔离介质层、栅极和第二隔离介质层;在所述N+源区和所述P+接触区表面制备欧姆接触孔;在所述欧姆接触孔中制备源极欧姆接触金属层;在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极;在所述SiC衬底背面依次制备漏极欧姆接触金属层和漏极电极,最终形成所述耐高温低功耗的SiC MOSFET功率器件。在本实施例中,通过磷离子注入结合低温氧化对界面形成磷钝化的效果,源极电极采用铜石墨烯复合材料,提高了器件耐高温的性能降低了器件的功耗。

Description

耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构
技术领域
本发明属于微电子技术领域,涉及一种耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构。
背景技术
碳化硅(SiC)以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料,并且具有远大于Si材料的功率器件品质因子。SiCMOSFET功率器件的研发始于20世纪90年代,具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点,已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
对于SiCMOSFET功率器件的电极制作,电极因为成本等因素考量,器件往往采用Al制作电极。而为了改善大电流下的电迁移特性,高品质的器件往往在制作Al电极时掺入少量的Cu;而同时,为了提高电极的电导率,还掺入少量的Ag。
作为一种功率器件,SiCMOSFET功率器件的可靠性非常重要。这种掺入了多种金属元素的Al电极在受到水汽侵入时,有时会发生电偶腐蚀现象,导致器件电极的失效,而且该金属电极在高温情况系会出现电极溶化情况,严重制约着SiC功率器件的发展。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种耐高温低功耗MOSFET的制备方法及其结构。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种耐高温低功耗的SiC MOSFET功率器件的制备方法,包括以下步骤:
在SiC衬底上生长N-漂移层;
在所述N-漂移层内制备P阱;
在所述P阱内制备N+源区和P+接触区;
在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上依次制备第一隔离介质层、栅极和第二隔离介质层;
在所述N+源区和所述P+接触区表面制备欧姆接触孔;
在所述欧姆接触孔中制备源极欧姆接触金属层;
在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极;
在所述SiC衬底背面制备漏极欧姆接触金属层;
在所述漏极欧姆接触金属层表面制备漏极电极,最终形成所述耐高温低功耗的SiC MOSFET功率器件。
在本发明的一个实施例中,在所述P阱内制备N+源区和P+接触区之后,还包括:
利用离子注入工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面注入磷离子形成磷盖层。
在本发明的一个实施例中,所述磷离子的注入能量为50keV,剂量大于1014cm-2
在本发明的一个实施例中,在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备第一隔离介质层,包括:
在1250℃温度下,利用干氧氧化工艺,在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面进行氧化,氧化时间为2小时;
在900℃温度下,氧气气氛中进行退火;
利用PECVD工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备所述第一隔离介质层。
在本发明的一个实施例中,所述第一隔离介质层的厚度为100nm,所述栅极的厚度为200nm。
在本发明的一个实施例中,在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极,包括:
利用磁控溅射工艺,在所述欧姆接触金属层和所述第二隔离介质层上溅射铜石墨烯复合材料形成所述源极铜石墨烯电极。
在本发明的一个实施例中,所述源极铜石墨烯电极的厚度为1μm。
在本发明的一个实施例中,在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极,包括:
利用磁控溅射工艺,在所述源极欧姆接触金属层和所述第二隔离介质层上溅射第一铜金属层;
在1000℃温度下,利用CVD工艺,在所述第一铜金属层表面生长2~3层石墨烯层;
利用磁控溅射工艺,在所述石墨烯层表面溅射第二铜金属层;
在500℃温度下,退火30分钟,形成所述源极铜石墨烯电极。
在本发明的一个实施例中,所述第一铜金属层和所述第二铜金属层的厚度均为400nm。
本发明的另一个实施例提供的一种耐高温低功耗的SiC MOSFET功率器件结构,包括:漏极电极1、SiC衬底2、N-漂移层3、P阱4、N+源区5、P+接触区6、第一隔离介质层8、栅极9、第二隔离介质层10、源极欧姆接触金属层11、源极铜石墨烯电极12、漏极欧姆接触金属层13,其中,所述耐高温低功耗的SiC MOSFET功率器件由上述任一实施例所述的方法制备形成。
与现有技术相比,本发明的有益效果:
1)本发明采用铜石墨烯复合材料作为源极互连表面金属,增加了电极的耐高温的性能;
2)本发明采用铜石墨烯复合材料作为源极互连表面金属,有效的降低了电偶腐蚀现象;
3)本发明提出磷离子注入结合低温氧化过程对界面陷阱形成磷钝化的效果,可提升沟道迁移率,提升栅的稳定性,提高器件的可靠性;
4)本发明采用优化工艺流程,充分利用磷离子对界面特性进行改善,从而保证栅氧化层的致密性;
5)本发明由于在栅氧沉积之前,采用低温氧化,可以有效的控制氧化的厚度和高温带来的影响。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种耐高温低功耗的SiC MOSFET功率器件的制备方法流程图;
图2a-2m为本发明实施例提供的一种耐高温低功耗的SiC MOSFET功率器件的工艺示意图;
图3为本发明实施例提供的一种耐高温低功耗的SiC MOSFET功率器件的结构示意图。
符号说明:
1漏极电极;2 SIC衬底;3 N-漂移层;4 P阱;5 N+源区;6 P+接触区;7磷盖层;8第一隔离介质层;9栅极;10第二隔离介质层;11源极欧姆接触金属层;12源极铜石墨烯电极;13漏极欧姆接触金属层;
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种耐高温低功耗的SiC MOSFET功率器件的制备方法的示意图。本发明的制备方法可以用于制备出耐高温低功耗的SiC MOSFET功率器件,具体地,该方法包括以下步骤:
步骤1、在SiC衬底上生长N-漂移层;
步骤2、在所述N-漂移层内制备P阱;
步骤3、在所述P阱内制备N+源区和P+接触区;
步骤4、在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上依次制备第一隔离介质层、栅极和第二隔离介质层;
步骤5、在所述N+源区和所述P+接触区表面制备欧姆接触孔;
步骤6、在所述欧姆接触孔中制备源极欧姆接触金属层;
步骤7、在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极;
步骤8、在所述SiC衬底背面制备漏极欧姆接触金属层;
步骤9、在所述漏极欧姆接触金属层表面制备漏极电极,最终形成所述耐高温低功耗的SiC MOSFET功率器件。
其中,对于步骤3之后,还可以包括:
步骤X1、利用离子注入工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面注入磷离子形成磷盖层。
进一步地,步骤X1中所述磷离子的注入能量为50keV,剂量大于1014cm-2
其中,对于步骤4,可以包括:
在1250℃温度下,利用干氧氧化工艺,在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面进行氧化,氧化时间为2小时;
在900℃温度下,氧气气氛中进行退火;
利用PECVD工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备所述第一隔离介质层。
进一步地,步骤4中所述第一隔离介质层的厚度为100nm,所述栅极的厚度为200nm。
其中,对于步骤7,可以包括:
利用磁控溅射工艺,在所述欧姆接触金属层和所述第二隔离介质层上溅射铜石墨烯复合材料形成所述源极铜石墨烯电极。
进一步地,步骤7中所述源极铜石墨烯电极的厚度为1μm。
其中,对于步骤7,还可以包括:
步骤71、利用磁控溅射工艺,在所述源极欧姆接触金属层和所述第二隔离介质层上溅射第一铜金属层;
步骤72、在1000℃温度下,利用CVD工艺,在所述第一铜金属层表面生长2~3层石墨烯层;
步骤73、利用磁控溅射工艺,在所述石墨烯层表面溅射第二铜金属层;
步骤74、在500℃温度下,退火30分钟,形成所述源极铜石墨烯电极。
进一步地,步骤71和步骤73中所述第一铜金属层和所述第二铜金属层的厚度均为400nm。
本实施例中源极铜石墨烯电极采用铜石墨烯材料制备而成,因为铜石墨烯电极耐高温、耐腐蚀,可以配合器件在高温下工作,而且电极导热和导电比较好,可以加快散热,因此在提升器件耐高温性能的同时降低器件的功耗。
实施例二
请参见图2a-2m,图2a-2m为本发明实施例提供的一种耐高温低功耗MOSFET的工艺示意图。本实施例在上述实施例的基础上,重点对工艺流程进行详细描述,具体地包括如下步骤:
步骤1、选取SiC衬底2,在所述SiC衬底2上生长N-漂移层3。
如图2a所示,选取SiC衬底2,对SiC衬底2采用RCA清洗标准进行清洗,然后在SiC衬底2表面外延生掺杂氮离子的N-漂移层3,其中,氮离子掺杂浓度为1×1015cm-3,厚度为8μm,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用液态氮气。
步骤2、在所述N-漂移层进行多次铝离子选择性注入,形成P阱4。
如图2b所示,通过低压热壁化学气相沉积法在N-漂移层3表面沉积一层厚度为200nm的SiO2层,然后再沉积厚度为1μm的Al来作为P阱4离子注入的阻挡层,通过光刻和刻蚀来形成P阱注入区;
在650℃的环境温度下对注入区进行四次Al离子注入,先后采用450keV、300keV、200keV和120keV的注入能量,将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子,注入到P阱注入区,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱4;
采用RCA清洗标准对碳化硅表面进行清洗,烘干后制作C膜保护,然后在1700~1750℃氩气氛围中进行离子激活退火10min。
步骤3、利用离子注入工艺在所述P阱4内制备N+源区5。
如图2c所示,通过低压热壁化学气相沉积法在P阱4表面和N-漂移层3表面沉积一层厚度为200nm的SiO2层,然后再沉积厚度为1μm的Al来作为N+源区5离子注入的阻挡层,通过光刻和刻蚀来形成N+源区注入区;
在650℃的环境温度下对N+源区注入区进行两次氮离子注入,先后采用80keV、30keV的注入能量,将注入剂量为3.9×1014cm-2、1.88×1014cm-2,注入到N+源区注入区,形成深度为200nm,掺杂浓度为1×1019cm-3的N+源区5;
采用RCA清洗标准对碳化硅表面进行清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10min。
步骤4、利用离子注入工艺在所述P阱4内制备P+接触区6。
如图2d所示,通过低压热壁化学气相沉积法在N+源区5表面、P阱4表面和N-漂移层3表面沉积一层厚度为200nm的SiO2层,然后再沉积厚度为1μm的Al来作为P+接触区6离子注入的阻挡层,通过光刻和刻蚀来形成P+接触区注入区;
在650℃的环境温度下对P+接触区注入区进行两次Al离子注入,注入能量依次为90keV、30keV,Al离子的注入剂量依次为1.88×1014cm-2、3.8×1014cm-2,形成深度为200nm,掺杂浓度为2×1019cm-3的P+接触区6。
步骤5、利用离子注入工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面注入磷离子形成磷盖层7。
如图2e所示,利用离子注入工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面注入磷离子形成磷盖层7,其中,磷离子注入能量为50keV,剂量高于1014cm-2
步骤6、在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备第一隔离介质层8。
如图2f所示,在1250℃温度下,通入干燥氧气,利用干氧氧化工艺,在磷盖层7上表面进行氧化,氧化时间为2小时;
在900℃温度下,氧气气氛中进行退火;
利用PECVD工艺,在其上表面生长100nm的SiO2,形成第一隔离介质层8。
步骤7、在第一隔离介质层8上制备栅极9。
如图2g所示,用低压热壁化学气相沉积法在第一隔离介质层8上沉积多晶硅,其中磷离子掺杂浓度为5×1019cm-3,厚度为200nm,沉积温度为600~650℃,沉积压强为60~80Pa,反应气体采用硅烷和磷化氢,载运气体采用氦气;
通过光刻、刻蚀形成栅极9。
步骤8、在栅极9上制备第二隔离介质层10。
如图2h所示,利用PECVD工艺在器件表面沉积生成100nm的SiO2
在800℃温度下,氧气气氛中进行退火60分钟,形成第二隔离介质层10。
步骤9、制备欧姆接触孔。
如图2i所示,利用光刻工艺刻蚀所述第二隔离介质层和所述第一隔离介质层,在所述N+源区和P+接触区表面形成欧姆接触孔。
步骤10、在欧姆接触孔表面制备源极欧姆接触金属层11。
如图2j所示,采用磁控溅射工艺,在欧姆接触孔表面溅射Ni金属形成源极欧姆接触金属层11,其中,溅射靶材选用Ni金属材料,溅射靶材选用质量比纯度>99.99%的Ni,以质量百分比纯度为99.999%的氩气作为溅射气体通入溅射腔,在真空度为4.0×10-4Pa、氩气流量为20cm3/秒、靶材基距为10cm和工作电流为1A的条件下制备形成源极欧姆接触金属层11。
步骤11、制备源极铜石墨烯电极12。
如图2k所示,优选地,制备源极铜石墨烯电极12可以采用磁控溅射工艺,在欧姆接触孔表面和第二隔离介质层10溅射一层铜石墨烯复合材料形成厚度1μm的源极铜石墨烯电极12。
优选地,制备源极铜石墨烯电极12还可以先在欧姆接触孔表面和第二隔离介质层10上溅射300nm金属铜,通过高温CVD工艺方法,在1000℃温度下生长2-3层石墨烯层,再溅射400nm铜,500℃退火30分钟,形成铜石墨烯电极12。
步骤12、在SiC衬底2下表面制备漏极欧姆接触金属层13。
如图2l所示,采用磁控溅射工艺,在SiC衬底2下表面溅射Ni金属形成漏极欧姆接触金属层13,其中,溅射靶材选用Ni金属材料,溅射靶材选用质量比纯度>99.99%的Ni,以质量百分比纯度为99.999%的氩气作为溅射气体通入溅射腔,在真空度为4.0×10-4Pa、氩气流量为20cm3/秒、靶材基距为10cm和工作电流为1A的条件下制备形成漏极欧姆接触金属层13。
步骤13、在漏极欧姆接触Ni金属层13表面制备漏极电极1。
如图2m所示,采用磁控溅射工艺,在漏极欧姆接触Ni金属层13的下表面溅射Ag金属形成漏极电极1。
可选地,漏极电极1可以替换为漏极铜石墨烯电极。制备漏极铜石墨烯电极可以采用磁控溅射工艺在漏极欧姆接触金属层13的下表面溅射一层金属Ti层,然后利用相同工艺在金属Ti层上溅射铜石墨烯复合材料形成厚度1μm的源极铜石墨烯电极。
制备漏极铜石墨烯电极还可以采用磁控溅射工艺在漏极欧姆接触金属层13下表面溅射一层金属Ti层,然后利用相同工艺溅射300nm金属铜,通过高温CVD工艺方法,在1000℃温度下生长2-3层石墨烯层,再溅射400nm铜,500℃退火30分钟,形成铜石墨烯电极。
在本实施例中,通过磷盖层的高温热氧化,能够保证磷元素聚集在在生成的第一隔离介质层附近,通过低温O2退火使得磷元素起到对界面钝化的效果,磷离子注入结合低温氧化过程对界面陷阱形成磷钝化的效果,可降低界面和近界面态密度,提高沟道迁移率的同时,提升栅稳定性降低了器件的功耗。
实施例三
请参见图3,图3为本发明实施例提供的一种耐高温低功耗的SiC MOSFET功率器件的结构示意图。本发明提出的一种耐高温低功耗的SiCMOSFET功率器件,包括:
漏极电极1、SIC衬底2、N-漂移层3、P阱4、N+源区5、P+接触区6、第一隔离介质层8、晶硅栅9、第二隔离介质层10、源极欧姆接触金属层11、源极铜石墨烯电极12、漏极欧姆接触金属层13,其中,所述N+源区5、P+接触区6位于P阱4内。
优选地,衬底为SiC衬底2。
优选地,SiC衬底2之上的凸形区是N-漂移层3,厚度为8μm。
优选地,P阱4是多次铝离子选择性注入形成的区域,位于凸形N-漂移层3凸起的两侧,深度为500nm。
优选地,N+源区5位于左右的两个P阱4中,是多次氮离子选择性注入形成的区域,深度为200nm。
优选地,P+接触区6位于P阱4中紧邻N+源区5,是多次铝离子选择性注入形成的区域,深度为200nm。
优选地,第一隔离介质层8位于位于凸形N-漂移层3的上方。
优选地,栅极9是由磷离子掺杂沉积形成的多晶硅,位于第一隔离介质层8的正上方,厚度为200nm。
优选地,第二隔离介质层10位于栅极9上方,隔离栅极9与源极铜石墨烯电极12。
优选地,源极欧姆接触金属层11位于N+源区5和P+接触区6上方,第一隔离介质层8之间。
优选地,源极铜石墨烯电极12是通过表面溅射铜石墨烯复合材料形成源极互连表面金属,位于整个器件上表面。
优选地,漏极欧姆接触金属层13位于SiC衬底2下。
优选地,漏极电极1位于漏极欧姆接触金属层13下。
在本实施例中,铜石墨烯电极覆盖整改器件上表面,在增强了器件耐高温的基础上,还增强了器件致密性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种耐高温低功耗的SiC MOSFET功率器件的制备方法,其特征在于,包括以下步骤:
在SiC衬底上生长N-漂移层;
在所述N-漂移层内制备P阱;
在所述P阱内制备N+源区和P+接触区;
在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上依次制备第一隔离介质层、栅极和第二隔离介质层;
在所述N+源区和所述P+接触区表面制备欧姆接触孔;
在所述欧姆接触孔中制备源极欧姆接触金属层;
在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极;
在所述SiC衬底背面制备漏极欧姆接触金属层;
在所述漏极欧姆接触金属层表面制备漏极电极,最终形成所述耐高温低功耗的SiCMOSFET功率器件。
2.根据权利要求1所述的制备方法,其特征在于,在所述P阱内制备N+源区和P+接触区之后,还包括:
利用离子注入工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面注入磷离子形成磷盖层。
3.根据权利要求2所述的制备方法,其特征在于,所述磷离子的注入能量为50keV,剂量大于1014cm-2
4.根据权利要求1所述的制备方法,其特征在于,在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备第一隔离介质层,包括:
在1250℃温度下,利用干氧氧化工艺,在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层表面进行氧化,氧化时间为2小时;
在900℃温度下,氧气气氛中进行退火;
利用PECVD工艺在包括所述N+源区和所述P+接触区的所述P阱以及所述N-漂移层上制备所述第一隔离介质层。
5.根据权利要求1所述的制备方法,其特征在于,所述第一隔离介质层的厚度为100nm,所述栅极的厚度为200nm。
6.根据权利要求1所述的制备方法,其特征在于,在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极,包括:
利用磁控溅射工艺,在所述欧姆接触金属层和所述第二隔离介质层上溅射铜石墨烯复合材料形成所述源极铜石墨烯电极。
7.根据权利要求6所述的制备方法,其特征在于,所述源极铜石墨烯电极的厚度为1μm。
8.根据权利要求1所述的制备方法,其特征在于,在所述源极欧姆接触金属层和所述第二隔离介质层上制备源极铜石墨烯电极,包括:
利用磁控溅射工艺,在所述源极欧姆接触金属层和所述第二隔离介质层上溅射第一铜金属层;
在1000℃温度下,利用CVD工艺,在所述第一铜金属层表面生长石墨烯层;
利用磁控溅射工艺,在所述石墨烯层表面溅射第二铜金属层;
在500℃温度下,退火30分钟,形成所述源极铜石墨烯电极。
9.根据权利要求8所述的制备方法,其特征在于,所述第一铜金属层和所述第二铜金属层的厚度均为400nm。
10.一种耐高温低功耗的SiC MOSFET功率器件结构,其特征在于,包括:漏极电极(1)、SiC衬底(2)、N-漂移层(3)、P阱(4)、N+源区(5)、P+接触区(6)、第一隔离介质层(8)、栅极(9)、第二隔离介质层(10)、源极欧姆接触金属层(11)、源极铜石墨烯电极(12)、漏极欧姆接触金属层(13),其中,所述耐高温低功耗的SiC MOSFET功率器件由权利要求1~9任一项所述的方法制备形成。
CN201711397848.2A 2017-12-21 2017-12-21 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构 Active CN108257856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711397848.2A CN108257856B (zh) 2017-12-21 2017-12-21 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711397848.2A CN108257856B (zh) 2017-12-21 2017-12-21 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构

Publications (2)

Publication Number Publication Date
CN108257856A true CN108257856A (zh) 2018-07-06
CN108257856B CN108257856B (zh) 2019-05-24

Family

ID=62723781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711397848.2A Active CN108257856B (zh) 2017-12-21 2017-12-21 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构

Country Status (1)

Country Link
CN (1) CN108257856B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020135313A1 (zh) * 2018-12-24 2020-07-02 东南大学 功率半导体器件及其制造方法
CN117832266A (zh) * 2024-03-05 2024-04-05 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法
CN117832266B (zh) * 2024-03-05 2024-05-24 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082241A1 (en) * 2011-09-29 2013-04-04 Francis J. Kub Graphene on Semiconductor Detector
CN105463346A (zh) * 2015-10-12 2016-04-06 中南大学 一种螺旋线增强金属基复合材料及其制备方法
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
CN106910691A (zh) * 2017-03-07 2017-06-30 黄山学院 功率变流器中igbt模块的散热结构及封装工艺
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微系统与信息技术研究所 一种mos功率器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082241A1 (en) * 2011-09-29 2013-04-04 Francis J. Kub Graphene on Semiconductor Detector
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
CN105463346A (zh) * 2015-10-12 2016-04-06 中南大学 一种螺旋线增强金属基复合材料及其制备方法
CN106910691A (zh) * 2017-03-07 2017-06-30 黄山学院 功率变流器中igbt模块的散热结构及封装工艺
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微系统与信息技术研究所 一种mos功率器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020135313A1 (zh) * 2018-12-24 2020-07-02 东南大学 功率半导体器件及其制造方法
CN117832266A (zh) * 2024-03-05 2024-04-05 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法
CN117832266B (zh) * 2024-03-05 2024-05-24 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN108257856B (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
CN1532943B (zh) 碳化硅半导体器件及其制造方法
CN102194885B (zh) N型隐埋沟道的碳化硅demosfet器件及制备方法
CN101578705B (zh) 碳化硅半导体装置及其制造方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN103928532B (zh) 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
JP5236281B2 (ja) 縦型mosfetの製造方法
CN102549728A (zh) 制造半导体器件的方法
CN105765698A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2012160485A (ja) 半導体装置とその製造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN108321213A (zh) SiC功率二极管器件的制备方法及其结构
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN107785250A (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN108257856B (zh) 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
CN106960871A (zh) 一种带沟槽阵列和空腔的碳化硅衬底结构
CN104285299A (zh) 碳化硅半导体器件
CN108321080A (zh) 高可靠性的SiC MOSFET器件的制备方法及其结构
CN109786447A (zh) 一种P型SiC欧姆接触材料及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Hou Tongxiao

Inventor after: Shao Jinwen

Inventor after: Jia Renxu

Inventor after: Yuan Lei

Inventor after: Tang Xiaoyan

Inventor before: Jia Renxu

Inventor before: Shao Jinwen

Inventor before: Hou Tongxiao

Inventor before: Yuan Lei

Inventor before: Tang Xiaoyan

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231121

Address after: Room 507, 5th Floor, Incubation Building, No.7 Fengxian Middle Road, Haidian District, Beijing, 100094

Patentee after: Beijing Beike Holdings Co.,Ltd.

Address before: Room 1402-2, Shugu Building, No. 2 Shugu Avenue, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province, 066004

Patentee before: QINHUANGDAO JINGHE SCIENCE AND TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd.

TR01 Transfer of patent right