CN108255637B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN108255637B
CN108255637B CN201710430855.1A CN201710430855A CN108255637B CN 108255637 B CN108255637 B CN 108255637B CN 201710430855 A CN201710430855 A CN 201710430855A CN 108255637 B CN108255637 B CN 108255637B
Authority
CN
China
Prior art keywords
page
data
group
word line
stable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710430855.1A
Other languages
English (en)
Other versions
CN108255637A (zh
Inventor
洪志满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108255637A publication Critical patent/CN108255637A/zh
Application granted granted Critical
Publication of CN108255637B publication Critical patent/CN108255637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1446Point-in-time backing up or restoration of persistent data
    • G06F11/1458Management of the backup or restore process
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种数据存储装置,其包括:非易失性存储器装置,其包括联接到第一字线的第一页面组和联接到第二字线的第二页面组,该第二字线以写入操作的顺序在第一字线之后;以及控制器,其适于在对第一页面组的写入操作期间的异常断电之后,当对存储在第一页面组中的数据的第一错误校正操作成功时,将存储在第一页面组的弱页面中的第一数据复制到第二页面组的稳定页面。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年12月28日向韩国知识产权局提交的申请号为10-2016-0180948的韩国申请的优先权,其整体通过引用并入本文。
技术领域
各个实施例总体涉及一种数据存储装置,并且更特别地,涉及一种包括非易失性存储器装置的数据存储装置。
背景技术
数据存储装置可以响应于写入请求存储由外部装置提供的数据。数据存储装置也可以响应于读取请求将存储的数据提供给外部装置。使用数据存储装置的外部装置的示例包括台式机,包括计算机、数码相机、移动电话、智能电话、智能卡等的便携式和移动电子装置。数据存储装置可以在外部装置的制造期间被嵌入在外部装置中或可以被单独制造然后连接到外部装置。
发明内容
在实施例中,一种数据存储装置可以包括:非易失性存储器装置,其包括联接到第一字线的第一页面组和联接到第二字线的第二页面组,该第二字线以写入操作的顺序在第一字线之后;以及控制器,其适于在对第一页面组的写入操作期间或之后的异常断电之后,当对存储在第一页面组中的数据的第一错误校正操作成功时,将存储在第一页面组的弱页面(weak page)中的第一数据复制到第二页面组的稳定页面。
在实施例中,一种数据存储装置的操作方法可以包括:在对第一页面组的写入操作期间或之后的异常断电之后,当对存储在第一页面组中的数据的第一错误校正操作成功时,将存储在第一页面组的弱页面中的第一数据复制到第二页面组的稳定页面,其中数据存储装置包括非易失性存储器装置,其包括联接到第一字线的第一页面组和联接到第二字线的第二页面组,该第二字线以写入操作的顺序在第一字线之后。
在实施例中,一种数据存储装置可以包括:非易失性存储器装置,其包括联接到第一字线的第一页面组、联接到第二字线的第二页面组和联接到第三字线的第三页面组,该第二字线以写入操作的顺序在第一字线之后,该第三字线以所述写入操作的顺序在第一字线之前;以及控制器,其适于在对第一页面组的写入操作期间或之后的异常断电之后,当对存储在第一页面组中的数据的错误校正操作成功时,根据存储在第一页面组的稳定页面中的第二数据是否与存储在第三页面组的弱页面中的第三数据相同,将存储在第一页面组的弱页面中的第一数据复制到第二页面组的稳定页面。
附图说明
通过参照附图描述本发明的各个实施例,本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见,其中:
图1是示出根据实施例的数据存储装置的框图。
图2是示出图1的包括在存储块中的存储器单元的阈值电压分布的图。
图3是示出当执行正常写入操作时阈值电压分布的变化的图。
图4是示出由于异常断电引起的不完全阈值电压分布的图。
图5A和图5B是示出根据另一实施例的用于确定弱页面和稳定页面的方法的图。
图6A至图9是示出根据实施例的恢复单元根据第一过程(procedure)至第四过程执行恢复操作的方法的图。
图10是示出图1的数据存储装置的操作方法的流程图。
图11是示出图1的数据存储装置的操作方法的流程图。
图12是示出根据实施例的固态驱动器(SSD)的框图。
图13是示出应用根据实施例的数据存储装置的数据处理系统的框图。
具体实施方式
在下文中,将通过本发明的示例性实施例参照附图来描述根据本发明的数据存储装置及其操作方法。然而,本发明可以不同形式实施,并且不应被解释为限于本文阐述的实施例。相反,提供这些实施例以详细描述本发明至本发明所属领域的技术人员能够实施本发明的技术方案的程度。
将理解的是,本发明的实施例不限于在附图中示出的细节,附图不一定按比例绘制,并且在一些情况下,为了更清楚地描绘本发明的某些特征,比例可能已经被夸大。虽然使用特定的术语,但是应当理解的是,使用的术语仅用于描述特定的实施例而不旨在限制本发明的范围。
将进一步理解的是,当一个元件被称为“连接至”或“联接至”另一元件时,它可以直接在其它元件上、连接至或联接至其它元件,或可存在一个或多个中间元件。另外,也将理解的是,当元件被称为在两个元件“之间”时,两个元件之间可以仅有该元件或也可存在一个或多个中间元件。
当在本文中与项目列表一起使用时,短语“......和......中的至少一个”是指来自列表的单个项目或列表中项目的任何组合。例如,“A、B和C中的至少一个”是指只有A,或只有B,或只有C,或A、B和C的任何组合。
本文所使用的术语“或”是指两种或更多种可选物中的任意一种,而既不是两者也不是其任何组合。
如本文所使用的,单数形式也旨在包括复数形式,除非上下文另有清楚地说明。将进一步理解的是,当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时,它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文所使用的,术语“和/或”包括一个或多个相关所列项目的任何和所有组合。
除非另有定义,否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开通常理解的含义相同的含义。将进一步理解的是,术语,诸如在常用词典中定义的那些术语,应被理解为具有与其在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释,除非本文如此明确地这样定义。
在以下描述中,为了提供对本发明的彻底理解,阐述了许多具体细节。本发明可以在没有一些或全部这些具体细节的情况下被实践。在其它情况下,为了不使本发明被不必要地模糊,未详细地描述公知的进程结构和/或进程。
也应注意的是,在一些情况下,如对相关领域的技术人员将显而易见的是,结合一个实施例描述的也被称为特征的元件可单独使用或与另一实施例的其它元件结合使用,除非另有特别说明。
在下文中,将参照附图详细地描述本发明的各个实施例。
图1是示出根据实施例的数据存储装置10的框图。
数据存储装置10可以响应于来自外部装置的写入请求存储从外部装置提供的数据。另外地,数据存储装置10可以响应于来自外部装置的读取请求将存储的数据提供到外部装置。
数据存储装置10可以为以下形式:个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如,MMC、eMMC、RS-MMC和微型-MMC)、各种安全数字卡(例如,SD、迷你-SD和微型-SD)、通用闪速存储装置(UFS)、固态驱动器(SSD)等。
数据存储装置10可以包括控制器100和非易失性存储器装置200。
控制器100可以控制数据存储装置10的一般操作。控制器100可以响应于从外部装置传输的写入请求将数据存储在非易失性存储器装置200中,并且可以响应于从外部装置传输的读取请求读取存储在非易失性存储器装置200中的数据并将读取数据输出到外部装置。
控制器100可以包括恢复单元110和错误校正单元120。
恢复单元110可以在异常断电发生之后恢复电力供给时检测异常断电的发生,并且对目标字线执行恢复操作,其中在存储块210至21k中的任何一个存储块210中对该目标字线最后执行写入操作。即使发生异常断电,但在其中对目标字线的写入操作已经完成的状态下不会引起问题。然而,如果正在执行对目标字线的写入操作,则可能需要恢复操作。
在恢复操作期间,当对存储在目标字线的页面中的数据的错误校正操作成功时,恢复单元110可以将存储在目标字线的弱页面中的数据移动到稳定页面,以为异常断电的再次发生做准备。弱页面可以选自目标字线的页面。稳定页面可以选自在目标字线之后的待对其执行写入操作的后续字线的页面。将参照图4详细描述弱页面和稳定页面。
此外,异常断电可能被重复。例如,当通过恢复操作将数据从弱页面复制到稳定页面时,可能再次发生异常断电。因此,根据实施例,如果对存储在目标字线的页面中的数据的错误校正操作成功,则恢复单元110可以确定在异常断电时对目标字线的写入操作,即当恢复电力供给时存储待为错误校正操作的对象的数据的操作,是否是与在恢复操作期间的恢复操作或复制操作无关的正常写入操作,并且根据确定结果通过不同的过程执行恢复操作。以下将分别详细描述对应的过程作为第一过程和第二过程。
根据此前所作的描述,当对存储在先前目标字线的弱页面中的数据的错误校正操作成功时,可以在恢复操作期间对后续字线的稳定页面执行复制操作。在这方面,由于异常断电中断正在对目标字线执行的正常写入操作和复制操作中的其中一个,因此甚至应当考虑其中对应的错误校正操作失败的情况。
在其中异常断电中断正常写入操作并且错误校正操作失败的情况下,错误校正失败的数据的原始数据不存在,因此实际上不可能恢复错误校正失败的数据。
然而,当异常断电中断在恢复操作期间对后续字线的稳定页面的复制操作并且对稳定页面的数据的错误校正操作失败时,错误校正操作失败的数据,即稳定页面的数据,可能具有被恢复的可能性。进一步地,错误校正失败的数据的原始数据被存储在先前目标字线的弱页面中,因此,由于当对存储在先前目标字线的弱页面中的原始数据的错误校正操作成功时才执行恢复操作期间的复制操作,所以可以使用原始数据来执行恢复操作。
因此,如果对存储在目标字线的页面中的数据的错误校正操作失败,则恢复单元110可以确定当发生异常断电时正在执行包括在恢复操作中的复制操作和正常写入操作中的哪一个,并且根据确定结果通过不同的过程执行恢复操作。以下将分别详细描述对应的过程作为第三过程和第四过程。
总之,恢复单元110可以根据第一过程至第四过程中的任意一个执行恢复操作,将分别在以下情况下执行该第一过程至第四过程。
当发生异常断电并且在异常断电之后对存储在目标字线的页面中的数据的错误校正操作成功时,在对目标字线正在执行正常写入操作的情况下,可以执行第一过程。
当在恢复操作期间发生后续异常断电并且在后续异常断电之后对在后续异常断电时存储在后续目标字线的稳定页面中的数据的错误校正操作成功时,在对后续目标字线的稳定页面正在执行复制操作的情况下,可以执行第二过程。
当在恢复操作期间发生后续异常断电并且在后续异常断电之后对在后续异常断电时存储在后续目标字线的稳定页面中的数据的错误校正操作失败时,在对后续目标字线的稳定页面正在执行复制操作的情况下,可以执行第三过程。
当发生异常断电并且在异常断电之后对存储在目标字线的页面中的数据的错误校正操作失败时,在对目标字线正在执行正常写入操作的情况下,可以执行第四过程。
当满足对应的条件或发生对应的情况时,在恢复操作期间可以执行各个第一过程到第四过程。
作为恢复操作的目标的存储块210可以是在发生异常断电时在存储块210至21k中被指定用于写入操作的一个。例如,控制器100可以指定存储块210至21k中的一个存储块210以用于存储从外部装置传输的数据的目的,并且对存储块210的字线WL1至WLn顺序地执行写入操作。然而,根据实施例,两个或更多个存储块可以被同时指定以用于存储从外部装置传输的数据的目的。
如稍后将描述的,恢复单元110可执行用于恢复操作的复制操作、擦写(overwrite)操作和重写(rewrite)操作。可以执行复制操作以将特定页面的数据写入到空页面中。可以执行擦写操作以将特定页面的数据写入到其中已经存储数据的另一页面中。可以执行重写操作以将特定页面的数据写入到相同页面中。
在本实施例中,擦写操作可以被视为恢复到后续目标字线的稳定页面的复制操作,在由于后续异常断电而中断对后续目标字线的稳定页面的复制操作之后,对该后续目标字线的稳定页面的错误校正操作失败。即,可以对上述第三过程执行擦写操作。可以利用存储在先前目标字线的弱页面中的原始数据通过擦写操作来恢复后续目标字线的稳定页面的错误校正失败的数据。
错误校正单元120可以对从非易失性存储器装置200读取的数据执行错误校正操作。错误校正单元120可以根据错误校正算法来校正数据中包括的在错误校正能力范围内的错误位。错误校正单元120可以基于本领域已知的各种错误校正算法来执行错误校正操作。
根据控制器100的控制,非易失性存储器装置200可以存储从控制器100传输的数据并且可以读取存储数据并将读出数据传输到控制器100。非易失性存储器装置200可以包括存储块210至21k。存储块210至21k的每一个可以包括联接到多个字线WL1至WLn和多个位线BL1至BLm的存储器单元。字线WL1至WLn中的每一个可以根据存储在每个存储器单元中的位的数量来对应于多个页面。
非易失性存储器装置200可以包括诸如以下的闪速存储器:NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
虽然图1示出一个非易失性存储器装置200,但是应当注意的是,实施例不限于此。
图2是示出包括在图1的存储块210中的存储器单元的阈值电压分布VD1至VD4的图。横轴Vth可以表示存储器单元的阈值电压,并且纵轴单元#可以表示对应于阈值电压的存储器单元的数量。
参照图2,存储器单元可以根据存储在其中的数据形成预定的阈值电压分布VD1至VD4。根据存储在其中的2位数据,每个存储器单元可以被控制为具有对应于四个阈值电压分布VD1至VD4中的任意一个的阈值电压。阈值电压分布VD1至VD4可以分别对应于数据“11”、“10”、“00”和“01”。因此,例如,存储有数据“11”的存储器单元可以具有对应于阈值电压分布VD1的阈值电压。存储在存储器单元中的两位,即LSB数据和MSB数据可以分别被存储在LSB页面和MSB页面中。
当预定的读取电压被施加到存储器单元联接到的字线时,每个存储器单元可以根据阈值电压被打开或关闭。此外,当高于其阈值电压的读取电压被施加时,存储器单元可以被打开,并且当低于其阈值电压的读取电压被施加时,存储器单元可以被关闭。在该情况下,通过感测当存储器单元被打开或关闭时形成的电流,可以确定存储器单元的阈值电压是高于还是低于读取电压。因此,可以基于被定位于阈值电压分布VD1至VD4之间的读取电压R1至R3来确定存储器单元被定位于其中的阈值电压分布。作为结果,当执行读取操作时,对应于存储器单元被定位于其中的阈值电压分布的数据可以被输出。
根据将从哪个页面读取数据,可以使用在读取电压R1至R3中选择的至少一个读取电压。例如,可以基于读取电压R1和读取电压R3来读取LSB页面。可以基于读取电压R2来读取MSB页面。
图3是示出执行正常写入操作时阈值电压分布的变化的图。
首先,控制器100可以通过一个正常写入操作将LSB数据和MSB数据存储在对应于一个字线的LSB页面和MSB页面中。可以通过施加到存储器单元的多个写入脉冲来逐渐升高存储器单元的阈值电压,直到存储器单元被定位在对应于待存储在其中的数据的阈值电压分布中。
例如,在时间T31处,擦除的存储器单元可以形成阈值电压分布D1。在时间T32处,如果控制器100开始正常写入操作,则一些存储器单元可以形成阈值电压分布VD1,并且剩余的存储器单元可以通过具有增加的阈值电压来形成阈值电压分布D2。在时间T33处,具有阈值电压分布D2的一些存储器单元可以形成阈值电压分布VD2,并且剩余的存储器单元可以通过具有增加的阈值电压来形成阈值电压分布D3。在时间T34处,具有阈值电压分布D3的一些存储器单元可以形成阈值电压分布VD3,并且剩余的存储器单元可以通过具有增加的阈值电压形成阈值电压分布VD4。
此处,可以看出的是,当执行正常写入操作时,对应于例如阈值电压分布VD1的低阈值电压分布的数据被较早地存储,并且对应于例如阈值电压分布VD4的高阈值电压分布的数据被较晚地存储。
图4是示出由于异常断电引起的不完全阈值电压分布的图。
参照图4,当在执行正常写入操作时发生异常断电时,例如,阈值电压分布D3被划分为阈值电压分布VD3和阈值电压分布VD4,存储器单元可以保持在存储器单元形成不完全阈值电压分布VD1、VD2和D3的状态中。在这方面,可以提及的是,对应于阈值电压分布VD1、VD2和VD3的数据实质上已经被存储,并且对应于阈值电压分布VD4的数据尚未被存储。从另一角度来看,可以提及的是,MSB数据实质上已经被存储。原因是,由于阈值电压分布VD3和VD4对应于相同的MSB数据“0”,因此即使当在不经历异常断电的情况下连续执行正常写入操作时,MSB数据“0”也将不被改变,并且从而阈值电压分布VD3和VD4被完全形成。然而,应当注意的是,由于LSB数据“0”被存储在待存储有具有阈值电压分布VD4的LSB数据“1”的存储器单元中,因此LSB数据尚未被完全存储。
因此,当与MSB数据相比时,当在执行正常写入操作时发生异常断电时,LSB数据较弱。因此,弱页面可以是LSB页面,并且稳定页面可以是MSB页面。弱页面可以是其中基于在读取操作中使用的读取电压R1至R3中的最高读取电压R3来读取数据的页面。即,当一个字线的页面被同时写入时,弱页面可以是需要最长时间来完全存储数据的页面。可以在一个字线的除弱页面之外的页面中选择稳定页面。如以下将描述的,可以根据哪个页面将通过最高读取电压读取来确定弱页面。
图5A和图5B是示出根据其它实施例的用于确定弱页面和稳定页面的方法的图。
在图5A中,对应于阈值电压分布VD1至VD4的数据可以与在图2中示出的数据不同。可以基于LSB读取电压R2来读取LSB页面。可以基于MSB读取电压R1和R3来读取MSB页面。因此,弱页面可以是基于最高读取电压R3读取的MSB页面。稳定页面可以是LSB页面。
图5B示出当3位数据被存储在每个存储器单元中时存储器单元的八个阈值电压分布VD11至VD18。阈值电压分布VD11至VD18可分别对应于数据“111”、“011”、“001”、“000”、“010”、“110”、“100”和“101”。一个字线可以对应于各自3位,即LSB数据、CSB数据和MSB数据被存储在其中的各自LSB页面、CSB页面和MSB页面。
根据将从哪个页面读取数据,可以使用在读取电压R11至R17中选择的读取电压。例如,可以基于LSB读取电压R13和R17来读取LSB页面。可以基于CSB读取电压R12、R14和R16来读取CSB页面。可以基于MSB读取电压R11和R15来读取MSB页面。弱页面可以是基于最高读取电压R17来读取的LSB页面。稳定页面可以被选择为CSB页面和MSB页面中的任意一个。
根据实施例,为了评估页面的弱性(weakness)和稳定性,可以考虑各种附加特性。例如,可以根据诸如在存储器单元中诱发的干涉效应和干扰效应的附加因素来评估页面的弱性和稳定性。例如,如果在执行重写操作时发生异常断电,则由于存储器单元的特性,最低阈值电压分布VD11可以朝向较高的阈值电压略微移动。当考虑该效应时,在图5B中,可以确定的是,作为基于最低读取电压R11读取的页面的MSB页面可能对于异常断电较弱。因此,CSB页面可以被确定为比MSB页面更稳定。
图6A至图9是示出根据实施例的恢复单元110根据第一过程至第四过程执行恢复操作的方法的图。图6A至图9示出包含在存储块210中的分别对应于三个字线WL1至WL3的LSB页面和MSB页面。
对于图6A至图9的字线WL1至WL3的每一个,假设相对于异常断电,LSB页面是弱页面并且MSB页面是稳定页面。如上所述,在恢复操作期间,当对存储在先前目标字线的弱页面中的数据的错误校正操作成功时,恢复单元110可以将存储在先前目标字线的弱页面中的数据复制到后续目标字线的稳定页面,以便保护弱页面的数据免受可能的异常断电。因此,当LSB页面,即,弱页面的LSB数据与MSB页面,即,稳定页面的MSB数据相同时,可以确定的是,在后续异常断电时,正在对稳定页面执行复制操作。
进一步地,在图6A至图9中,假设字线WL2是在异常断电时对其最后执行写入操作的目标字线。
参照图6A,恢复单元110可以根据第一过程执行恢复操作。
详细地,在时间T601处,恢复单元110可以确定对目标字线WL2的LSB数据D21和MSB数据D22的错误校正操作成功。然后,恢复单元110可以比较字线WL1的LSB数据D11和字线WL2的MSB数据D22,并且确定字线WL1的LSB数据D11和字线WL2的MSB数据D22彼此不对应。因此,恢复单元110可以确定在对字线WL2的LSB页面和MSB页面正在执行正常写入操作时已经发生异常断电,并且可以确定根据第一过程执行恢复操作。
因此,在时间T602处,恢复单元110可将弱页面的数据,即,字线WL2的LSB数据D21复制到稳定页面,即字线WL3的MSB页面。进一步地,恢复单元110可以将字线WL2的LSB数据D21复制到字线WL3的LSB页面。然而,根据另一实施例,恢复单元110可以在字线WL3的LSB页面中写入任意的伪数据(dummy data)。根据另一实施例,恢复单元110可以将字线WL3的LSB页面留作空页面。在图6A至图9中示出的示例中,通过将弱页面的数据不仅复制到下一个字线的稳定页面而且复制到下一个字线的剩余页面来执行复制操作。
在时间T603处,恢复单元110可以使字线WL2和字线WL3的LSB数据D21无效。
作为结果,字线WL2的LSB页面(即,弱页面)的数据D21可以被复制到字线WL3的MSB页面(即,稳定页面),从而保护弱页面的数据免受可能的异常断电。
参照图6B,根据实施例,在时间T612处,恢复单元110可以对字线WL2的LSB页面和MSB页面另外地执行重写操作。即使对字线WL2的LSB数据D21和MSB数据D22的错误校正操作成功,LSB数据D21和MSB数据D22也可能已经受到异常断电的影响。因此,可以执行重写操作以确保存储器单元的阈值电压分布之间的裕度并且允许字线WL2的LSB数据D21和MSB数据D22被更稳定地存储。
根据实施例,可能不对将最终被无效的字线WL2的LSB页面执行重写操作。即,可以仅对将最终被保留的稳定页面,即字线WL2的MSB页面执行重写操作。
可以在将字线WL2的LSB页面(即,弱页面)的LSB数据D21复制到字线WL3的MSB页面(即,稳定页面)之后并且在使字线WL2和字线WL3的LSB数据D21无效之前执行重写操作以保护弱页面的数据D21。
由于除了另外地执行重写操作之外,在图6B中示出的过程与在图6A中示出的过程相同,因此本文将省略其的详细描述。
参照图7A,恢复单元110可以根据第二过程执行恢复操作。
详细地,在时间T701处,恢复单元110可以确定对目标字线WL2的LSB数据D11和MSB数据D11的错误校正操作成功。然后,恢复单元110可以比较字线WL1的LSB数据D11和字线WL2的MSB数据D11,并且确定字线WL1的LSB数据D11和字线WL2的MSB数据D11彼此对应。因此,恢复单元110可以确定在对字线WL1,即,先前目标字线的LSB页面和MSB页面正在执行正常写入操作时发生先前异常断电,并且在恢复操作期间对字线WL2,即,后续目标字线的LSB页面和MSB页面正在执行复制操作时也已经发生后续的异常断电。因此,恢复单元110可以确定根据第二过程来执行恢复操作。
由于对字线WL2的LSB数据D11和MSB数据D11的错误校正操作成功,因此可以通过简单地使冗余数据无效来完成根据第二过程的恢复操作。即,在时间T702处,恢复单元110可以使字线WL1和WL2的LSB数据D11无效。
作为结果,字线WL1的LSB页面(即,弱页面)的数据D11可以被复制到字线WL2的MSB页面(即,稳定页面),从而保护弱页面的数据免受可能的异常断电。
参照图7B,根据实施例,在时间T712处,恢复单元110可以对字线WL2的LSB页面和MSB页面另外地执行重写操作。可以执行重写操作以确保由于后续异常断电而中断对其的复制操作的字线WL2的LSB数据D11和MSB数据D11被更稳定地存储。
根据实施例,可以不对将最终被无效的字线WL2的LSB页面执行重写操作。可以仅对将最终被保留的稳定页面,即字线WL2的MSB页面执行重写操作。
恢复单元110可以对字线WL1的LSB页面和MSB页面另外地执行重写操作。可以执行重写操作以确保由于异常断电而中断对其的正常写入操作的字线WL1的LSB数据D11和MSB数据D12被更稳定地存储。
根据实施例,可以不对将最终被无效的字线WL1的LSB页面执行重写操作。可以仅对将最终被保留的稳定页面,即字线WL1的MSB页面执行重写操作。
在使字线WL1和字线WL2的LSB数据D11无效之前,可以对字线WL1和字线WL2执行重写操作。可以早于对字线WL1的重写操作对字线WL2执行重写操作。
参照图8A,恢复单元110可以根据第三过程执行恢复操作。
详细地,在时间T801处,恢复单元110可以确定对目标字线WL2的LSB数据D21和MSB数据D22的错误校正操作失败。
然后,在时间T802处,恢复单元110可以将字线WL1的LSB数据D11擦写到字线WL2的LSB页面和MSB页面。在下文中,恢复单元110可以确定对字线WL2的擦写LSB数据D21*D11和擦写MSB数据D22*D11的错误校正操作是否成功。当对字线WL2的擦写LSB数据D21*D11和擦写MSB数据D22*D11的错误校正操作被确定为成功时,可以确定的是,在异常断电时,对后续目标字线(即,字线WL2)的稳定页面(即,MSB页面)正在执行复制操作。因此,擦写操作可以被视为恢复的复制操作。即,擦写操作可以诱发将字线WL1,即,先前目标字线的弱页面的LSB数据D11复制到字线WL2,即,后续目标字线的MSB页面,即,稳定页面的结果。
综上所述,当对字线WL2的擦写LSB数据D21*D11和擦写MSB数据D22*D11的错误校正操作被确定为成功时,恢复单元110可以确定在对字线WL1,即先前目标字线的LSB页面和MSB页面正在执行正常写入操作时发生先前异常断电,并且在恢复操作期间对字线WL2,即后续目标字线的LSB页面和MSB页面正在执行复制操作时也已经发生后续异常断电。因此,恢复单元110可以确定根据第三过程来执行恢复操作。
在时间T803处,当擦写操作完成并且数据D11被存储在字线WL2的各个LSB页面和MSB页面中时,恢复单元110可以使字线WL1和字线WL2的LSB数据D11无效。
作为结果,字线WL1的LSB页面(即,弱页面)的数据D11可以被复制到字线WL2的MSB页面(即,稳定页面),从而保护弱页面的数据免受可能的异常断电。
参照图8B,根据实施例,在时间T813处,恢复单元110可对字线WL1的LSB页面和MSB页面另外地执行重写操作。可以执行重写操作以确保由于后续异常断电而中断对其的正常写入操作的字线WL1的LSB数据D11和MSB数据D12被更稳定地写入。
根据实施例,可以不对将最终被无效的字线WL1的LSB页面执行重写操作。可以仅对将最终被保留的稳定页面,即字线WL1的MSB页面执行重写操作。
可以在对字线WL2执行擦写操作和错误校正操作之后并且在使字线WL1和字线WL2的LSB数据D11无效之前对字线WL1执行重写操作以稳定地保护数据D11。
参照图9,恢复单元110可以根据第四过程执行恢复操作。
详细地,在时间T901处,恢复单元110可以确定对目标字线WL2的LSB数据D21和MSB数据D22的错误校正操作失败。
然后,在时间T902处,恢复单元110可以将字线WL1的LSB数据D11擦写到字线WL2的LSB页面和MSB页面。在下文中,恢复单元110可以确定对字线WL2的擦写LSB数据D21*D11和擦写MSB数据D22*D11的错误校正操作是否成功。如果在发生异常断电时仅对字线WL2正在执行正常写入操作,则擦写操作可进一步损坏字线WL2的LSB数据D21和MSB数据D22。当对字线WL2的擦写LSB数据D21*D11和擦写MSB数据D22*D11的错误校正操作被确定为失败时,可以确定的是,在异常断电时正在对目标字线执行正常写入操作。因此,恢复单元110可以确定根据第四过程来执行恢复操作。
因此,在时间T903处,恢复单元110可以使不可能被恢复的字线WL2的LSB数据D21*D11和MSB数据D22*D11无效。
图10是示出操作图1的数据存储装置10的方法的流程图。图10示出当发生异常断电时对最后执行写入操作的目标字线执行恢复操作的方法。
在步骤S110中,恢复单元110可以确定对存储在目标字线的页面中的数据的第一错误校正操作是成功还是失败。当第一错误校正操作成功时,进程可以进行到步骤S120。当第一错误校正操作失败时,进程可以进行到步骤S150。
在步骤S120中,恢复单元110可以比较存储在目标字线的稳定页面中的数据与存储在先前字线的弱页面中的数据,其中早于目标字线对该先前字线执行写入操作。
当存储在稳定页面中的数据不对应于存储在弱页面中的数据时,进程可以进行到步骤S131。恢复单元110可以确定在对目标字线正在执行正常写入操作时已经发生异常断电,并且根据第一过程执行恢复操作。
然而,当存储在稳定页面中的数据对应于存储在弱页面中的数据时,进程可以进行到步骤S141。恢复单元110可以确定在对先前字线正在执行正常写入操作时发生先前异常断电,并且在恢复操作期间对目标字线正在执行复制操作时也已经发生后续异常断电,并且根据第二过程来执行恢复操作。
详细地,在步骤S131中,恢复单元110可以将存储在目标字线的弱页面中的数据复制到紧接目标字线对其执行写入操作的后续字线的稳定页面。恢复单元110可以将适当的数据存储在后续字线的剩余页面中。
在步骤S132中,恢复单元110可以使存储在目标字线的弱页面中的数据无效。根据实施例,恢复单元110还可以使除了稳定页面之外的后续字线的剩余页面中存储的数据无效。
在步骤S141中,恢复单元110可以使存储在先前字线的弱页面中的数据无效。根据实施例,恢复单元110还可以使除了稳定页面之外的目标字线的剩余页面中存储的数据无效。
在步骤S150中,恢复单元110可以将存储在先前字线的弱页面中的数据擦写到目标字线的稳定页面中。
在步骤S160中,恢复单元110可以确定对擦写在目标字线的稳定页面中的数据的第二错误校正操作是成功还是失败。
当第二错误校正操作成功时,进程可以进行到步骤S171。即,恢复单元110可以确定在对先前字线正在执行正常写入操作时发生先前异常断电,并且在恢复操作期间对目标字线正在执行复制操作时也已经发生后续异常断电,并且可以根据第三过程执行恢复操作。
当第二错误校正操作失败时,进程可以进行到步骤S181。即,恢复单元110可以确定在对目标字线正在执行正常写入操作时已经发生异常断电并且存储在目标字线的页面中的数据不可能恢复,并且可以根据第四过程来执行恢复操作。
详细地,在步骤S171中,恢复单元110可以使存储在先前字线的弱页面中的数据无效。根据实施例,恢复单元110还可以使除了稳定页面之外的目标字线的剩余页面中存储的数据无效。
在步骤S181中,恢复单元110可以使存储在目标字线的页面中的数据无效。
图11是示出操作图1的数据存储装置10的方法的流程图。除了增加步骤S232、步骤S241、步骤S242和步骤S271的重写操作之外,图11的恢复方法可以类似于图10的恢复方法。
详细地,在步骤S232中,恢复单元110可以对目标字线的稳定页面执行重写操作。由于异常断电而中断对其的正常写入操作的目标字线的稳定页面可以通过重写操作被进一步稳定。
在步骤S241中,恢复单元110可以对目标字线的稳定页面执行重写操作。由于异常断电而中断对其的复制操作的目标字线的稳定页面可以通过重写操作被进一步稳定。
在步骤S242中,恢复单元110可以对先前字线的稳定页面执行重写操作。由于异常断电而中断对其的正常写入操作的先前字线的稳定页面可以通过重写操作被进一步稳定。
在步骤S271中,恢复单元110可以对先前字线的稳定页面执行重写操作。由于异常断电而中断对其的正常写入操作的先前字线的稳定页面可以通过重写操作被进一步稳定。
图12是示出根据实施例的固态驱动器(SSD)1000的框图。
SSD 1000可以包括控制器1100和存储介质1200。
控制器1100可以控制主机装置1500和存储介质1200之间的数据交换。控制器1100可以包括通过内部总线1170联接的处理器1110、RAM 1120、ROM 1130、ECC单元1140、主机接口1150和存储介质接口1160。
处理器1110可以控制控制器1100的一般操作。根据来自主机装置1500的数据处理请求,处理器1110可以将数据存储在存储介质1200中并且从存储介质1200读取存储的数据。为了有效地管理存储介质1200,处理器1110可以控制SSD 1000的诸如合并操作、磨损均衡操作等的内部操作。
处理器1110可以包括恢复单元1115。恢复单元1115可以以与图1的恢复单元110基本相同的方式操作。
RAM 1120可以存储待由处理器1110使用的程序和程序数据。RAM 1120可以在将从主机接口1150传输的数据传送到存储介质1200之前临时存储从主机接口1150传输的数据,并且可以在将从存储介质1200传输的数据传送到主机装置1500之前临时存储从存储介质1200传输的数据。
ROM 1130可以存储待由处理器1110读取的程序代码。程序代码可以包括待由处理器1110处理的命令,以用于处理器1110控制控制器1100的内部单元。
ECC单元1140可以编码待被存储在存储介质1200中的数据,并且可以解码从存储介质1200读取的数据。ECC单元1140可以根据ECC算法来检测和校正数据中出现的错误。
主机接口1150可以与主机装置1500交换数据处理请求、数据等。
存储介质接口1160可以将控制信号和数据传输到存储介质1200。存储介质接口1160可以传输来自存储介质1200的数据。存储介质接口1160可以通过多个通道CH0至CHn与存储介质1200联接。
存储介质1200可以包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn中的每一个可以根据控制器1100的控制执行写入操作和读取操作。
图13是示出其中应用根据实施例的数据存储装置10的数据处理系统2000的框图。
数据处理系统2000可以包括计算机、膝上型计算机、上网本、智能电话、数字电视、数码相机、导航仪等。数据处理系统2000可以包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可以通过系统总线2500交换数据、控制信号等。
主处理器2100可以控制数据处理系统2000的一般操作。主处理器2100可以是例如微处理器的中央处理单元。主处理器2100可以执行主存储器装置2200上的诸如操作系统、应用、装置驱动程序等的软件。
主存储器装置2200可以存储待由主处理器2100使用的程序和程序数据。主存储器装置2200可以临时存储待被传输到数据存储装置2300和输入/输出装置2400的数据。
数据存储装置2300可以包括控制器2310和存储介质2320。数据存储装置2300可以基本上类似于图1的数据存储装置10来配置和操作。
输入/输出装置2400可以包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等,其能够与用户交换数据,诸如从用户接收用于控制数据处理系统2000的命令或将处理结果提供给用户。
根据实施例,数据处理系统2000可以通过诸如LAN(局域网)、WAN(广域网)、无线网络等的网络2600与至少一个服务器2700通信。数据处理系统2000可以包括访问网络2600的网络接口(未示出)。
虽然以上已经描述各个实施例,但是本领域技术人员将理解,所述的实施例仅是示例。因此,本文所述的数据存储装置及其操作方法不应当基于所述的实施例而受到限制。

Claims (19)

1.一种数据存储装置,其包括:
非易失性存储器装置,其包括联接到第一字线的第一页面组和联接到第二字线的第二页面组,所述第二字线以写入操作的顺序在所述第一字线之后;以及
控制器,其适于在对所述第一页面组的写入操作期间的异常断电之后,当对存储在所述第一页面组中的数据的第一错误校正操作成功时,将存储在所述第一页面组的弱页面中的第一数据复制到所述第二页面组的稳定页面,
其中所述第一页面组和所述第二页面组中的每一个包括所述弱页和所述稳定页面,并且
其中,所述稳定页面是比所述弱页面具有相对短的时间来完全存储数据的页面。
2.根据权利要求1所述的数据存储装置,
其中所述非易失性存储器装置进一步包括联接到第三字线的第三页面组,所述第三字线以所述写入操作的顺序在所述第一字线之前,以及
其中当存储在所述第一页面组的稳定页面中的第二数据与存储在所述第三页面组的弱页面中的第三数据不相同时,所述控制器复制所述第一数据。
3.根据权利要求2所述的数据存储装置,其中当所述第二数据与所述第三数据相同时,所述控制器使所述第三数据无效,而不复制所述第一数据。
4.根据权利要求3所述的数据存储装置,其中,在使所述第三数据无效之前,所述控制器进一步对所述第一页面组的稳定页面和所述第三页面组的稳定页面中的每一个执行重写操作。
5.根据权利要求1所述的数据存储装置,
其中所述非易失性存储器装置进一步包括联接到第三字线的第三页面组,所述第三字线以所述写入操作的顺序在所述第一字线之前,以及
其中当所述第一错误校正操作失败时,所述控制器进一步将存储在所述第三页面组的弱页面中的第三数据擦写到所述第一字线的稳定页面,并且当对存储在所述第一字线的稳定页面中的数据的第二错误校正操作成功时,所述控制器使所述第三数据无效。
6.根据权利要求5所述的数据存储装置,其中,在使所述第三数据无效之前,所述控制器进一步对所述第三页面组的稳定页面执行重写操作。
7.根据权利要求5所述的数据存储装置,其中当所述第二错误校正操作失败时,所述控制器进一步使存储在所述第一页面组中的所述数据无效。
8.根据权利要求1所述的数据存储装置,其中在复制所述第一数据之后,所述控制器进一步对所述第一页面组的稳定页面执行重写操作,并且使所述第一数据无效。
9.根据权利要求1所述的数据存储装置,其中根据施加到所述第一字线的读取电压中的最高读取电压从所述第一页面组的弱页面读取所述第一数据。
10.一种数据存储装置的操作方法,所述方法包括:
在对第一页面组的写入操作期间的异常断电之后,当对存储在所述第一页面组中的数据的第一错误校正操作成功时,将存储在所述第一页面组的弱页面中的第一数据复制到第二页面组的稳定页面,
其中所述数据存储装置包括非易失性存储器装置,其包括联接到第一字线的所述第一页面组和联接到第二字线的所述第二页面组,所述第二字线以写入操作的顺序在所述第一字线之后,
其中所述第一页面组和所述第二页面组中的每一个包括所述弱页和所述稳定页面,并且
其中,所述稳定页面是比所述弱页面具有相对短的时间来完全存储数据的页面。
11.根据权利要求10所述的方法,
其中所述非易失性存储器装置进一步包括联接到第三字线的第三页面组,所述第三字线以所述写入操作的顺序在所述第一字线之前,以及
其中当存储在所述第一页面组的稳定页面中的第二数据与存储在所述第三页面组的弱页面中的第三数据不相同时,执行所述第一数据的复制。
12.根据权利要求11所述的方法,其进一步包括:
当所述第二数据与所述第三数据相同时,使所述第三数据无效,而不复制所述第一数据。
13.根据权利要求12所述的方法,其进一步包括,在使所述第三数据无效之前,对所述第一页面组的稳定页面和所述第三页面组的稳定页面中的每一个执行重写操作。
14.根据权利要求10所述的方法,
其中所述非易失性存储器装置进一步包括联接到第三字线的第三页面组,所述第三字线以所述写入操作的顺序在所述第一字线之前,以及
所述方法进一步包括:
当所述第一错误校正操作失败时,将存储在所述第三页面组的弱页面中的第三数据擦写到所述第一字线的稳定页面;以及
当对存储在所述第一字线的稳定页面中的数据的第二错误校正操作成功时,使所述第三数据无效。
15.根据权利要求14所述的方法,其进一步包括,在使所述第三数据无效之前,对所述第三页面组的稳定页面执行重写操作。
16.根据权利要求14所述的方法,其进一步包括当所述第二错误校正操作失败时,使存储在所述第一页面组中的所述数据无效。
17.根据权利要求10所述的方法,其进一步包括:
在复制所述第一数据之后对所述第一页面组的稳定页面执行重写操作;以及
使所述第一数据无效。
18.根据权利要求10所述的方法,其中根据施加到所述第一字线的读取电压中的最高读取电压从所述第一页面组的弱页面读取所述第一数据。
19.一种数据存储装置,其包括:
非易失性存储器装置,其包括联接到第一字线的第一页面组、联接到第二字线的第二页面组和联接到第三字线的第三页面组,所述第二字线以写入操作的顺序在所述第一字线之后,所述第三字线以所述写入操作的顺序在所述第一字线之前;以及
控制器,其适于在对所述第一页面组的写入操作期间的异常断电之后,当对存储在所述第一页面组中的数据的错误校正操作成功时,根据存储在所述第一页面组的稳定页面中的第二数据是否与存储在所述第三页面组的弱页面中的第三数据相同,将存储在所述第一页面组的弱页面中的第一数据复制到所述第二页面组的稳定页面,
其中所述第一页面组至所述第三页面组中的每一个包括所述弱页和所述稳定页面,并且
其中,所述稳定页面是比所述弱页面具有相对短的时间来完全存储数据的页面。
CN201710430855.1A 2016-12-28 2017-06-09 数据存储装置及其操作方法 Active CN108255637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160180948A KR20180076605A (ko) 2016-12-28 2016-12-28 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0180948 2016-12-28

Publications (2)

Publication Number Publication Date
CN108255637A CN108255637A (zh) 2018-07-06
CN108255637B true CN108255637B (zh) 2022-01-04

Family

ID=62625820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710430855.1A Active CN108255637B (zh) 2016-12-28 2017-06-09 数据存储装置及其操作方法

Country Status (4)

Country Link
US (1) US10248503B2 (zh)
KR (1) KR20180076605A (zh)
CN (1) CN108255637B (zh)
TW (1) TWI713742B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637478B1 (ko) 2018-12-05 2024-02-15 삼성전자주식회사 오픈 채널 솔리드 스테이트 드라이브, 이를 포함하는 비휘발성 메모리 시스템 및 오픈 채널 솔리드 스테이트 드라이브의 파워 로스 프로텍션 방법
KR102632690B1 (ko) 2019-06-13 2024-02-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
TWI811674B (zh) * 2021-05-06 2023-08-11 大陸商北京集創北方科技股份有限公司 快閃記憶體的操作方法、系統單晶片及資訊處理裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105718378A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 存储系统及其操作方法
CN105988880A (zh) * 2015-02-17 2016-10-05 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
US9496046B1 (en) * 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101270685B1 (ko) * 2007-08-24 2013-06-03 삼성전자주식회사 비휘발성 메모리의 데이터 처리 장치 및 방법
US9921896B2 (en) * 2007-08-30 2018-03-20 Virident Systems, Llc Shutdowns and data recovery to avoid read errors weak pages in a non-volatile memory system
US9582417B2 (en) * 2007-08-30 2017-02-28 Virident Systems, Llc Memory apparatus and methods thereof for preventing read errors on weak pages in a non-volatile memory system
JP2009205555A (ja) 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
US9548108B2 (en) * 2008-06-18 2017-01-17 Super Talent Technology, Corp. Virtual memory device (VMD) application/driver for enhanced flash endurance
US8074012B2 (en) * 2008-07-02 2011-12-06 Silicon Motion, Inc. Flash memory apparatus and method for securing a flash memory from data damage
TWI390548B (zh) * 2008-07-03 2013-03-21 Silicon Motion Inc 資料儲存方法及其儲存裝置
TWI485563B (zh) * 2008-09-17 2015-05-21 Silicon Motion Inc 快閃記憶裝置及其運作方法
TWI470432B (zh) * 2011-11-21 2015-01-21 Mstar Semiconductor Inc 電子系統及其快閃記憶體管理方法
KR20130060749A (ko) * 2011-11-30 2013-06-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 읽기 방법 및 그것을 포함하는 데이터 저장 장치
KR101959567B1 (ko) * 2012-05-14 2019-03-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR20130128685A (ko) 2012-05-17 2013-11-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8661301B1 (en) * 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
US8924785B2 (en) * 2012-09-27 2014-12-30 Apple Inc. Power shutdown prediction for non-volatile storage devices
KR101994672B1 (ko) * 2012-12-04 2019-07-01 삼성전자 주식회사 저장 장치 및 저장 장치의 동작 방법
KR102002901B1 (ko) * 2013-01-28 2019-07-23 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 제어 방법
KR20140100330A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR102190399B1 (ko) * 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
US10007573B2 (en) * 2015-04-27 2018-06-26 Invensas Corporation Preferred state encoding in non-volatile memories
KR102641107B1 (ko) * 2016-07-29 2024-02-27 삼성전자주식회사 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105718378A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 存储系统及其操作方法
CN105988880A (zh) * 2015-02-17 2016-10-05 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
US9496046B1 (en) * 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"On Improving the Predictability of Cycle Time in an NVM Fab by Correct Segmentation of the Process";Michael Hassoun;《IEEE Transactions on Semiconductor Manufacturing》;20130924;全文 *
"基于S3C2410芯片的掉电保护系统设计";周玮;宋启祥;《通化师范学院学报》;20160820;第37卷(第4期);全文 *
"基于闪存特性的存储优化及应用研究";石伟;《中国博士学位论文全文数据库 信息科技辑》;20160715(第7期);全文 *

Also Published As

Publication number Publication date
CN108255637A (zh) 2018-07-06
KR20180076605A (ko) 2018-07-06
US10248503B2 (en) 2019-04-02
US20180181460A1 (en) 2018-06-28
TWI713742B (zh) 2020-12-21
TW201824271A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US9159441B2 (en) Method of operating memory device assuring reliability and memory system
US9940045B2 (en) Address mapping table recovery upon power failure
US9575839B2 (en) Data storage device and operating method thereof
US10990378B2 (en) Storage device and operating method thereof
US10268540B2 (en) Data storage device and operating method thereof
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
CN108958643B (zh) 数据存储装置及其操作方法
US9899094B2 (en) Nonvolatile memory device for supporting fast checking function and operating method of data storage device including the same
CN108255637B (zh) 数据存储装置及其操作方法
KR20170064834A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107045484B (zh) 数据存储装置
US10026501B2 (en) Data storage device and operating method thereof
US10152372B2 (en) Data storage device and operating method thereof
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
US9646707B1 (en) Data storage device and operating method thereof
US20150149740A1 (en) Data storage device and data processing system including the same
US20160322087A1 (en) Data storage device and operating method thereof
CN108509295B (zh) 存储器系统的操作方法
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US9373367B1 (en) Data storage device and operating method thereof
US10186324B2 (en) Nonvolatile memory device, memory system including thereof and operating method thereof
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
KR20220025401A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant