CN108235566A - 一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 - Google Patents
一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 Download PDFInfo
- Publication number
- CN108235566A CN108235566A CN201810202392.8A CN201810202392A CN108235566A CN 108235566 A CN108235566 A CN 108235566A CN 201810202392 A CN201810202392 A CN 201810202392A CN 108235566 A CN108235566 A CN 108235566A
- Authority
- CN
- China
- Prior art keywords
- pcb
- chip
- reference ground
- radio frequency
- receiving terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004744 fabric Substances 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 title abstract description 20
- 230000001737 promoting effect Effects 0.000 title abstract description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000004088 simulation Methods 0.000 claims description 19
- 230000011664 signaling Effects 0.000 claims description 10
- 206010048669 Terminal state Diseases 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 241000208340 Araliaceae Species 0.000 description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 235000008434 ginseng Nutrition 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10212—Programmable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及一种提升芯片收发端口隔离度的PCB电路布板方法及电路系统，在所述PCB上设置有发射射频走线及接收射频走线；将集成有收发电路的芯片倒装焊接在PCB上；所述芯片包括发射端及接收端；利用沟槽将PCB分割为相互隔离的区域，所述相互隔离的区域包括发射端参考地、接收端参考地以及芯片直流偏置地。本发明将发射端参考地、接收端参考地、芯片直流偏置地这三者进行割裂，使得PCB的下层地板结构不再完整，从而达到阻碍表面波传播的目的；同时，在PCB的芯片BGA区域及其下方对应的PCB下层地板之间打上通孔，从而最大程度地阻碍平行板结构中电磁波能量的传播。
Description
技术领域
本发明涉及一种PCB电路布板方法及电路系统，特别涉及一种提升芯片收发端口隔离度的PCB电路布板方法及电路系统。
背景技术
随着集成电路工艺水平的不断提高，单片集成收发电路的芯片得到了的普遍应用，而其带来的好处是具有更高的集成度、具有更优越的性能、获得更小的电路尺寸、以及降低成本。对于调频体制的收发系统来说，芯片的收发隔离度是一个重要的参数和性能指标。一般来说，芯片生产厂商提供的芯片手册中所给出的收发隔离度通常是在理想条件下利用探针直接对已经封装好的芯片或者是裸片进行测量得到的，参见图1所示的GSG探针测量示意图，例如在被测试设备11中可以采用GSG探针12进行收发隔离度的测量，该GSG探针12具有1个信号接触点S(Signal)和2个接地点G(Ground)。然而芯片生产厂商提供的芯片手册中的该种测量方式属于理想条件下的测量，其得到的收发隔离度数值为理想值，结果通常较好，与芯片在实际应用情况中的收发隔离度数值之间存在一定的差别，个别情况下差异较大。
印制电路板(Printed Circuit Board，简称PCB)又称印刷线路板，是一种重要的电子部件，其是电子元器件的支撑体，同时也是电子元器件电气连接的载体。由于PCB是采用电子印刷术制作的，故其被称为印刷电路板。PCB根据电路层数分为单面板、双面板和多层板。而为了实现电子产品向多功能、高性能和小型化、轻型化方向发展的目标，集成电路芯片的特征尺寸就要越来越小，复杂程度不断增加，于是电路的输入/输出(I/O)端口数就会越来越多，封装的输入/输出(I/O)端口密度就会不断增加。为了适应这一发展要求，一些先进的高密度封装技术应运而生，球状引脚栅格阵列(Ball Grid Array，简称BGA)封装技术就是其中之一，BGA封装技术是一种高密度表面装配封装技术。在BGA封装底部，引脚都成球状并排列成一个类似于格子的图案。目前很多芯片都采了BGA封装技术，而在PCB中具有相应的芯片BGA区域，以便焊接相应芯片。
参见图2A所示现有技术中芯片-PCB电路布局的立体视图，在PCB电路板21上层设置有发射射频走线及接收射频走线，单片集成有收发电路的芯片23倒装焊接在PCB电路板21上；所述芯片23的发射端22具有发射端信号焊盘，发射端信号焊盘与发射射频走线之间通过焊球相焊接，从而连接发射端22的信号端及发射射频走线；芯片23的接收端24具有接收端信号焊盘，接收端信号焊盘与接收射频走线通过焊球相焊接，从而连接接收端24的信号端及接收射频走线；此时，由于完整的PCB电路板21下层地板并未被分割为不同的区域，因此在PCB电路板21的下层地板中形成了共地25，即芯片23的发送端22、芯片23的接收端24以及芯片23具有共同的参考地。可见在实际应用中，当芯片需要倒装焊接在PCB电路板上进行使用的时候，就会产生一个严重的问题：由于集成有收发电路的芯片的发射信号功率通常比较大，而这部分的信号能量会通过PCB的电路布线或者以辐射等形式泄漏到该芯片的接收端；该部分泄露的无用信号有可能使得接收机前端饱和，即发射端的信号泄露到接收端，泄露信号使得接收机的灵敏度急剧恶化，甚至使得接收机前端器件达到饱和；也有可能在混频处理之后，在模拟基带中产生较大的干扰波形，最终导致接收端接收到有用信号的信噪比降低，从而降低了芯片收发端口之间的收发隔离度，影响该芯片的整体性能。
而通过大量的仿真分析可见，使得芯片发射端信号泄漏的根本原因就在于，在现有技术中，发射端的发射信号通过表面波的形式传播到了接收端。参见图2B所示的现有技术中芯片-PCB电路布局的侧视图，单片集成有收发电路的芯片23倒装焊接在PCB电路板21上，其中芯片23的发射端22具有发射端信号焊盘，发射端信号焊盘通过焊球焊接发射射频走线，从而使得发射端22的信号端与发射射频走线之间相互连接，芯片23的接收端24具有接收端信号焊盘，接收端信号焊盘通过焊球焊接接收射频走线，从而使得接收端24的信号端与接收射频走线之间相互连接，而在现有技术中，由于对PCB电路板21的下层地板并未进行任何分割，从而在PCB电路板21的下层地板中形成了共地25，即PCB下层地板为发射端22、接收端24及芯片共同的参考地。导致上述表面波顺利传播的原因，首先，在于PCB上层的芯片BGA区域与其下方对应的PCB下层地板之间形成了一种平行板结构，该种平行板结构导致其非常有利于电磁能量的传播，该结构成为了主要的信号泄露路径；其次，由于PCB的下层地板具有非常完整的结构，该完整结构使得电磁能量的传播不会受到任何阻碍，导致信号泄露。正是由于上述的原因，芯片收发端口之间的隔离度降低了。
发明内容
为克服相关技术中存在的问题，在目前的PCB工艺水平下提升芯片收发端口的隔离度，本发明实施例提供了一种提升芯片收发端口隔离度的PCB电路布板方法，该技术方案如下：
一种PCB电路布板方法，在所述PCB上设置有发射射频走线及接收射频走线；将集成有收发电路的芯片倒装焊接在PCB上；所述芯片包括发射端及接收端；利用沟槽将PCB分割为相互隔离的区域，所述相互隔离的区域包括发射端参考地、接收端参考地以及芯片直流偏置地；将所述发射端的接地点与所述发射端参考地相连接；将所述接收端的接地点与所述接收端参考地相连接。
其中，将所述发射端的信号点连接至所述发射射频走线；将所述接收端的信号点连接至所述接收射频走线。
其中，所述发射射频走线下方对应的PCB下层地板区域为所述发射端参考地；所述接收射频走线下方对应的PCB下层地板区域为所述接收端参考地；所述PCB的芯片BGA区域下方对应的PCB下层地板区域为所述芯片直流偏置地。
其中，在所述PCB的芯片BGA区域与该区域下方的PCB下层地板区域之间打上一个或者多个通孔。
其中，所述相互隔离的区域还包括数字地、模拟地。
一种PCB电路系统，所述PCB电路系统包括PCB及倒装焊接在PCB上的芯片；所述芯片集成有收发电路；所述芯片包括发射端及接收端；所述PCB上具有发射射频走线及接收射频走线；所述PCB存在将其分割为相互隔离的多个区域的沟槽，所述相互隔离的区域包括发射端参考地、接收端参考地以及芯片直流偏置地；所述发射端的接地点连接所述发射端参考地；所述接收端的接地点连接所述接收端参考地。
其中，所述发射端的信号点与所述发射射频走线相连接；所述接收端的信号点与所述接收射频走线相连接。
其中，所述发射射频走线下方对应的PCB下层地板区域为所述发射端参考地；所述接收射频走线下方对应的PCB下层地板区域为所述接收端参考地；所述PCB的芯片BGA区域下方对应的PCB下层地板区域为所述芯片直流偏置地。
其中，在PCB的芯片BGA区域与该芯片BGA区域下方对应的PCB下层地板区域之间存在一个或者多个通孔。
其中，所述相互隔离的区域还包括数字地、模拟地。
本发明实施例提供的技术方案带来的有益效果是：在本发明中，将发射端参考地、接收端参考地、芯片直流偏置地这三者进行割裂，使得PCB的下层地板结构不再完整，即形成不连续的PCB下层地板结构，从而达到阻碍表面波传播的目的；同时，在PCB的芯片BGA区域及该BGA区域下方对应的PCB下层地板之间打上多个通孔，从而最大程度地阻碍平行板结构中电磁波能量的传播。通过实际测试，本发明所采用的隔离方法可以使得芯片收发端之间的隔离度提高至少10dB。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的GSG探针测量示意图。
图2A为现有技术中芯片-PCB电路布局的立体视图。
图2B为现有技术中芯片-PCB电路布局的侧视图。
图3A为本发明中芯片-PCB电路布局的立体视图。
图3B为本发明中芯片-PCB电路布局的侧视图。
其中包括，被测试设备11、GSG探针12、PCB电路板21、发射端22、芯片23、接收端24、共地端25、PCB电路板31、发射射频走线32、发射端33、芯片34、接收端35、接收射频走线36、发射端参考地37、芯片直流偏置地38、接收端参考地39、沟槽40、通孔41。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
通过上述分析已经可知，使得芯片23的发射端22信号泄漏的根本原因就在于，参见图2A所示，发射端22的发射信号通过表面波形式传播到了接收端24。导致上述表面波顺利传播的原因，首先在于PCB的芯片BGA区域与PCB的下层地板之间形成一种平行板结构，该种平行板结构非常有利于电磁能量的传播；其次，由于PCB的下层地板具有非常完整的结构特点，使得电磁能量的传播不会受到任何阻碍。
参见图3A所示的本发明中芯片-PCB电路布局立体视图，以及图3B所示的本发明中芯片-PCB电路布局侧视图，本发明提出了一种提升芯片收发端口隔离度的PCB电路系统，该系统如下：
所述PCB电路系统包括PCB电路板31及倒装焊接在PCB电路板31上的芯片34；所述芯片34集成有收发电路；所述芯片34包括发射端33及接收端35。所述芯片34通过所述PCB电路板31上层的芯片GBA区域与PCB电路板31相焊接。
在所述PCB电路板31的上层设置有发射射频走线32及接收射频走线36；所述发射端33具有发射端信号焊盘；所述发射端信号焊盘与所述发射射频走线32通过焊球相焊接，从而使得所述发射端33的信号点与所述发射射频走线32之间相互连接；所述接收端35具有接收端信号焊盘；所述接收端信号焊盘与所述接收射频走线36通过焊球相焊接，从而使得所述接收端35的信号点与所述接收射频走线36之间相互连接。
沟槽40可位于所述PCB电路板31的上层和/或下层。举例来说，所述PCB电路板31的下层地板可通过沟槽40分割为相互隔离的多个区域；所述相互隔离的区域包括发射端参考地37、接收端参考地39以及芯片直流偏置地38。所述发射射频走线32下方对应的PCB下层地板区域为发射端参考地37；所述接收射频走线36下方对应的PCB下层地板区域为接收端参考地39；PCB的芯片BGA区域下方对应的PCB下层地板区域为芯片直流偏置地38。所述相互隔离的区域还可包括模拟地及数字地。
所述芯片34的发射端33具有至少一个发射端信号焊盘Schip_RF_1；接收端35设置有至少一个接收端信号焊盘Schip_RF_2；所述发射端33具有至少一个发射端接地焊盘Gchip_RF_1，若发射端33具有2个发射端接地焊盘时则所述2个发射端接地焊盘相对于所述发射端信号焊盘对称排布；所述接收端35具有至少一个接收端接地焊盘Gchip_RF_2，若接收端35具有2个接收端接地焊盘时则所述2个接收端接地焊盘相对于所述接收端信号焊盘对称排布。
所述发射射频走线32通过焊球与发射端信号焊盘Schip_RF_1相互焊接。发射端参考地37与所述芯片34的发射端接地焊盘Gchip_RF_1通过焊球和/或通孔41相互连接，从而使得所述发射端33的接地点与所述发射端参考地37之间相互连接。在PCB电路板31的上层及下层中与发射射频走线32所对应的PCB下层地板区域及与该下层地板区域存在电气连接的PCB电路板区域皆为发射端参考地37；所述电气连接包括直接相连、通过通孔41相连。参见附图3A、3B，在作为发射端参考地37的PCB下层地板区域与其上方对应的PCB上层区域之间存在通孔41时，则通孔连接的PCB上层及下层区域皆为发射端参考地37，且此时PCB上层存在将发射端参考地37与接收端参考地39、芯片直流偏置地38、数字地、模拟地之间隔离的沟槽40。
所述接收射频走线36通过焊球与接收端信号焊盘Schip_RF_2相互焊接。接收端参考地39与所述芯片34的接收端接地焊盘Gchip_RF_2通过焊球和/或通孔41相互连接，从而使得所述接收端35的接地点与所述接收端参考地39之间相互连接。在PCB电路板31的上层或下层中与接收射频走线36所对应的PCB地板区域及与该下层地板区域之间存在电气连接的PCB电路板区域皆为接收端参考地39，所述电气连接包括直接相连、通过通孔41相连。参见附图3A、3B，在作为接收端参考地39的PCB下层地板区域与其上方对应的PCB上层区域之间存在通孔41时，则通孔连接的PCB上层及下层区域皆为接收端参考地39，且此时PCB上层存在将接收端参考地39与发射端参考地37、芯片直流偏置地38、数字地、模拟地之间隔离的沟槽40。
所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地、数字地之间通过沟槽40相互隔离；所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地、数字地相互之间在所述芯片34的附近区域不存在电气接触。在保证所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地及数字地之间不会相互连接的情况下，所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地及数字地之间的隔离距离即沟槽40的宽度可以根据设计需求任意设置。在保证所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39之间是互相隔离情况下，形成隔离的沟槽40形状可以是直线或者曲线，或者根据设计需求任意设置。
在PCB的芯片BGA区域与该芯片BGA区域下方的PCB下层地板之间存在一个或者多个通孔41。所述通孔用于抑制平行板之间的电磁场传播以及电磁场谐振，从而抑制芯片的接收端35和发送端33之间的信号泄露。
同时，本发明提出了一种提升芯片收发端口隔离度的PCB电路布板方法，该方法如下：
第一步，利用沟槽40对PCB电路板31进行分割形成相互隔离的区域，举例来说，利用沟槽40将PCB下层地板分割为相互隔离的区域，所述相互隔离的区域包括发射端参考地37、接收端参考地39以及芯片直流偏置地38；所述相互隔离的区域还可包括模拟地及数字地；将所述发射射频走线32所对应的PCB下层地板区域设置为发射端参考地37；将所述接收射频走线36所对应的PCB下层地板区域设置为接收端参考地39；将PCB的芯片BGA区域所对应的PCB下层地板区域设置为芯片直流偏置地38；所述沟槽40可位于所述PCB电路板31的上层和/或下层。
将所述发射射频走线32通过焊球与发射端信号焊盘Schip_RF_1相互焊接连接。发射端参考地37与所述芯片的发射端接地焊盘Gchip_RF_1通过焊球和/或通孔41相互连接。在PCB电路板31的上层及下层中与发射射频走线32所对应的PCB下层地板区域及与该下层地板区域存在电气连接的PCB电路板区域皆为发射端参考地37；所述电气连接包括直接相连、通过通孔相连。参见附图3A、3B，在作为发射端参考地37的PCB下层地板区域与其上方对应的PCB上层区域之间存在通孔41时，则通孔连接的PCB上层及下层区域皆为发射端参考地37，且此时PCB上层存在将发射端参考地37与接收端参考地39、芯片直流偏置地38、数字地、模拟地之间隔离的沟槽40。
将所述接收射频走线36通过焊球与接收端信号焊盘Schip_RF_2相互焊接连接。接收射频走线36与所述芯片的接收端接地焊盘Gchip_RF_2通过焊球和/或通孔41相互连接。在PCB电路板31的上层或下层中与接收射频走线36所对应的PCB地板区域及与该下层地板区域之间存在电气连接的PCB电路板区域皆为接收端参考地39，所述电气连接包括直接相连、通过通孔相连。参见附图3A、3B，在作为接收端参考地39的PCB下层地板区域与其上方对应的PCB上层区域之间存在通孔41时，则通孔连接的PCB上层及下层区域皆为接收端参考地39，且此时PCB上层存在将接收端参考地39与发射端参考地37、芯片直流偏置地38、数字地、模拟地之间隔离的沟槽40。
所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地、数字地之间通过沟槽40相互隔离；所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地、数字地相互之间在所述芯片34的附近区域不存在电气接触。在保证所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地及数字地之间不会相互连接的情况下，所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39、模拟地及数字地之间的隔离距离即沟槽40的宽度可以根据设计需求任意设置。形成隔离的沟槽40形状可以是直线或者曲线，只需保证所述发射端参考地37、所述芯片偏置地38、所述接收端参考地39之间是互相隔离的即可。
第二步，在PCB的芯片BGA区域与该区域下方的PCB下层地板之间打上一个或者多个通孔41，所述通孔用于抑制平行板之间的电磁场传播以及电磁场谐振，从而抑制芯片的接收端和发送端之间的信号泄露。
在本发明中，将发射端参考地37、芯片偏置地38、接收端参考地39这三者进行割裂，使得PCB下层地板结构不再完整，即形成不连续的PCB下层地板结构，从而达到阻碍表面波传播的目的；同时，在PCB的芯片BGA区域与对应的PCB下层地板之间打上多个通孔，从而最大程度地阻碍平行板结构传播电磁波能量。通过实际测量可得，上述隔离措施可以使得收发端之间隔离度提高最少10dB。该种方法同样可以应用在封装基板的设计中。
以上所述的具体实施方式，对本发明实施例的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明实施例的具体实施方式而已，并不用于限定本发明实施例的保护范围，凡在本发明实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种PCB电路布板方法，其特征在于：在所述PCB上设置有发射射频走线及接收射频走线；将集成有收发电路的芯片倒装焊接在PCB上；所述芯片包括发射端及接收端；利用沟槽将PCB分割为相互隔离的区域，所述相互隔离的区域包括发射端参考地、接收端参考地以及芯片直流偏置地；将所述发射端的接地点与所述发射端参考地相连接；将所述接收端的接地点与所述接收端参考地相连接。
2.根据权利要求1所述的PCB电路布板方法，其中，将所述发射端的信号点连接至所述发射射频走线；将所述接收端的信号点连接至所述接收射频走线。
3.根据权利要求1-2任一项所述的PCB电路布板方法，其中，所述发射射频走线下方对应的PCB下层地板区域为所述发射端参考地；所述接收射频走线下方对应的PCB下层地板区域为所述接收端参考地；所述PCB的芯片BGA区域下方对应的PCB下层地板区域为所述芯片直流偏置地。
4.根据权利要求1-3任一项所述的PCB电路布板方法，其中，在所述PCB的芯片BGA区域与该区域下方的PCB下层地板区域之间打上一个或者多个通孔。
5.根据权利要求4所述的PCB电路布板方法，其中，所述相互隔离的区域还包括数字地、模拟地。
6.一种PCB电路系统，其特征在于：所述PCB电路系统包括PCB及倒装焊接在PCB上的芯片；所述芯片集成有收发电路；所述芯片包括发射端及接收端；所述PCB上具有发射射频走线及接收射频走线；所述PCB存在将其分割为相互隔离的多个区域的沟槽，所述相互隔离的区域包括发射端参考地、接收端参考地以及芯片直流偏置地；所述发射端的接地点连接所述发射端参考地；所述接收端的接地点连接所述接收端参考地。
7.根据权利要求6所述的PCB电路系统，其中，所述发射端的信号点与所述发射射频走线相连接；所述接收端的信号点与所述接收射频走线相连接。
8.根据权利要求6-7任一项所述的PCB电路系统，其中，所述发射射频走线下方对应的PCB下层地板区域为所述发射端参考地；所述接收射频走线下方对应的PCB下层地板区域为所述接收端参考地；所述PCB的芯片BGA区域下方对应的PCB下层地板区域为所述芯片直流偏置地。
9.根据权利要求6-8任一项所述的PCB电路系统，其中，在PCB的芯片BGA区域与该芯片BGA区域下方对应的PCB下层地板区域之间存在一个或者多个通孔。
10.根据权利要求9所述的PCB电路系统，所述相互隔离的区域还包括数字地、模拟地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810202392.8A CN108235566A (zh) | 2018-03-14 | 2018-03-14 | 一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810202392.8A CN108235566A (zh) | 2018-03-14 | 2018-03-14 | 一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108235566A true CN108235566A (zh) | 2018-06-29 |
Family
ID=62658394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810202392.8A Pending CN108235566A (zh) | 2018-03-14 | 2018-03-14 | 一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108235566A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070040857A (ko) * | 2005-10-13 | 2007-04-18 | 엘지이노텍 주식회사 | Ｒｆ통신모듈 |
| CN205546194U (zh) * | 2016-04-13 | 2016-08-31 | 重庆蓝岸通讯技术有限公司 | 降低双工器射频信号干扰的pcb板结构 |
| CN107623532A (zh) * | 2017-08-25 | 2018-01-23 | 深圳天珑无线科技有限公司 | 一种通信终端 |
| CN208424884U (zh) * | 2018-03-14 | 2019-01-22 | 北京微度芯创科技有限责任公司 | 一种提升芯片收发端口隔离度的pcb电路系统 |
-
2018
- 2018-03-14 CN CN201810202392.8A patent/CN108235566A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070040857A (ko) * | 2005-10-13 | 2007-04-18 | 엘지이노텍 주식회사 | Ｒｆ통신모듈 |
| CN205546194U (zh) * | 2016-04-13 | 2016-08-31 | 重庆蓝岸通讯技术有限公司 | 降低双工器射频信号干扰的pcb板结构 |
| CN107623532A (zh) * | 2017-08-25 | 2018-01-23 | 深圳天珑无线科技有限公司 | 一种通信终端 |
| CN208424884U (zh) * | 2018-03-14 | 2019-01-22 | 北京微度芯创科技有限责任公司 | 一种提升芯片收发端口隔离度的pcb电路系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8897700B2 (en) | Distance measurement using EHF signals | |
| KR101388674B1 (ko) | 고속 원 샷 웨이퍼 테스트를 위한 무선 인터페이스 프로브카드 및 이를 구비한 반도체 테스트 장치 | |
| US6235997B1 (en) | LSI package with equal length transmission Lines | |
| CN101266262B (zh) | 高速测试卡 | |
| KR20080015107A (ko) | 임피던스 컨트롤되는 비어 구조 | |
| KR20150002705A (ko) | 기판 구조들을 이용하는 전자기 신호의 재지향 | |
| WO2003010796A8 (en) | Structure and method for fabrication of a leadless chip carrier with embedded antenna | |
| CN103344791A (zh) | 一种测试基板及采用该测试基板制造的探针卡 | |
| CN207781895U (zh) | 一种移动终端天线及其馈电网络 | |
| CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
| CN103515356A (zh) | 一种叠层式三维ltcc垂直互连微波模块 | |
| CN104425459A (zh) | 半导体装置及半导体装置的检查方法 | |
| CN101499472A (zh) | 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置 | |
| CN105896010A (zh) | 一种环行器 | |
| US20210242157A1 (en) | Integrated circuit and electronic device comprising a plurality of integrated circuits electrically coupled through a synchronization signal | |
| JPH02141681A (ja) | 試験プローブ | |
| TW201622076A (zh) | 整合式毫米波晶片封裝結構 | |
| CN108258393B (zh) | 一种k波段小型化毫米波t/r组件 | |
| Carrillo-Ramirez et al. | A highly integrated millimeter-wave active antenna array using BCB and silicon substrate | |
| CN208424884U (zh) | 一种提升芯片收发端口隔离度的pcb电路系统 | |
| US20210242116A1 (en) | Integrated circuit and electronic device comprising a plurality of integrated circuits electrically coupled through a synchronization signal routed through the integrated circuit | |
| CN108235566A (zh) | 一种提升芯片收发端口隔离度的pcb电路布板方法及电路系统 | |
| CN108037331B (zh) | 适用于数模混合电路在片测试的探卡及设计制作方法 | |
| KR20170018776A (ko) | 고주파 모듈 | |
| CN109001617A (zh) | Ate测试板及基于ate测试板的电子元器件设置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: 100098 room 721, 2 building, 18 hospital, North Third Ring Road, Haidian District, Beijing (721, seat E, Zhong Kun Plaza) Applicant after: BEIJING WEIDU XINCHUANG TECHNOLOGY CO.,LTD. Address before: 100089 Wang Zhuang Road, 1, Haidian District, Beijing 7, 0707, D block, Tsinghua Tongfang science and technology building. Applicant before: BEIJING WEIDU XINCHUANG TECHNOLOGY CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100098 room 721, 2 building, 18 hospital, North Third Ring Road, Haidian District, Beijing (721, seat E, Zhong Kun Plaza) Applicant after: Zhuhai Weidu Xinchuang Technology Co.,Ltd. Address before: 100098 room 721, 2 building, 18 hospital, North Third Ring Road, Haidian District, Beijing (721, seat E, Zhong Kun Plaza) Applicant before: BEIJING WEIDU XINCHUANG TECHNOLOGY CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice |
Addressee: Luo Jun Document name: Notice of Qualified Procedures |
|
| DD01 | Delivery of document by public notice |