CN108235413A - 通过串行化多个通道的帧定位处理的成帧器的功率优化机制 - Google Patents

通过串行化多个通道的帧定位处理的成帧器的功率优化机制 Download PDF

Info

Publication number
CN108235413A
CN108235413A CN201711397070.5A CN201711397070A CN108235413A CN 108235413 A CN108235413 A CN 108235413A CN 201711397070 A CN201711397070 A CN 201711397070A CN 108235413 A CN108235413 A CN 108235413A
Authority
CN
China
Prior art keywords
data flow
frame
framer
channel
frame alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711397070.5A
Other languages
English (en)
Other versions
CN108235413B (zh
Inventor
弗朗西斯科·卡焦尼
迪米特里奥斯·吉安纳科普洛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Connectivity Solutions LLC
Original Assignee
MACOM Connectivity Solutions LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACOM Connectivity Solutions LLC filed Critical MACOM Connectivity Solutions LLC
Publication of CN108235413A publication Critical patent/CN108235413A/zh
Application granted granted Critical
Publication of CN108235413B publication Critical patent/CN108235413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

公开了在具有功率优化机制的接收机处的帧定位的系统和方法。接收机处的成帧器被配置为串行地处理来自多个物理通道和/或多个信道的数据流。接收机可以包括并行处理不同组数据流的多个成帧器。在与成帧器相关联的所有信道已经完成帧定位之后，成帧器可以进入功率降低模式。响应于特定信道转换到帧失调状态的指示，成帧器可以被重启以对该信道执行帧定位处理。当在信道中检测到过多数量的不可纠正的错误时，前向纠错(FEC)解码器可生成“帧失调”指示。

Description

通过串行化多个通道的帧定位处理的成帧器的功率优化机制
相关申请的交叉引用
本申请涉及共同转让、共同未决的申请号为15/389,140、代理人案号为Applied_612、名称为“POWER OPTIMIZATION MECHANISMS FOR FRAMERS BY SELECTIVELYDEACTIVATING FRAME ALIGNMENT PROCESS(通过选择性地停用帧定位处理的成帧器的功率优化机制)”、提交于2016年12月22日的美国专利申请，以及共同转让、共同未决的申请号为15/389,179、代理人案号为Applied_614、名称为“POWER OPTIMIZATION MECHANISMS FORFRAMERS BY USING SERIAL COMPARISON IN FRAME ALIGNMENT PROCESS(通过在帧定位处理中使用串行比较的成帧器的功率优化机制)”、提交于2016年12月22日的美国专利申请。
技术领域
本公开总地涉及通信中的信号处理领域，并且更具体地涉及信号处理中的帧定位领域。
背景技术
在通信系统中，发射机以符号(例如数据比特)向接收机发送数据流。在基于帧的数据传输中，以固定长度的帧传输数据，发射机和接收机在选定的帧同步方案上提前达成一致，包括选择同步标记。在发射机处，同步标记被嵌入帧中作为基于帧的参考点，使得接收机可以识别帧的边界。同步标记通常被称为帧定位信号(frame alignment signal，FAS)、帧定位字(frame alignment word，FAW)、成帧模式或帧定位模式(frame alignmentpattern，FAP)。
典型地，嵌入的FAW包括在接收机一侧已知模式的固定数量的比特，并且位于帧的开销段(overhead section)中，通常是有效载荷数据之前的帧中的第一时隙。为了维持定位机制，可以在每个帧中或者以另一预定频率，例如在每第3帧、每第5帧等中来发送FAW。
相应地，接收机利用同步机制来检测数据流中的FAW，并由此同步数据流。更具体地，接收机中的一个或更多成帧器电路(在此称为“成帧器”)执行帧定位处理，以检测各自传输帧的边界并将内部的或嵌入的数据与数据流对准。一旦获得帧同步(或帧定位)，数据流在接收机处受到进一步的数据处理。
在高速通信系统中，特别是在诸如数据中心安装(例如服务器卡、机架顶部(Top-of-Rack，ToR)交换机、板互连)、通常具有紧张的功率预算的光学模块、在其中对系统进行冷却是关键且昂贵的高密度以太网卡等的功率敏感应用中，集成电路中的低功耗日益变得重要。
在常规的高速PHY芯片中，在获得帧定位之后，成帧器以周期性的方式继续在预期的帧位置中主动搜索固定的FAW，并且在当很多次没有匹配时，声明“帧失调(out-of-frame)”。因此，在系统运行的整个期间，成帧器保持活动状态。成帧器的连续运行在接收机中造成不希望的重大功耗。
此外，当前成帧器使用相同电路的多个相同副本(通常是比较器)来并行比较固定的FAW与输入数据，每个比较器查看并行数据总线的不同部分(“窗口”)。比较器的数量等于对并行数据总线要检查的所有窗口的数量。另外，当前的接收机为每个物理通道使用一个成帧器。由于在这种配置中使用大量的比较器栅极，与这些栅极的触发相关的功耗高得不合要求。
发明内容
因此，本文所公开的内容提供了用于通信系统的接收机中的帧定位的功率优化机制。
在本公开的一个方面，本公开的实施例利用能够在实现帧定位之后进入不活动状态、并且响应于在接收机处的数据处理重新变为“帧失调”的指示而从不活动状态中唤醒的成帧器。在一些实施例中，基于检测到被处理的数据流中的错误而生成“帧失调”指示。例如，这样的错误可对应于如由耦连到成帧器的前向纠错(forward error correction，FEC)解码器检测到的过多数量的不可纠正的错误。一旦检测到，则FEC解码器就向成帧器发送重启信号，以重新开始帧定位处理。当针对所有这些数据流完成帧定位时，可以禁用与同一信道相关联的数据流的帧定位处理(或帧对齐处理)。
根据本公开的实施例，当成帧器处于不活动状态时，用于在成帧器中执行帧定位处理的电路可被断电或以其他方式置于功率降低模式，例如通过时钟门控或者本领域公知的任何其他合适的机制。在现代通信网络中，数据传输通常是可靠的，并且一旦完成，帧同步就可以在接收机处保持延长的时间。因此，连续的帧定位处理是不必要的。因此，通过在不需要时禁用帧定位处理，可以有利地获得显著的功率降低。
根据本公开的另一方面，本公开的实施例提供了一种使用一个或更多比较器来搜索输入数据中的FAW的成帧器，其中每个比较器被配置为串行地将并行M比特块的多个窗口(如由并行数据总线提供的)与FAW进行比较。成帧器中的多个比较器可以并行操作，以在不同的窗口搜索FAW。与其中比较器的数量等于窗口的数量并且所有窗口被同时检查的常规成帧器相比，这种配置可以显著地降低所必需的比较器的数量与栅极数以及成帧器中的芯片面积，由此有利地降低了相关的功耗。
根据本公开的又一方面，本公开的实施例提供了一种成帧器，其被配置为串行地处理来自多个物理通道和/或多个信道的数据流。与每个信道或每个通道具有一个成帧器的常规接收机相比，这种配置还可以显著地减少成帧器的数量与栅极数以及接收机中的芯片面积，从而有利地减少相关的功耗。
以上是概述，因此不可避免地包含细节的简化、概括和省略；因此，本领域的技术人员将会理解的是，该概述只是示例性的，并不意图以任何方式进行限制。如由权利要求所单独定义的，本发明的其他方面、发明特征和优点将在以下阐述的非限制性详细描述中变得显而易见。
详细描述
现在将详细参考本发明的优选实施例，其示例在附图中示出。尽管将结合优选实施例描述本发明，但是将理解的是，它们并不旨在将本发明限制为这些实施例。相反，本发明旨在覆盖可以被包括在由所附权利要求限定的本发明的精神和范围内的替换、变型和等同物。此外，在本发明的实施例的以下详细描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，本领域普通技术人员将认识到的是，可以在没有这些具体细节的情况下实践本发明。在其他情况下，没有详细描述公知的方法、过程、组件和电路，以免不必要地模糊本发明的实施例的方面。尽管为了清楚起见，可以将方法描绘为一系列编号的步骤，但编号并不一定指示步骤的顺序。应该理解的是，某些步骤可以被跳过、并行执行，或者不需要保持严格的顺序而被执行。示出本发明的实施例的附图是半示意性的而不是按比例的，并且特别地，一些尺寸是为了清晰呈现且在附图中被夸大地示出。类似地，尽管为了便于描述，附图中的视图通常显示类似的取向，但是附图中的这种描述大部分是任意的。通常，本发明可以以任何方向操作。
附图说明
附图的简要说明
从阅读以下详细描述结合附图，将更好地理解本发明的实施例，其中相似的附图标记表示相似的元件，并且其中：
图1示出了根据本公开的实施例的包括帧定位逻辑的示例性接收机的配置，帧定位逻辑被配置为在完成帧定位之后进入功率降低状态；
图2是根据本公开的实施例的描绘具有功率降低状态的帧定位的示例性过程的流程图；
图3示出了根据本公开的实施例的可以由成帧器中的比较器串行地处理的并行数据块中的多个窗口；
图4是根据本公开的实施例的描绘了使用一个比较器串行地比较由并行数据总线提供的数据块中的多个窗口的示例性过程的流程图；
图5A示出了根据本公开的实施例的包括两个成帧器的示例性接收机的配置，每个成帧器用于连续处理多个通道；
图5B是根据本公开的实施例的描绘了通过使用成帧器来连续处理多个数据流的帧定位的示例性过程的流程图；
图6A示出根据本公开的实施例的使用成帧器串行地处理多个信道的数据的示例性接收机；
图6B是根据本公开的实施例的描绘了通过使用成帧器来连续处理多个信道的数据的帧定位的示例性过程的流程图。
通过串行化多通道的帧定位处理的成帧器的功率优化机制
总体而言，本公开的实施例提供一旦完成帧定位就能够禁用帧定位处理的接收机。基于检测到大于阈值的错误(其被用作接收机处的数据处理变为“帧失调”的指示，例如，通过前向纠错处理检测到的)，可以重新开始帧定位处理。另外，根据本公开的实施例，成帧器中的比较器被配置为将并行数据块(如由M比特并行数据总线提供的)的多个窗口与预定的成帧模式(例如，存储的帧定位字(FAW))进行比较。而且，根据本公开的实施例，成帧器可以连续地执行针对多个通道(lane)和/或多个信道(channel)的数据的帧定位处理。
图1示出了根据本公开的实施例的包括帧定位逻辑110的示例性接收机100的配置，帧定位逻辑110被配置为在完成帧定位之后进入功率降低状态。接收机100包括输入接口120、帧定位逻辑110、重构(reconstruction)逻辑130和FEC解码器140。将理解的是，接收机100可以包括本领域公知的广泛范围的其他逻辑组件。
在所示示例中，输入接口120接收通过4个物理通道(PL#0-#3)发送的数据流101-104。每个数据流由一系列帧组成，每一帧的长度是固定的。数据流中的各自帧包括FAW、有效载荷和纠错码。通常，数据流中的帧共享相同的FAW，而不同的数据流使用不同的FAW。将理解的是，本公开不限于任何具体的帧定位方案或帧定位处理。也不限于任何具体数量的通道、信道或成帧器。
在输入接口120处，串并行转换器(serial-to-parallel converter)121将数据流中的比特序列转换成可通过M比特并行数据总线(未明确示出)并行提供给成帧器的M比特块。成帧器因此可以将该块与存储的FAW进行比较，以便以低于比特发送频率的频率定位数据流中的FAW值。
帧定位逻辑110使用4个成帧器111-114对来自4个通道101-104的数据流执行各自的帧定位处理。每个成帧器包括一个或更多比较器(例如115、116、117或118)，用于将数据流与指定的和本地存储的FAW进行比较。4个通道可以从单个信道或多个信道传送数据通信量。尽管未明确示出，但每个成帧器还包括移位逻辑、验证逻辑和锁定逻辑等，其可以以本领域公知的任何适当的方式分别实现而不偏离本公开的范围。
在帧定位处理中，成帧器(111、112、113或114)在对应的数据流中搜索指定的FAW，以定位帧的边界。更具体地说，成帧器(111、112、113或114)中的移位逻辑以某顺序输出M比特块的多个窗口。成帧器(111、112、113或114)中的比较器(115、116、117或118)将多个窗口与所指定的FAW进行比较。如参照图3-4更详细地描述的，成帧器中的比较器可以针对给定的M比特块连续地将多个窗口与指定的FAW进行比较。
在数据流中定位FAW之后，成帧器中的验证逻辑可以重新检查数据流中的下一个预期位置处的相同模式的重新出现，该位置与初始位置分离固定的帧窗口(因为模式是重复的)。这可以重复多次，以验证它是正确的模式，而不是由半随机数据对模式的假模拟。一旦验证，接收机处的数据处理转换到“帧定位(in-frame)”状态，或变成如帧中的锁定逻辑所声明的所谓的“锁定”。
重构逻辑130聚合并处理从帧定位逻辑110输出的数据流，并由此将处理后的(或重构的)数据流131提供给FEC解码器140。重构逻辑130可以包括本领域公知的各种功能组件，诸如用于定位偏移校正、通道重排序、定位去除、转码、块分配等的模块。
FEC解码器140基于帧中的纠错码(例如里德-所罗门(Reed-Solomon，RS)码)对处理后的数据流131执行检错和(可选地)纠错。FEC解码器能够纠正特定数量符号的块中的一定数量的符号错误。
当帧定位时，需要连续地检查以验证感知的帧位置是否仍然正确。根据传统技术，在帧定位状态期间，帧定位处理继续，其中成帧器在期望的帧位置(以周期性方式)保持主动地搜索固定的FAW，并且可以在有几次没有匹配时声明“帧失调”。然而，在现代通信网络中，数据传输通常是可靠的，并且在接收机处的数据处理可以在绝大多数时间保持在帧定位。
根据本公开的实施例，一旦帧定位逻辑110声明帧定位，则帧定位处理被禁用。例如，成帧器中的比较器、移位逻辑、验证逻辑和锁定逻辑被断电或以其他方式置于低功率模式以节省功率，例如睡眠模式、时钟门控或本领域中公知的任何其他节能措施。
帧定位逻辑可以包括功率管理模块119，该功率管理模块119在低功率状态保持活动，而帧定位逻辑110的其余部分不活动。功率管理模块119可以接收重启信号114并相应地唤醒成帧器111-114。在一些其他实施例中，每个成帧器可以包括其自己的功率管理组件，其可以处理导向成帧器的唤醒信号。根据本公开的功率管理模块可以以本领域公知的任何合适的方式来实现。
在一些实施例中，功率管理模块119被配置为控制每个成帧器单独地进入/退出低功率状态，例如，通过对成帧器供电/断电。例如，在每个成帧器处理各自的数据流(例如，与各自的物理通道相关联)的情况下，一旦针对数据流完成帧定位，就可以单独地禁用针对特定数据流的帧对准处理。在一些其他实施例中，功率管理模块被配置为一起控制一组成帧器(例如，与相同信道相关联的那些)以进入/退出低功率状态。例如，可以在由功率管理模块控制的同时禁用/启用对与同一信道相关联的数据流进行的帧定位处理。如图1所示，如果使用成帧器111-114处理来自相同信道的数据流，则在所有成帧器111-114已经声明帧定位之后发生帧定位成功事件。响应于这种帧定位成功事件，功率管理模块119使帧111-114进入低功率状态。
当处于低功率状态时，帧定位逻辑110保持不活动，直到接收到触发其再次寻找成帧的重启信号。由于一般情况下，在正常工作的网络系统中，成帧器在大多数时间可能处于锁定状态，因此在系统的大部分操作时间中都会导致功率节省。因此，通过在不需要时禁用帧定位处理时，可以有利地获得显著的功率降低。
本公开不限于基于其可以生成重启信号的任何特定的唤醒事件。也不限于用于检测唤醒事件并因此生成这样的重启信号的任何特定功能组件。在本文描述的示例中，诸如“过多数量的错误”(参考阈值)的度量被用来指示在帧定位逻辑不活动时或以其他方式处于低功率状态时，在接收机处的数据处理是否已经转换到帧失调状态。然而，将理解的是，在不脱离本公开的范围的情况下，可以使用范围广泛的其他合适度量作为帧失调状态的指示。
在所示出的示例中，当帧定位逻辑110保持不活动时，FEC解码器140继续监控错误并且对重构的数据流131执行纠错。在检测到过多的错误(例如，3个或更多个不可纠正的连续的编码字(codeword))，FEC生成重启信号141，其被提供给功率管理模块119。
例如，接收机100及其组成部件被配置为符合针对100GBASE-R信号而定义的成帧协议，所述100GBASE-R信号使用在IEEE Std.802.3TM-2015第91条中定义的RS(528,514,10)或RS(544,514,10)FEC进行FEC编码。在该示例中，4个物理通道101-104(PL#0...PL#3)共同提供100G bps输入数据流。然而，这个讨论仅仅是示例性的，本公开适用于通道数量和数据速率的任何其他组合。一旦每个成帧器(例如111或112)已经获得锁定(或转换到帧定位状态)，其等待直到FEC解码器140检测到3个或更多不可纠正编码字以触发重启信号141以重新开始寻找锁定。在一些其他实施例中，例如如果检测到的错误比特的数量超过阈值等，则可以使用其他方式来触发成帧器重启。只要没有接收到重启信号141(这是接收到健康的或低错误的输入数据流的情况)，则帧定位逻辑110可以保持在低功率状态，其将以其他方式搜索成帧模式。
图2是根据本公开的实施例的描绘了具有功率降低状态的帧定位的示例性过程200的流程图。例如，过程200可以由帧定位逻辑110执行，例如，如图1所示。
在201中，与通信信道相关联的数据流由帧定位逻辑110中的成帧器接收。每个成帧器可以接收如由耦合到成帧器的并行M比特数据总线提供的M比特块的数据流，如参照图3和4更详细描述的。在202中，每个成帧器执行帧定位处理以定位与预期的FAW相匹配的数据流中的连续比特序列，从而确定数据流中的帧边界。如上所述，成帧器可能需要在声明帧定位之前在数据流中的多个位置定位预期的FAW。
在203中，确定相同信道的所有数据流是否处于帧定位。如果没有，成帧器继续搜索FAW。另一方面，如果所有的成帧器都处于帧定位，则在204中，帧定位处理在帧定位逻辑进入功率降低状态时被禁用。在这种状态下，成帧器断电或以其他方式保持不活动以节省功率。然而，帧定位逻辑中的功率管理模块保持上电，使得它可以接收重启信号以唤醒成帧器。
从成帧器输出的数据流被聚合并重构为经处理的流，并将其提供给FEC解码器以进行纠错。在205中，确定用于指示数据流的帧失调状态的所选择的度量是否已经达到阈值。如果检测到的错误尚未达到阈值，则帧定位逻辑保持不活动；如果达到阈值，则生成重启信号以唤醒成帧器，并因此在206中重新开始帧定位处理。在一些实施例中，所选择的度量对应于通过FEC过程确定的连续的不可纠正的编码字的数量。例如，在检测到3个或更多不可纠正的连续比特时声明帧失调状态。如图1所示，可以通过帧定位逻辑中的功率管理模块来控制进入和退出功率降低状态。重启信号可以由FEC解码器生成。
当前的PHY芯片使用具有诸如比较器之类的并行电路的成帧器在数据总线的不同部分处搜索到帧定位或帧失调状态的转换。相同电路的N个相同副本(例如，N个比较器)被用来并行比较固定成帧模式与输入数据，每个比较器查看数据总线的不同部分(或窗口)。比较器的数量等于数据总线一次提供的数据块中要检查的窗口的数量(N)。
本公开的实施例使用一个比较器来串行地查看不同的数据总线位置，例如从第一个开始，然后移动到下一个(即，到后续的比特位置)等等。这有利地消除了大量的比较器栅极以及与这些栅极的触发相关的所有功率。在一些其他实施例中，使用2或3个(或M个)比较器(M<N，其中N是并行数据块中要检查的窗口的数量)。图3示出根据本公开的实施例的可由成帧器中的比较器串行地处理的并行数据块中的多个窗口的示例。
在该示例中，在接收机的输入接口处接收数据比特序列b0-b63，并且例如通过如图1所示的串并行转换器121将其转换成并行数据块。并行数据块通过64比特(在一般情况下为R比特)的并行数据总线提供给成帧器。假定要定位的成帧模式具有16比特模式。单个16比特比较器(一般情况下可以是W比特的比较器)在连续的时间段内在64比特数据块(在一般情况下可以是R比特的数据块，R>W)内搜索16比特固定帧模式。在这些连续的时钟时间段中，串并行转换器121和数据总线保持相同的64比特数据块输出。如图3所示，比较器首先对窗口1进行处理，如果发现成帧候选，则在那里停止；否则移动到窗口2，依此类推。
替代的实现方式是使用2个比较器。例如，当比较器1在窗口1中搜索时，比较器2在窗口33中搜索。与单个比较器配置相比，这相应地增加了功率和栅极数。它可以推广到成帧器中的多个比较器，每个比较器被配置为将并行数据块的多个窗口与成帧模式串行地进行比较。比较器的数量(M)小于数据总线提供的数据块中要检查的窗口的数量(N)。多个比较器可以并行工作，以减少最大平均重新成帧时间(Maximum Average Reframe Time，MART)。
图4是根据本公开的实施例的描绘了使用一个比较器串行地比较由并行数据总线提供的数据块中的多个窗口的示例性过程400的流程图。过程400可以由如图1所示的接收机执行。在401中，数据流中的比特序列被捕获并且被转换为并行的R比特数据块，例如，通过如图1所示的输入接口处的串入并出移位寄存器(serial-in,parallel-out shiftregister)。在402中，从R比特数据块导出N个窗口。多个窗口可以按照由移位逻辑所控制的选定序列提供给W比特比较器。每个窗口都有W比特，并与比较器处预期的W比特FAW进行比较。在403中，窗口索引被初始化(i＝1)。在404中，将第i个窗口与预期的FAW进行比较。
如果第i个窗口与在405中确定的期望的FAW的模式相匹配，则比较器可以停止处理其余的窗口。如果不匹配，则比较器移动以处理下一个窗口(第(i+1)个窗口)，如406和404所示。重复上述404-406，直到比较器找到匹配或者完成对数据块中的所有窗口的检查。在后者的情况下，对同一数据流中的另一个R比特数据序列重复过程400。可以理解的是，比较器可以按照由相关的移位逻辑所控制的任何适当的顺序连续地处理多个窗口。
在一些其他实施例中，使用多于一个的比较器来搜索输入数据中的FAW，其中每个比较器被配置为将并行R比特块的多个窗口(如从并行数据总线提供的)与FAW串行地比较。成帧器中的多个比较器可以并行操作以在不同的窗口搜索FAW。比较器的数量(M)少于从并行数据总线提供的窗口的数量(N)。与比较器数量等于窗口数量并且同时检查所有窗口的常规成帧器相比，这种配置可以显著地减少必要的比较器计数，因此减少了成帧器中的栅极数和芯片面积，由此有利地降低了相关的功耗。
根据传统技术，在接收机被配置为支持多个(K)通道的情况下，使用相同数量的成帧器(L＝K)，且并行操作以找到各个数据流中的成帧位置，每个通道一个成帧器。这种设计需要高的栅极数以及相关的功耗。
根据本公开的实施例，一个成帧器被配置为串行地处理多个通道(K)，例如从第一通道开始，然后移动到下一个等等。这可以有利地消除接收机中大量的成帧器栅极数目以及触发这些栅极所需的全部功率。或者，使用2、3或者L个成帧器来处理L个通道，L<K。
例如，在针对100GBASE-R信号而定义的成帧协议中，所述100GBASE-R信号使用在IEEE 802.3TM-2015条款91中定义的RS(528,514,10)或RS(544,514,10)FEC进行FEC编码，存在4个携带100GBASE-R信号的物理通道(PL#0...PL#3)。根据本公开，这些通道的数据流可全部馈送到单个成帧器。成帧器串行地(一个接一个)筛选它们，并试图获得它们中每一个的成帧状态。这可以推广到任何数量的通道。替代的实现方式是使用2个成帧器，其中一个成帧器分配给PL#0和PL#1，而另一个分配给例如PL#2和PL#3。与单个成帧器实现方式相比，这将MART降低了2倍，但相应地增加了功率和栅极数。
图5A示出了根据本公开的实施例的包括两个成帧器511和512的示例性接收机500的配置，每个成帧器用于连续地处理多个通道。在这个示例中，两个成帧器511和512被用来对两个信道(信道1和信道2)的数据流执行帧定位，每个信道与4个通道(PL#0...PL#3)相关联。两个成帧器511和512可以并行操作。成帧器511和512将数据流提供给其各自的重构逻辑531和532，其中每个信道的数据被重构。然后将重构的数据信号馈送到它们各自的FEC解码器541和542。如果FEC解码器541或542检测到对应的信道(信道1或信道2)的重构数据具有大于阈值的错误，则重启信号501或502被发送到对应的成帧器511或512，以唤醒成帧器来进行帧定位处理。
此外，每个成帧器511或512可以被单独控制，以进入和退出功率降低状态。更具体地，在针对所有4个通道完成帧定位之后，每个成帧器511或512可以针对对应的信道声明帧定位成功事件。在该事件之后，成帧器511或512然后可以进入功率降低状态，如参照图1和2更详细地描述的。成帧器511或512将数据流提供给对应的重构逻辑531或532，其中每个信道的数据被重构并将其馈送到对应的FEC解码器541或542。如果对应的FEC解码器检测到该信道的重构数据具有大于阈值的错误，则重启信号501或502被发送到对应的成帧器511或512，以将其唤醒，用于帧定位处理。
图5B是根据本公开的实施例的描绘了通过使用成帧器来连续地处理多个数据流的帧定位的示例性过程550的流程图。例如，过程550可以由图5A中的成帧器511或512执行。在551中，成帧器接收可能与相同信道(例如，图5A中的信道1或2)相关联的多个数据流。在552中，数据流索引i被初始化。在553中，成帧器为第i个数据流执行帧定位处理。如果第i个数据流完成了如在554中所确定的帧定位，并且并非所有的数据流如在555中所确定的那样被定位，则数据流索引i在556中增加，并且在556中，成帧器继续处理下一个数据流。
如果所有的数据流已经完成如在555中所确定的帧定位，则成帧器进入功率降低状态557。如果在558中在信道中检测到过多的错误，则在559中生成重启信号，以唤醒成帧器，并且重复上述552～559。进一步，如图5A所示，上述551-559可以由多个成帧器并行地在不同的信道上执行。
根据传统技术，在接收机被配置为支持多个(B)信道的情况下，使用相同数目的成帧器(C＝B)且并行操作，以找到各个数据流中的成帧位置，每个信道一个成帧器。这需要高的栅极数以及与之相关联的高功耗。
根据本公开的实施例，一个成帧器可以用于串行地执行多个信道(B)的帧定位处理，例如从第一信道开始，然后移动到下一个等等。这减少了重大数量的成帧器栅极以及与其中的栅极触发相关联的所有功耗。或者，可以在使用2个或3个(或C)成帧器(C<B)的情况下作出妥协。
例如，多信道接收机被配置为支持使用IEEE 802.3TM-2015条款91中定义的RS-FEC子层进行FEC编码的八个100GBASE-R信道。根据本公开，所有的8个信道都可以被馈送给单个成帧器。成帧器串行地(一个接一个)筛选它们，并试图获得它们中每一个的成帧状态。这可以推广到任何数量的信道。替代的实现方式是使用2个成帧器，从而一个成帧器被分配给一半信道(例如信道0...3)，而另一个成帧器被分配给另一半(信道4...7)。两个成帧器可以并行操作。这将MART降低了2倍，但相应地增加了功率和栅极数。这可以推广到任何合适数量的成帧器。
图6A示出了根据本公开的实施例的使用成帧器610来串行地处理多个信道的数据流的示例性接收机600。每个信道可以与一个或更多物理通道(未明确示出)相关联。如由功率管理模块所控制的(如图1所示)，一旦成帧器610成功地完成特定信道的帧定位，则成帧器可停止该信道的帧定位处理。重构逻辑630为每个信道单独地重构数据，并且将重构的数据馈送到FEC解码器640。如果FEC解码器640检测到信道的重构数据具有过多的错误，该错误指示信道处于“帧失调”，则重启信号641被发送到成帧器610，以重启用于帧失调信道的帧定位处理。重启信号可以包括信道标识的信息。
图6B是根据本公开的实施例的描绘了通过使用成帧器来连续地处理多个信道的数据的帧定位的示例性过程650的流程图。例如，过程650可以由图6A中的成帧器610来执行。在651中，成帧器接收多个信道的数据流。在652中，信道索引i被初始化。在653中，成帧器为第i个信道执行帧定位处理。如果第i个信道完成了如在654中所确定的帧定位，并且并非所有的信道处于如在步骤655中所确定的帧定位，则索引i在656中增加，并且在656中成帧器继续处理下一个信道。
如果与成帧器相关联的所有信道已经完成了如在655中所确定的帧定位，则成帧器进入功率降低状态657。如果在658中，在标识的信道中检测到过多的错误，其指示信道处于“帧失调”，则在659中生成重启信号以唤醒成帧器，因此重启对所标识的信道的帧定位处理。在该信道再次变为帧定位之后，成帧器可以返回到功率降低状态。每当信道被确定为帧失调时，重复前述的655以及657～659。然而，将理解的是，这个讨论仅仅是示例性的，可以控制成帧器以任何其他合适的方式进入/退出功率降低模式。此外，上述651-659可以由多个成帧器对不同的信道组并行执行。
尽管本文已经公开了某些优选的实施例和方法，但是从上述公开对本领域技术人员显而易见的是，在不脱离本发明的精神和范围的情况下，可以对这些实施例和方法进行变型和修改。意图的是，本发明仅限于所附权利要求和适用法律的规则和原则所要求的范围。

Claims (15)

1.一种接收机，包括：
输入接口，被配置为接收第一数量的数据流，其中各个数据流从各个物理通道被传输并且包括多个帧，所述多个帧中的各个帧包括帧定位信息；以及
成帧器，耦连到所述输入接口，并被配置为对所述第一数量的数据流连续地执行帧定位，其中对所述各个数据流执行帧定位包括识别所述各个数据流中的所述帧定位信息的位置。
2.根据权利要求1所述的接收机，其中所述帧定位信息在所述多个帧中是相同的，并且特定于所述各个物理通道，并且其中所述帧定位信息包括帧定位字。
3.根据权利要求1所述的接收机，其中所述第一数量的数据流与第一通信信道相关联，并且进一步包括重构逻辑，所述重构逻辑耦连到所述成帧器并被配置为基于所述第一数量的数据流针对所述通信信道生成重构的数据流。
4.根据权利要求1所述的接收机，进一步包括前向纠错(FEC)解码器，所述前向纠错(FEC)解码器耦连到所述重构逻辑并被配置为对所述重构的数据流执行前向纠错。
5.根据权利要求3所述的接收机，其中所述输入接口进一步耦连到与第二通信信道相关联的第二数量的数据流，其中所述成帧器进一步被配置为对所述第二数量的数据流连续地执行帧定位，其中所述成帧器被配置为在对所述第一数量的数据流执行帧定位之后，对所述第二数量的数据流执行帧定位。
6.根据权利要求1所述的接收机，其中所述成帧器被配置为通过将帧定位信息与所述各个数据流中的一组连续比特进行比较来识别所述位置。
7.根据权利要求1所述的接收机，其中所述输入接口进一步被配置为接收与具有所述第一数量的数据流的相同通信信道相关联的第二数量的数据流，并且进一步包括被配置为对所述第二数量的数据流执行帧定位的第二成帧器。
8.一种电信系统中的接收机，所述接收机包括：
输入接口，被配置为接收与多个信道相关联的数据流，其中每个数据流包括多个帧，并且其中所述多个帧中的每个帧包括相同的帧定位信息；以及
成帧器，耦连到所述输入接口，并且被配置为关于所述多个信道串行地执行帧定位，其中对所述数据流执行帧定位包括检测所述数据流中的所述相同的帧定位信息的位置。
9.根据权利要求8所述的接收机，其中所述多个信道中的各个信道与耦连到所述输入接口的多个物理通道相关联，并且其中所述成帧器进一步被配置为关于所述多个物理通道串行地执行帧定位。
10.根据权利要求8所述的接收机，进一步包括前向纠错(FEC)解码器，所述前向纠错(FEC)解码器耦连到所述成帧器并被配置为对重构的数据流执行FEC处理，所述重构的数据流是基于与所述多个信道的各个信道相关联的数据流而生成的，其中所述成帧器进一步被配置为：
响应于所述各个信道的帧定位成功事件，禁用关于所述各个信道的帧定位处理；以及
响应于所述各个信道中的数据流具有大于规定极限的错误的指示，重启关于所述各个信道的帧定位处理。
11.根据权利要求10所述的接收机，其中所述FEC解码器被配置为基于确定所述重构的数据流包括规定数量的连续的不可纠正的编码字来生成所述指示。
12.一种在接收机处执行帧定位的方法，所述方法包括：
在所述接收机的输入处接收多个第一数据流，其中各个数据流通过各个物理通道被传输，并且包括多个帧，并且其中每个帧包括帧定位字；以及
对所述多个第一数据流连续地执行帧定位，其中所述多个第一数据流与相同的信道相关联，并且其中对所述各个数据流执行帧定位包括检测所述各个数据流中的所述帧定位字的位置。
13.根据权利要求12所述的方法，其中所述相同的信道进一步与在所述接收机处接收的多个第二数据流相关联，并且进一步包括与对所述多个第二数据流执行帧定位并行地，对所述第二组数据流执行帧定位。
14.根据权利要求12的方法，进一步包括：
在所述接收机的输入处接收多个第二数据流，其中所述多个第二数据流与另一信道相关联；以及
在对所述多个第一数据流连续地执行帧定位之后，对所述多个第二数据流连续地执行帧定位。
15.根据权利要求14所述的方法，进一步包括：
响应于关于所选择的信道的帧定位成功事件，有选择地禁用所述对所选择的信道的数据流的帧定位；以及
响应于所选择的信道的所述数据流包括大于规定极限的错误的指示，启用对所述所选择的信道的所述数据流的帧定位。
CN201711397070.5A 2016-12-22 2017-12-21 通过串行化多个通道的帧定位处理的成帧器的功率优化机制 Active CN108235413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/389,165 2016-12-22
US15/389,165 US10455501B2 (en) 2016-12-22 2016-12-22 Power optimization mechanisms for framers by serializing frame alignment processes for multiple lanes

Publications (2)

Publication Number Publication Date
CN108235413A true CN108235413A (zh) 2018-06-29
CN108235413B CN108235413B (zh) 2022-03-04

Family

ID=60957074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711397070.5A Active CN108235413B (zh) 2016-12-22 2017-12-21 通过串行化多个通道的帧定位处理的成帧器的功率优化机制

Country Status (3)

Country Link
US (1) US10455501B2 (zh)
EP (1) EP3340510A1 (zh)
CN (1) CN108235413B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416630A (zh) * 2020-03-05 2020-07-14 烽火通信科技股份有限公司 一种编译码方法及系统
CN111555832A (zh) * 2020-04-22 2020-08-18 中国电子科技集团公司第五十四研究所 基于连续帧定位的1+1热备份双通道同步及保持方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079535B (zh) 2020-08-20 2023-02-17 腾讯科技（深圳）有限公司 转码方法、装置、介质和电子设备
CN112188203B (zh) * 2020-09-11 2022-11-04 烽火通信科技股份有限公司 一种高速数据流的快速定帧方法及系统
US11899609B2 (en) * 2021-12-20 2024-02-13 Nvidia Corporation Frame alignment recovery for a high-speed signaling interconnect

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997031441A1 (en) * 1996-02-26 1997-08-28 Argosystems, Inc. Method and apparatus for adaptable network processing
US5757869A (en) * 1995-07-28 1998-05-26 Adtran, Inc. Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
US20010008550A1 (en) * 2000-01-13 2001-07-19 Nec Corporation Frame synchronization detecting circuit
US20020120902A1 (en) * 2001-02-23 2002-08-29 Alcatel Method and system for frame synchronous forward error correction
US20030208709A1 (en) * 2002-04-23 2003-11-06 Rolf Kassa Data alignment for telecommunications networks
US6775799B1 (en) * 2000-03-17 2004-08-10 Applied Micro Circuits Corporation Protocol independent performance monitor with selectable FEC encoding and decoding
US20080031284A1 (en) * 2006-08-07 2008-02-07 Sigmatel, Inc. System and method of processing compressed audio data
CN101212271A (zh) * 2006-12-29 2008-07-02 中兴通讯股份有限公司 一种降低在捕捉状态时帧同步检测设备功耗的方法
CN101252388A (zh) * 2008-03-25 2008-08-27 华为技术有限公司 数据发送的方法及装置
CN101604011A (zh) * 2008-06-13 2009-12-16 联发科技股份有限公司 全球导航卫星系统接收器的同步检测装置及方法
CN102204198A (zh) * 2008-10-29 2011-09-28 晶像股份有限公司 用于多个串行接收机的自动数据对齐器的方法、装置及系统
US20110274147A1 (en) * 2010-05-10 2011-11-10 Ikanos Communications, Inc. Systems and methods for retransmission with on-line reconfiguration
US20130088646A1 (en) * 2011-10-07 2013-04-11 Anand Anandakumar Method and system for serialization and deserialization (serdes) for inter-system communications
CN103190107A (zh) * 2011-10-31 2013-07-03 华为技术有限公司 数据发送器、数据接收器和帧同步方法
US20130262941A1 (en) * 2012-03-29 2013-10-03 Broadoom Corporation Data Alignment Over Multiple Physical Lanes
US20140189459A1 (en) * 2011-07-01 2014-07-03 Altera Corporation Method and system for operating a communication circuit configurable to support one or more data rates
CN104350716A (zh) * 2012-02-22 2015-02-11 日本电信电话株式会社 多通道传送装置以及多通道传送方法
US20160226578A1 (en) * 2015-02-04 2016-08-04 Catherine H. Yuan Management of frame alignment events in optical transport networks

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362779B1 (en) 2002-01-22 2008-04-22 Applied Micro Circuits Corporation Transmission of data frames as a plurality of subframes over a plurality of channels
KR101931566B1 (ko) 2012-06-07 2018-12-21 삼성전자주식회사 인터페이스 회로, 이를 포함하는 인터페이스 시스템 및 인터페이싱 방법

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757869A (en) * 1995-07-28 1998-05-26 Adtran, Inc. Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
WO1997031441A1 (en) * 1996-02-26 1997-08-28 Argosystems, Inc. Method and apparatus for adaptable network processing
US6237029B1 (en) * 1996-02-26 2001-05-22 Argosystems, Inc. Method and apparatus for adaptable digital protocol processing
US20010008550A1 (en) * 2000-01-13 2001-07-19 Nec Corporation Frame synchronization detecting circuit
US6775799B1 (en) * 2000-03-17 2004-08-10 Applied Micro Circuits Corporation Protocol independent performance monitor with selectable FEC encoding and decoding
US20020120902A1 (en) * 2001-02-23 2002-08-29 Alcatel Method and system for frame synchronous forward error correction
US20030208709A1 (en) * 2002-04-23 2003-11-06 Rolf Kassa Data alignment for telecommunications networks
US20080031284A1 (en) * 2006-08-07 2008-02-07 Sigmatel, Inc. System and method of processing compressed audio data
CN101212271A (zh) * 2006-12-29 2008-07-02 中兴通讯股份有限公司 一种降低在捕捉状态时帧同步检测设备功耗的方法
CN101252388A (zh) * 2008-03-25 2008-08-27 华为技术有限公司 数据发送的方法及装置
CN101604011A (zh) * 2008-06-13 2009-12-16 联发科技股份有限公司 全球导航卫星系统接收器的同步检测装置及方法
CN102204198A (zh) * 2008-10-29 2011-09-28 晶像股份有限公司 用于多个串行接收机的自动数据对齐器的方法、装置及系统
US20110274147A1 (en) * 2010-05-10 2011-11-10 Ikanos Communications, Inc. Systems and methods for retransmission with on-line reconfiguration
US20140189459A1 (en) * 2011-07-01 2014-07-03 Altera Corporation Method and system for operating a communication circuit configurable to support one or more data rates
US20130088646A1 (en) * 2011-10-07 2013-04-11 Anand Anandakumar Method and system for serialization and deserialization (serdes) for inter-system communications
CN103190107A (zh) * 2011-10-31 2013-07-03 华为技术有限公司 数据发送器、数据接收器和帧同步方法
CN104350716A (zh) * 2012-02-22 2015-02-11 日本电信电话株式会社 多通道传送装置以及多通道传送方法
US20130262941A1 (en) * 2012-03-29 2013-10-03 Broadoom Corporation Data Alignment Over Multiple Physical Lanes
US20160226578A1 (en) * 2015-02-04 2016-08-04 Catherine H. Yuan Management of frame alignment events in optical transport networks

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416630A (zh) * 2020-03-05 2020-07-14 烽火通信科技股份有限公司 一种编译码方法及系统
CN111555832A (zh) * 2020-04-22 2020-08-18 中国电子科技集团公司第五十四研究所 基于连续帧定位的1+1热备份双通道同步及保持方法
CN111555832B (zh) * 2020-04-22 2022-02-18 中国电子科技集团公司第五十四研究所 基于连续帧定位的1+1热备份双通道同步及保持方法

Also Published As

Publication number Publication date
US10455501B2 (en) 2019-10-22
US20180184373A1 (en) 2018-06-28
CN108235413B (zh) 2022-03-04
EP3340510A1 (en) 2018-06-27

Similar Documents

Publication Publication Date Title
CN108235413A (zh) 通过串行化多个通道的帧定位处理的成帧器的功率优化机制
CN104935393B (zh) 一种帧同步方法及装置
CN101267210B (zh) 数据编译码和收发方法及装置
CN106341207A (zh) 一种编码块数据流的发送和接收方法、设备和系统
CN109408446A (zh) 一种基于fpga的高速串行收发系统
CN103475616A (zh) 一种并行帧同步检测方法及系统
CN105208467B (zh) 宽带接入网系统的帧对齐装置
CN104145448A (zh) 针对在传统模式下操作的千兆比特介质独立接口的低功率空闲信令
JPH02202734A (ja) 同期式多重化装置のリフレーム回路
CN100592726C (zh) 对准和抗扭斜设备、系统和方法
CN103957139A (zh) 一种基于fpga的万兆以太网帧解析方法
CN102025449A (zh) 一种数据码块同步的方法及装置
CN108234074A (zh) 通过有选择地禁止帧定位处理的成帧器的功率优化机制
CN108234075A (zh) 通过在帧定位处理中使用串行比较、用于成帧器的功率优化机制
CN109286471A (zh) 面向srio控制器的crc校验方法及装置
CN101478487A (zh) 以太网交换设备工作速率的控制方法及装置
CN102355318B (zh) 时钟基准类型的识别方法及装置
CN104702293B (zh) 一种面向体域网的双模式bch解码器电路
CN102769512B (zh) 一种通用成帧规程帧定界的实现方法和装置
US20040114699A1 (en) Data block synchronization device, system and method
CN104993921A (zh) 一种串口主从通信控制系统的通信通道选通方法
CN112187397B (zh) 一种通用的多通道数据同步方法和装置
CN108650047A (zh) 一种串行数据接收实时同步监测电路及监测方法
CN110324114A (zh) 一种星载码流快速自适应锁定帧头方法及装置
US8812741B2 (en) Management data input/output protocol with page write extension

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant