CN108234074A - 通过有选择地禁止帧定位处理的成帧器的功率优化机制 - Google Patents

Abstract

本发明公开了通过有选择地禁止帧定位处理的对成帧器的功率优化机制。在具有功率优化机制的接收机处的帧定位系统和方法。成帧器被配置成对数据流执行帧定位处理，以及在达到帧定位之后进入不活跃状态。在所述不活跃状态下，在所述成帧器中用于执行所述帧定位处理的电路可以断电或者另外位于功率降低模式。响应于在所述接收机处的数据处理再次变为“帧失调”的指示，所述成帧器可以从所述不活跃状态中唤醒并且重新开始所述帧定位处理。当错误检测逻辑(如前向纠错(FEC)解码器)检测到过量的无法校正的错误时，所述错误检测逻辑可以生成“帧失调”指示。

Description

通过有选择地禁止帧定位处理的成帧器的功率优化机制

相关申请的交叉引用

本申请涉及于2016年12月22日提交的共同转让共同未决的申请号为15/389179，代理人案卷号为Applied_614，名称为“在帧定位处理中通过利用串行比较的对成帧器的功率优化机制(POWER OPTIMIZATION MECHANISMS FOR FRAMERS BY USING SERIALCOMPARISON IN FRAME ALIGNMENT PROCESS)”的美国专利申请，以及涉及于2016年12月22日提交的共同转让共同未决的申请号为15/389165，代理人案卷号为Applied_615，名称为“通过针对多通道进行串行化帧定位处理的对成帧器的功率优化机理(POWEROPTIMIZATION MECHANISMS FOR FRAMERS BY SERIALIZING FRAME ALIGNMENT PROCESSESFOR MULTIPLE LANES)”的美国专利申请。

技术领域

本公开总地涉及通信中的信号处理领域，并且更具体地，涉及信号处理中的帧定位领域。

背景技术

在通信系统中，发射机以符号(例如数据比特)向接收机发送数据流。在基于帧的数据传输中，以固定长度的帧传输数据，并且发射机和接收机在包括同步标记的选择的选定帧同步方案上提前达成一致。在发射机处，同步标记作为基于帧的参考点被嵌入帧中，使得接收机可以识别帧的边界。同步标记通常被称为帧定位信号(frame alignment signal，FAS)，帧定位字(FAW)，成帧模式或帧定位模式(FAP)。

典型地，嵌入式FAW包括在接收机侧已知的模式中的固定的比特数，并且位于帧的开销部分中，通常是有效载荷数据之前的帧中的第一时隙。为了维持定位机制，可以以每个帧或者以另一个预定频率(例如以每第3帧，每第5帧等)发送FAW。

相应地，接收机利用同步机制来检测数据流中的FAW，并由此同步数据流。更具体地说，在接收机中的一个或多个成帧器电路(或者在此称为“成帧器”)执行帧定位处理，以检测各个传输帧的边界并将内部或嵌入的数据定位至数据流。一旦获得帧同步(或帧定位)，数据流将在接收机处受到进一步的数据处理。

在高速通信系统，特别是在诸如数据中心装置(例如服务器卡、机架顶部(ToR)交换机，板互连)之类的功率敏感应用程序、通常具有紧的功率预算的光学模块、高密度以太网卡(其中对系统进行冷却关键且昂贵)等中，集成电路中的低功耗日益变得重要。

在惯常的高速物理芯片中，在获得帧定位之后，成帧器以周期性的方式继续在预期的帧位置中积极地搜索固定的FAW，并且当多次没有匹配时，宣布“帧失调(out-of-frame)”。因此，在系统运行的整个事件，成帧器保持活跃。成帧器的连续操作在接收机中带来不希望的显著功耗。

此外，当前成帧器使用相同电路(通常是比较器)的多个相同副本来并行比较固定的FAW与输入数据，每个比较器查看并行数据总线的不同部分(“窗口”)。比较器的数量相当于并行数据总线上要被检查的所有窗口的数量。此外，当前的接收机为每个物理通道使用一个成帧器。由于在这种配置中使用大量的比较器门，与这些门的触发(toggling)相关联的功耗非常高。

发明概要

因此，在此的公开针对通信系统接收机的帧定位提供功率优化机制。

在本公开的一个方面中，本公开的实施例利用成帧器，该成帧器在实现帧定位之后能够进入不活跃状态，并且响应于在接收机处的数据处理再次变为“帧失调”的指示而从不活跃状态中唤醒。在一些实施例中，基于检测到经处理的数据流中的错误来生成“帧失调”指示。例如，这样的错误可能对应于由耦合到成帧器的前向纠错(FEC)解码器检测到的过多数量的不可校正的错误。一旦检测到，FEC解码器就向成帧器发送重启信号，以重新开始帧定位过程。当所有这些数据流均实现帧定位时，可以同时禁用与相同通道相关联的数据流的帧定位(alignment)处理(或帧定位(aligning)处理)。

根据本公开的实施例，当成帧器处于不活跃状态时，用于在成帧器中执行帧定位处理的电路可被断电或以其他方式置于功率降低模式，例如通过门控时钟或者本领域中公知的任何其他合适的机制。在现代通信网络中，数据传输通常是可靠的，并且一旦实现，就可以在接收机处长时间维持帧同步。因此，连续的帧定位处理是不必要的。因此，通过当不需要帧同步处理时禁用帧定位处理，可以有利地获得显着的功率减少。

根据本公开的另一方面，本公开的实施例提供一种使用一个或多个比较器在进来的数据中搜索FAW的成帧器，其中每个比较器被配置成串行地将并行的M比特块(由并行数据总线提供)的多个窗口与FAW进行比较。成帧器中的多个比较器可以并行操作以在不同的窗口搜索FAW。与比较器的数量等于窗口的数量并且同时检查所有窗口的惯常的成帧器相比，这种配置可以显着地减少所需的比较器计数和成帧器中的门计数以及芯片面积，由此有利地减少了相关联的功耗。

根据本公开的又一方面，本公开的实施例提供了一种成帧器，其配置成串行地处理来自多个物理通道和/或多个信道的数据流。与每个通道或每个信道具有一个成帧器的惯常的接收机相比，这种配置还可以显着地减少成帧器计数和这样的门计数以及接收机中的芯片面积，从而有利地减少相关联的功耗。

以上是概述，因此必要时包含对细节的简化、概括和省略；所以，本领域的技术人员将理解的是，该概述只是说明性的，并且不意图以任何方式进行限制。如由权利要求单独定义的，本发明的其它方面、发明特征和优点将在以下阐述的非限制性详细描述中变得显而易见。

详细描述

现在将详细参考本发明的优选实施例，其示例在附图中示出。尽管将结合优选实施例描述本发明，但是将理解的是，它们并不旨在将本发明限制到这些实施例。相反，本发明旨在覆盖在由所附权利要求限定的本发明的精神和范围内所包括的替换、修改和等同物。此外，在本发明的实施例的以下详细描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，本领域普通技术人员将认识到，可以在没有这些具体细节的情况下实施本发明。在其他情况下，没有对公知的方法、过程、组件和电路进行详细描述，以免不必要地模糊本发明的实施例的方面。尽管为了清楚起见，可以将方法描绘为一系列编号的步骤，但编号并不一定指令步骤的顺序。应该理解的是，某些步骤可以被跳过、并行执行、或者被执行时不需要保持严格的顺序。示出了本发明的实施例的附图是半示意性的而不是按比例的，并且特别地，一些尺寸是为了清晰呈现并且在附图中被夸大地示出。类似地，尽管为了便于描述，附图中的视图普遍显示类似的方位，但是附图中的这种描述大部分是任意的。一般地，本发明可以以任何方位操作。

附图简要说明

通过阅读以下结合附图的详细描述，将更好地理解本发明的实施例，其中相同的参考字符标示相同的元件，并且其中：

图1示出了根据本公开的实施例的包括帧定位逻辑的示例性接收机的配置，该帧定位逻辑被配置成在实现帧定位之后进入功率降低状态；

图2是描绘了根据本公开的实施例的具有功率降低状态的帧定位的示例性处理的流程图；

图3示出了根据本公开的实施例的可以由成帧器中的比较器串行地处理的并行数据块中的多个窗口；

图4是描绘了根据本公开的实施例的使用一个比较器串行地比较由并行数据总线提供的数据块中的多个窗口的示例性过程的流程图；

图5A示出了根据本公开的实施例的包括两个成帧器的示例性接收机的配置，每个成帧器用于连续处理多个通道；

图5B是描绘了根据本公开的实施例的通过使用成帧器来连续处理多个数据流的帧定位的示例性处理的流程图；

图6A示出了根据本公开的实施例的使用成帧器来串行地处理多个信道的数据的示例性接收机；

图6B是描绘了根据本公开的实施例的通过使用成帧器来连续处理多个信道的数据的帧定位的示例性处理的流程图。

通过有选择地禁止帧定位处理的对成帧器的功率优化机制

总体而言，本公开的实施例提供一种接收机，该接收机一旦实现帧定位就能够禁用帧定位处理。基于检测到大于阈值的错误(其被用作接收机处的数据处理变为“帧失调”的指示，例如，如通过前向误差校正处理检测到的)，可以重启帧定位处理。此外，根据本公开的实施例，成帧器中的比较器被配置成将并行数据块(由M比特并行数据总线提供)的多个窗口与预定的成帧模式(例如，存储的帧定位命令(FAW))连续对比。而且，根据本公开的实施例，成帧器可以针对多通道和/或多信道的数据连续地执行帧定位处理。

图1示出了根据本公开的实施例的包括帧定位逻辑110的示例性接收机100的配置，该帧定位逻辑110被配置成在实现帧定位之后进入功率降低状态。接收机100包括输入接口120，帧定位逻辑110，重构逻辑130和FEC解码器140。将理解的是，接收机100可以包括本领域公知的许多各种不同的其他逻辑组件。

在所示的示例中，输入接口120接收通过4个物理通道(PL#0-#3)发送的数据流101-104。每个数据流由帧序列组成，每一帧的长度都是固定的。数据流中的各个帧包括FAW，有效载荷和纠错码。通常，数据流中的帧共享相同的FAW，而不同的数据流使用不同的FAW。将意识到，本公开不限于任何特定的帧定位方案或帧定位过程。也不限于任何特定数量的通道，信道或成帧器。

在输入接口120处，串并行转换器121将数据流中的比特序列转换成可通过M比特并行数据总线(未明确示出)并行提供给成帧器的M比特的块。成帧器因此可以将该块与存储的FAW进行比较，以将数据流中的FAW值定位在比比特传输频率低的频率。

帧定位逻辑110使用4个成帧器111-114来对来自4个通道101-104的数据流执行各个帧定位过程。每个成帧器包括一个或更多个比较器(例如115、116、117或118)，用于将数据流与指派的和本地存储的FAW进行比较。4个通道可以从单个信道或多个信道传送数据流量。尽管没有明确地示出，但每个成帧器还包括移位逻辑、验证逻辑和锁定逻辑等，其可以以本领域公知的任何适当的方式分别实施而不偏离本公开的范围。

在帧定位过程中，成帧器(111、112、113或114)在对应的数据流中搜索指派的FAW以定位帧的边界。更具体地说，成帧器(111、112、113或114)中的移位逻辑以一定序列输出M比特块的多个窗口。成帧器(111、112、113或114)中的一个或更多个比较器(115、116、117或118)将多个窗口与所指派的FAW进行比较。如参照图3-4更详细地描述的那样，成帧器中的比较器可以针对给定的M比特块连续地将多个窗口与指派的FAW进行比较。

在将FAW定位在数据流中之后，成帧器中的验证逻辑可以重新检查数据流中的下一个预期位置处的相同模式的重现，该位置与初始位置相距固定帧窗口(因为模式是重复的)。这可以重复多次，以验证它是正确的模式，而不是由半随机数据模式进行的假模拟。一旦通过验证，接收机处的数据处理转换到“帧定位(in-frame)”状态，或变成成帧器中的锁定逻辑声明的所谓的“锁定”。

重构逻辑130聚集并处理从帧同步逻辑110输出的数据流，并且由此将处理后的(或重建的)数据流131提供给FEC解码器140。重建逻辑130可以包括本领域所熟知的各种功能组件，诸如用于定位校正(deskew)，通道重排，定位移除，转码，块分配等的模块。

FEC解码器140基于帧中的纠错码(例如里德-所罗门(RS)码)对处理后的数据流131执行错误检测和(可选地)错误纠正。FEC解码器能够纠正特定数量符号的块中的一定数量的符号错误。

当帧定位时，需要连续检查以验证感知的帧的位置是否仍然正确。根据传统技术，帧定位状态期间，继续进行帧定位处理，成帧器在期望的帧位置(以周期性方式)保持积极地搜索固定的FAW，并且在数次没有匹配时可以宣布“帧失调”。然而，在现代通信网络中，数据传输通常是可靠的，并且在接收机处的数据处理可以在绝大多数时间保持帧定位。

根据本公开的实施例，一旦帧定位逻辑110宣布帧定位，则帧定位处理被禁用。例如，成帧器中的比较器，移位逻辑，验证逻辑和锁定逻辑被断电或以其他方式(例如睡眠模式、时钟门控或在本领域中是已知的任何其它节能措施)置于低功率模式以节省功率。

帧定位逻辑可以包括功率管理模块119，该功率管理模块119在帧定位逻辑110的其余部分不活跃的时候保持在低功率状态下活跃。功率管理模块119可以接收重启信号114并相应地唤醒成帧器111-114。在一些其他实施例中，每个成帧器可以包括其自己的功率管理组件，其可以处理引导至成帧器的唤醒信号。根据本公开的功率管理模块可以以本领域公知的任何合适的方式来实现。

在一些实施例中，功率管理模块119被配置成，例如通过向成帧器供电/将成帧器断电来控制每个成帧器单独地进入/退出低功率状态。例如，在每个成帧器处理各个数据流(例如，与各个物理通道相关联)的情况下，一旦针对数据流实现帧定位，就可以单独地禁用针对特定数据流的帧定位处理。在一些其他实施例中，功率管理模块配置成一起控制一组成帧器(例如，与相同信道相关联的成帧器)以进入/退出低功率状态。例如，可以在由电源管理模块控制的同时禁用/启用与同一信道相关联的数据流的帧同步处理。如图1所示，如果使用成帧器111-114来处理来自相同信道的数据流，则在所有成帧器111-114已声明帧定位之后发生帧定位成功事件。响应于这种帧定位成功事件，功率管理模块119使成帧器111-114进入低功率状态。

当处于低功率状态时，帧定位逻辑110保持不活跃，直到接收到触发其再次寻找组帧(framing)的重启信号为止。由于一般情况下，成帧器在运行中的网络系统中大多数时间处于锁定状态，因此在系统的大部分操作时间中都会导致功率节省。因此，通过当不需要帧定位过程时禁用帧定位过程，可以有利地获得显著的功率降低。

本公开不限于基于其可以生成重启信号的任何特定的唤醒事件。也不限于用于检测唤醒事件并因此产生这样的重启信号的任何特定功能组件。在本文描述的示例中，诸如“过多数量的错误”的度量(参考阈值)被用来指示在帧定位逻辑是不活跃的或者另外处于低功率状态时在接收机处的数据处理是否已经转移到帧失调状态。然而，将意识到，在不脱离本公开的范围的情况下，可以使用各种不同的其他合适度量作为帧失调状态的指示。

在所说明的示例中，当帧定位逻辑110保持不活跃时，FEC解码器140继续监视错误，并且对重建的数据流131执行错误校正。在检测到过度错误(例如，3个或更多个不可纠正的连续编码字)，FEC生成提供给功率管理模块119的重启信号141。

例如，接收机100及其构成组件被配置成符合针对100GBASE-R信号而定义的成帧协议标准，该100GBASE-R信号采用IEEE802.3TM-2015第91条中定义的RS(528，514，10)或RS(544，514，10)FEC进行FEC编码。在这个例子中，4个物理通道101-104(PL#0...PL#3)共同提供100G bps输入数据流。然而，这个讨论仅仅是示例性的，并且本公开适用于任何其他通道数量和数据速率的组合。一旦每个成帧器(例如111或112)已经获得锁定(或转换到帧定位状态)，其等待直到FEC解码器140检测到3个或更多不可纠正编码字以触发重启信号141，以用于重新开始寻找锁定。在一些其他实施例中，例如如果检测到的错误比特的数量超过阈值等，则可以使用其他方式来触发成帧器重启。只要没有接收到重新启动信号141(对于接收到的健康的或低错误的输入数据流就是这种情况)，否则搜索成帧模式的帧定位逻辑110可以保持在低功率状态。

图2是描绘了根据本公开的实施例的具有功率降低状态的帧定位的示例性过程200的流程图。例如，过程200可以通过帧定位逻辑110执行，如图1所示。

在201中，由帧定位逻辑110中的成帧器接收与通信信道相关联的数据流。每个成帧器可以接收如由并行M比特数据总线提供的M比特的块中的数据流，如参照图3和4更详细的描述的。在202中，每个成帧器执行帧定位处理以定位与预期的FAW相匹配的数据流中的连续比特序列，从而确定数据流中的帧边界。如上所述，成帧器可能需要在宣告帧定位之前在数据流中的多个位置处定位预期的FAW。

在203中，确定相同信道的所有数据流是否帧定位。如果没有，则成帧器继续寻找FAW。另一方面，如果所有的成帧器都是帧定位的，则帧定位过程随着帧定位逻辑在204处进入功率降低状态而被禁止。在这种状态下，成帧器断电或以其他方式保持不活跃以节省功率。然而，帧定位逻辑中的电源管理模块保持加电状态，使得它可以接收重启信号来唤醒成帧器。

将从帧中输出的数据流被聚合并重构为经处理的流，并且将其提供给FEC解码器以进行错误纠正。在205中，确定所选择的用于指示数据流的帧失调状态的度量是否已经达到阈值。如果检测到的错误未达到阈值，则帧定位逻辑保持不活跃；以及如果是，则生成重启信号以唤醒成帧器，并且因此在206中重新开始帧定位处理。在一些实施例中，所选择的度量相当于通过FEC过程确定的连续的不可纠正的编码字的数量。例如，在检测到3个或更多个不可纠正的连续比特时宣布帧失调状态。如图1所示，可以通过帧定位逻辑中的电源管理模块来控制进入和退出功率降低状态。重启信号可以由FEC解码器产生。

当前的物理芯片使用具有并行电路(诸如比较器之类)的成帧器在数据总线的不同部分处搜索，以转换到帧定位或帧失调状态。使用相同电路(例如，N个比较器)的N个相同副本将固定成帧模式与输入数据进行并行比较，每个比较器查看数据总线的不同部分(或窗口)。比较器的数量等于由数据总线一次提供的数据块中要检查的窗口(N)的数量。

本公开的实施例使用一个比较器来串行地查看不同的数据总线位置，例如从第一个开始，然后移动到下一个(即，到后续的比特位置)等等。这有利地消除了大量的比较器门以及与这些门的触发相关联的所有功率。在一些其他实施例中，使用2或3个(或M个)比较器(M<N，其中N是并行数据的块中要检查的窗口的数量)。图3示出根据本公开的实施例的可由成帧器中的比较器串行地处理的并行数据的块中的多个窗口的示例。

在该示例中，在接收机的输入接口处接收数据比特序列b0-b63，并且例如通过如图1所示的串并转换器121将其转换成数据的并行块。数据的并行块通过一个64比特(在一般情况下为R比特)的并行数据总线提供给成帧器。假定要定位的成帧模式具有16比特模式。一个16比特比较器(一般情况下可以是W比特)在64比特数据块内在连续的时间段内搜索16比特固定帧模式(在一般情况下可以是R比特，R>W)。在这些连续的时钟周期中，串并转换器121和数据总线保持相同的64比特数据块输出。如图3所示，比较器首先对窗口1进行处理，并且如果发现一个成帧候选，则在那里停止；否则移动到窗口2，依此类推。

可替换的实施是使用2个比较器。例如，当比较器1在窗口1中搜索时，比较器2在窗口33中搜索。与单比较器配置相比，这相应地增加了功率和门数。它可以推广到成帧器中的多个比较器，每个比较器被配置成将并行数据块的多个窗口与成帧模式串行地进行比较。比较器(M)的数量小于数据总线提供的数据块中要检查的窗口(N)的数量。多个比较器可以并行工作，以减少最大平均重新成帧时间(MART)。

图4是描绘了根据本公开的实施例的使用一个比较器串行地比较由并行数据总线提供的数据的块中的多个窗口的示例性过程400的流程图。过程400可以由如图1所示的接收机执行。在401中，在数据流中捕获比特序列并且将其转换为并行的R比特数据块，例如，通过如图1所示的输入接口处的串行输入，并行输出移位寄存器。在402中，从数据的R比特块导出N个窗口。多个窗口可以按照由移位逻辑控制的所选的序列被提供给W-比特比较器。每个窗口都有W个比特，并与比较器中预期的W-比特FAW进行比较。在403中，窗口索引被初始化(i＝1)。在404中，将第i个窗口与预期的FAW进行比较。

在405处，如果第i个窗口与确定的所期望的FAW的模式相匹配，则比较器可以停止处理其余的窗口。如果不匹配，则比较器移动以处理下一个窗口(第(i+1)窗口)，如406和404所示。重复上述404-406，直到比较器在数据的块中找到匹配或者完成检查所有窗口为止。在后面的情况下，对同一数据流中的R比特数据的另一个序列重复进行过程400。可以理解的是，比较器可以按照由相关联的移位逻辑控制的任何适当的顺序连续地处理多个窗口。

在一些其它实施例中，使用多于一个的比较器来搜索输入数据中的FAW，其中每个比较器被配置成串行地将并行R比特块的多个窗口(如从并行数据总线提供的)与FAW进行比较。成帧器中的多个比较器可以并行操作以在不同的窗口中搜索FAW。比较器(M)的数量少于从并行数据总线提供的窗口(N)的数量。与惯常的成帧器相比，其中惯常的成帧器的比较器的数量等于窗口数量并且同时检查所有的窗口，这种配置可以显着地减少必要的比较器计数以及成帧器中芯片的区域，从而有利地减少相关的功耗。

根据惯常技术，在接收机被配置成支持多个(K)通道的情况下，相同数量的成帧器(L＝K)被使用并且并行操作以找到各个数据流中的成帧位置，每个通道一个帧。这种设计需要高门数以及相关联的功耗。

根据本公开的实施例，一个成帧器被配置成串行地处理多个通道(K)，例如从第一通道开始，然后移动到下一个通道等等。这可以有利地消除接收机中大量的成帧器门以及触发这些门所需的全部功率。可替换地，使用2、3或者L个成帧器来处理L<K的L通道。

例如，在针对100GBASE-R信号定义的成帧协议中，该100GBASE-R信号采用IEEE802.3^TM-2015的第91款中定义的RS(528、514、10)或RS(544、514、10)FEC进行FEC编码，存在4个承载100GBASE-R信号的物理通道(PL#0...PL#3)。根据本公开，这些通道的数据流可被全部馈送到单个成帧器。成帧器串行地进行筛选(一个接一个)，并切试图为每一个获取组帧。这可以推广到任何数量的通道。可替换的实现是使用2个成帧器，例如，其中一个成帧器分配给PL#0和PL#1，而另一个分配给例如PL#2和PL#3。与单成帧器实现相比，这将MART降低了一半，但相应地增加了功率和门数。

图5A示出了根据本公开的实施例的包括两个成帧器511和512的示例性接收机500的配置，成帧器511和512中每一个用于连续处理多个通道。在这个示例中，两个成帧器511和512被用来在两个信道(信道1和信道2)的数据流上执行帧定位，每个信道与4个通道(PL#0...PL#3)相关联。两个成帧器511和512可以并行操作。成帧器511和512将数据流提供给其各个重构逻辑531和532，在其中每个信道的数据被重建。然后将重建的数据信号馈送到它们各个FEC解码器541和542。如果FEC解码器541或542检测到对应的信道(信道1或信道2)的重建数据具有大于阈值的误差，则重启信号501或502被发送到对应的成帧器511或512，以唤醒成帧器进行帧定位处理。

而且，可以单独控制每个成帧器511或512以进入和退出功率降低状态。更具体地，每个成帧器511或512可以在全部的4个通道实现帧定位之后，针对对应的信道宣布帧定位成功事件。在事件之后，成帧器511或512然后可以进入功率降低状态，如参照图1和2更详细地描述的。成帧器511或512将数据流提供给对应的重构逻辑531或532，其中重构每个信道的数据并将其馈送到对应的FEC解码器541或542。如果对应的FEC解码器检测到该信道的重构数据具有大于阈值的误差，则发送重启信号501或502到对应的成帧器511或512，从而将其唤醒以用于帧定位处理。

图5B是描绘了根据本公开的实施例描绘通过使用成帧器来串行地处理多个数据流的帧定位处理的示例性过程550的流程图。例如，过程550可以由图5A中的成帧器511或512执行。在551中，成帧器接收可能与相同信道相关联的多个数据流(例如，图5A中的信道1或2)。在552中，数据流索引i被初始化。在553中，成帧器针对第i个数据流执行帧定位处理。如果554中确定了第i号数据流达到帧定位，以及在555中确定了并非所有的数据均被定位，则在556中递增数据流索引i，并且在556中成帧器进行到处理下一个数据流。

如果所有的数据流已经达到如555中所确定的帧定位，则帧进入功率降低状态557。如果在558中在信道中检测到过量的错误，则在559处生成重启信号以唤醒成帧器并且重复上述552～559。此外，如图5A所示，上述551-559可以由多个成帧器并行地在不同的信道上执行。

根据惯常技术，在接收机被配置为支持多个(B)信道的情况下，使用相同数目的成帧器(C＝B)并且并行操作以找到各个数据流中的成帧位置，每个信道一个成帧器。这需要高门数和与之相关联的高功耗。

根据本公开的实施例，一个成帧器可以用于串行地行地执行针对多个信道(B)的帧定位过程，例如从第一信道开始，然后移动到下一个等等。这减少了大量的成帧器门以及与其中的门触发相关联的所有功耗。可替换地，可以在所使用的2或3(或C)个成帧器(C<B)中作出妥协。

例如，多信道接收机被配置成支持八个100GBASE-R信道，该八个100GBASE-R信道使用IEEE 802.3^TM-2015第91款中定义的RS-FEC子层进行FEC编码。根据本公开，所有8个信道都可以被馈送到单个成帧器。成帧器串行地(一个接一个)对其进行筛选，并且试图为其中每一个获取组帧。这可以推广到任何数量的信道。可替换的实施方式是使用2个成帧器，从而将一个成帧器分配给一半信道(例如信道0...3)，而将另一个成帧器分配给另一半(信道4...7)。两台成帧器可以并行工作。这将MART降低了一半，但相应地增加了功率和门数。这可以推广到任何适当数量的成帧器中。

图6A示出根据本公开的实施例的使用成帧器640来串行地处理多个信道的数据流的示例性接收机600。每个信道可以与一个或多个物理通道(未明确示出)相关联。如由功率管理模块(如图1所示)所控制，一旦成帧器610成功实现特定频道的帧定位，则帧可停止该频道的帧定位过程。重建逻辑630针对每个信道单独地重构数据，并且将重建的数据馈送到FEC解码器640。如果FEC解码器640检测到信道的重建数据具有过度的错误，该错误指示信道是“帧失调”，则将重启信号641发送到成帧器610，以重启帧失调信道的帧定位处理。重启信号可以包括信道识别的信息。

图6B是根据本公开的实施例描绘通过使用成帧器来连续处理多个信道的数据的帧定位的示例性过程650的流程图。例如，过程650可以由图6A中的成帧器610来执行。在651中，成帧器接收多个信道的数据流。在652中，初始化信道索引i。在653中，成帧器针对第i个信道执行帧定位处理。如果第i个信道达到如在654处确定的帧定位并且不是所有信道都如在步骤655中确定的帧定位，则索引i在656中递增，并且成帧器进行到在656中处理下一个信道。

如果与成帧器相关联的所有信道已经实现了如在655中确定的帧定位，则帧进入功率降低状态657。如果在658处在所识别的信道中检测到过多的错误，其指示信道“帧失调”，则产生重启信号以在659中唤醒成帧器，并且因此重启所识别的信道上的帧定位过程。在该频道再次帧定位之后，成帧器可以返回到功率降低状态。每当信道被确定为帧失调时，重复前述的655和657～659。然而，将认识到，这个讨论仅仅是示例性的，可以控制成帧器以任何其他合适的方式进入/退出功率降低模式。此外，上述651-659可以由多个成帧器在不同的信道组上并行执行。

尽管本文已经公开了某些优选的实施方式和方法，但是从上述公开内容中对本领域技术人员显而易见的是，在不脱离本发明的精神和范围的情况下可能对这些实施方式和方法进行变化和修改。意图是本发明仅限于所附权利要求和适用法律的规则和原则所要求的范围。

Claims (15)

1.一种在接收机处处理信号的方法，所述方法包括：

接收包括多个帧的数据流，各个帧包括帧定位信息；

对所述数据流执行帧定位处理；

响应于帧定位成功事件，禁用所述帧定位处理；

继所述帧定位成功事件之后在经处理的数据流中检测错误，其中基于所述数据流生成所述经处理的数据流；以及

响应于确定所述错误超过阈值，使能所述帧定位处理。

2.如权利要求1所述的方法，其中所述禁用包括使配置成执行所述帧定位处理的电路进入功率降低状态。

3.如权利要求1所述的方法，其中所述帧定位信息包括帧定位字并且与对所述多个帧是共同的，以及其中所述帧定位处理包括：

识别在所述数据流中的一组连续比特的位置，所述一组连续比特与所述帧定位字相匹配；以及

基于所述位置，确定所述多个帧中的帧的边界。

4.如权利要求1所述的方法，其中所述帧定位成功事件对应于包括所述数据流的多个数据流的帧定位成功；

所述多个数据流通过与通信信道相关联的各个物理通道传输；以及

所述经处理的数据流产生于对所述多个数据流的聚集和重建。

5.如权利要求4所述的方法，包括响应于所述确定，同时禁用对与所述通信信道相关联的所述多个数据流的帧定位处理。

6.如权利要求4所述的方法，其中所述数据流通过第一物理通道传输至所述接收机，其中所述帧定位信息特定于所述第一物理通道。

7.如权利要求1所述的方法，其中所述阈值对应于连续不可校正编码字的规定数量；以及

其中所述确定来自于前向纠错(FEC)处理。

8.如权利要求1所述的方法，进一步包括有选择地禁用分别与耦合到所述接收机的多个通信信道相关联的帧定位处理，其中所述有选择地禁用是基于与所述多个通信信道相对应的各个帧定位成功事件。

9.一种电信系统中的接收机，所述接收机包括：

输入接口，被配置成接收包括多个帧的数据流，其中每个帧包括已知的帧定位字；以及

成帧器，耦合至所述输入接口并且被配置成：

识别在所述数据流中的所述已知的帧定位字的位置；

基于对所述位置的识别生成对帧定位成功的第一指示；

基于所述第一指示进入功率降低状态；以及

响应于继所述帧定位成功之后的经处理的数据流中的错误超过阈值的第二指示而退出所述功率降低状态，其中所述经处理的数据流基于所述数据流生成。

10.如权利要求9所述的接收机，其中所述成帧器包括：

移位逻辑，被配置成基于所述数据流输出数据比特的多个窗口；

比较逻辑，耦合至所述移位逻辑并且被配置成：

将所述多个窗口的各个窗口与所述已知的帧定位字相比较；以及

基于比较结果，检测与所述已知的帧定位字相匹配的数据比特的窗口，其中所述位置对应于所述窗口中的第一比特；以及

锁定逻辑，被配置成生成所述第一指示。

11.如权利要求10所述的接收机，进一步包括功率管理单元，被配置成响应于所述第一指示而控制所述成帧器进入所述功率降低状态，其中所述功率降低状态包括所述移位逻辑、所述比较逻辑以及所述锁定逻辑处于断电。

12.如权利要求11所述的接收机，其中所述输入接口耦合至多个通信信道，以及包括分别耦合至所述多个通信信道的多个成帧器，其中所述功率管理单元进一步被配置成有选择地控制所述多个成帧器以进入所述功率降低状态。

13.如权利要求9所述的接收机，进一步包括前向纠错(FEC)解码器，耦合至所述成帧器并且被配置成：

对所述经处理的数据流执行FEC处理；

检测所述错误；以及

生成所述第二指示，其中所述经处理的数据流通过聚集在所述输入接口处接收并与通信信道相关联的多个数据流而生成。

14.如权利要求9所述的接收机，其中所述阈值定义在窗口中的错误比特的规定数量。

15.一种电信系统的接收机，所述接收机包括：

多个成帧器，耦合至多个物理通道，其中各个成帧器被配置成：对来自相对应的物理通道的数据流执行帧定位处理；以及响应于帧定位成功事件进入功率降低状态；以及

前向纠错(FEC)解码器，耦合至所述多个成帧器并且被配置成：

在继所述帧定位成功事件之后检测重构数据流中的错误，所述重构数据流从所述多个物理通道的数据流生成；以及

响应于确定所述错误超过规定限制而生成指示；

其中，所述各个成帧器进一步被配置成响应于所述指示而退出所述功率降低状态并且恢复对所述数据流的所述帧定位处理。