CN102025449B - 一种数据码块同步的方法及装置 - Google Patents

Abstract

本发明公开了一种数据码块同步的方法及装置，包括：从输入数据中采样同步数据，对采样得到的同步数据的同步头进行检测，在检测过程中，若检测到的无效同步头的数量未达到阈值，则配置码块同步指示信号为有效，通知解码单元进行解码操作。本发明通过数据码块同步状态机和滑动控制模块，实现从输入的64-bit数据中，同步出66-bit的数据码块，并给出码块锁定指示，实现数据码块同步的功能。

Description

一种数据码块同步的方法及装置

技术领域

本发明涉及万兆以太网技术领域，尤其涉及一种数据码块同步的方法及装置。

背景技术

万兆以太网(10Gigabit Ethernet，10GbE)技术是千兆以太网(GigabitEthernet)等已有以太网技术的延伸。针对不同的使用环境，万兆以太网的物理层(PHY层)使用不同的编解码方式，如10GBase-X采用的是与千兆以太网相同的8B/10B码；而10GBase-R和10GBase-W采用的是64B/66B码。

万兆以太网有两种不同的物理层：局域网物理层和广域网物理层。万兆以太网物理层包括物理编码子层(PCS)、物理媒质连接子层(PMA)和物理媒质关联子层(PMD)。

图1为现有PCS层收发电路的组成结构示意图以及PCS层和PMA、MAC的关系。如图1所示，PCS层收发电路由PCS发送电路和PCS接收电路组成。PCS发送电路用于实现编码过程，应该包括64B/66B编码单元、扰码单元、变速箱和数据宽度转换单元；PCS接收电路用于实现解码过程，包括数据宽度转换单元、数据码块同步单元、解扰单元和64B/66B解码单元。

其中，PCS接收方向的数据宽度转换单元用来捕获PMA送来的16-bitXSBI接口数据，并转换为64-bit数据。数据码块同步单元从输入的64-bit数据中，同步出66-bit的数据码块，并给出码块锁定指示，便于后续的64B/66B解码单元完成解码。从图1可见，数据码块同步单元是万兆以太网PCS的接收方向的关键组成部分。

目前，IEEE 802.3ae标准中只对数据码块同步进行功能性描述，并没有提供具体的实现方案。

发明内容

本发明要解决的技术问题是提供一种数据码块同步的方法和装置，实现数据码块的同步过程，为后续的解扰和解码提供工作信号。

为解决上述技术问题，本发明的一种数据码块同步的方法，包括：

从输入数据中采样同步数据，对采样得到的同步数据的同步头进行检测，在检测过程中，若检测到的无效同步头的数量未达到阈值，则配置码块同步指示信号为有效，通知解码单元进行解码操作。

进一步地，从输入数据中采样同步数据的步骤包括：

对输入数据进行位宽转换，通过数据采样窗口从位宽转换后的数据中采样同步数据。

进一步地，对输入数据进行位宽转换的步骤包括：

设置步进计数器，在该步进计数器的计数值为0时，将输入数据(wdata)保存到向量保存寄存器(holdvect)中，且不输出位宽转换后的数据(dout)，并设置数据有效指示为无效。

进一步地，该方法还包括：

在步进计数器的计数值大于0且未达到溢出值时，输出dout＝{wdata[2k-1:0],holdvect[65-2k:0]}；holdvect中保存的数据为：holdvect[63-2k:0]＝wdata[63:2k]；holdvect[63:64-2k]＝0，其中，k为步进计数器的当前计数值，并设置数据有效指示为有效。

进一步地，该方法还包括：

在步进计数器的计数值达到溢出值时，输出dout＝{wdata[63:0],holdvect[1:0]}，并设置数据有效指示为有效。

进一步地，检测过程中，若检测到的无效同步头的数量达到阈值，或码块同步指示信号为无效，则对数据采样窗口进行滑动调整，对滑动调整后的数据采样窗口采样的同步数据的同步头进行检测。

进一步地，滑动调整为将数据采样窗口向位宽转换后的数据的高位滑动。

进一步地，将数据采样窗口向位宽转换后的数据的高位滑动的步骤包括：

设置奇偶标志(odd)，将两个时钟周期的dout缓存到输入数据保存寄存器(stage)中，检测odd的取值，该odd的取值在第一值与第二值之间翻转，若该odd取第一值，则将数据采样窗口在stage中的位置向高位滑动一位，并翻转odd的取值。

进一步地，该方法还包括：

若odd取第二值，则对dout丢弃holdvect的高两位，dout＝{wdata[2k+3:0]，holdvect[61-2k:0]}，其中，k为步进计数器的当前计数值，并将数据采样窗口在stage中的位置向低位滑动一位，并翻转odd的取值。

进一步地，对采样得到的同步数据的同步头进行检测的步骤包括：

检测同步数据的低两位是否相同，若不相同，则为有效同步头；否则，为无效同步头。

进一步地，一种数据码块同步的装置，包括：数据码块同步单元和滑动控制模块，其中：

滑动控制模块，用于从输入数据中采样同步数据；

数据码块同步单元，用于对滑动控制模块采样得到的同步数据的同步头进行检测，在检测过程中，若检测到的无效同步头的数量未达到阈值，则配置码块同步指示信号为有效，通知解码单元进行解码操作。

进一步地，滑动控制模块包括写控制模块和读控制模块，其中：

写控制模块，用于对输入数据进行位宽转换；

读控制模块，用于通过数据采样窗口从位宽转换后的数据中采样同步数据。

进一步地，写控制模块对输入数据进行位宽转换包括：

设置步进计数器，在该步进计数器的计数值为0时，将输入数据(wdata)保存到向量保存寄存器(holdvect)中，且不输出位宽转换后的数据(dout)，并设置数据有效指示为无效；

在步进计数器的计数值大于0且未达到溢出值时，dout＝{wdata[2k-1:0],holdvect[65-2k:0]}；holdvect中保存的数据为：holdvect[63-2k:0]＝wdata[63:2k]；holdvect[63:64-2k]＝0，其中，k为步进计数器的当前计数值，并设置数据有效指示为有效；

在步进计数器的计数值达到溢出值时，dout＝{wdata[63:0],holdvect[1:0]}，并设置数据有效指示为有效。

进一步地，数据码块同步单元，还用于在检测过程中，若检测到的无效同步头的数量达到阈值，或码块同步指示信号为无效，则调用读控制模块对数据采样窗口进行滑动调整，对滑动调整后的数据采样窗口采样的同步数据的同步头进行检测。

进一步地，读控制模块，还用于对对数据采样窗口进行滑动调整，该滑动调整为将数据采样窗口向位宽转换后的数据的高位滑动，该向位宽转换后的数据的高位滑动的步骤包括：

设置奇偶标志(odd)，将两个时钟周期的dout缓存到输入数据保存寄存器(stage)中，检测odd的取值，该odd的取值在第一值与第二值之间翻转，若该odd取第一值，则将数据采样窗口在stage中的位置向高位滑动一位，并将odd进行翻转。

进一步地，读控制模块，还用于在odd取第二值时，调用写控制模块对dout丢弃holdvect的高两位，并将数据采样窗口在stage中的位置向低位滑动一位，并将odd进行翻转；

写控制模块，还用于在读控制模块调用时，取dout＝{wdata[2k+3:0]，holdvect[61-2k:0]}，其中，k为步进计数器的当前计数值。

综上所述，本发明通过数据码块同步状态机和滑动控制模块，实现从输入的64-bit数据中，同步出66-bit的数据码块，并给出码块锁定指示，实现数据码块同步的功能。

附图说明

图1为现有技术中数据码块同步单元在PCS中的位置示意图；

图2为本实施方式数据码块同步装置的功能框图；

图3为本实施方式数据码块同步状态机所执行功能步骤的流程图；

图4为本实施方式中写控制模块所执行功能步骤的流程图；

图5为本实施方式64-bit数据到66-bit数据转换示意图；

图6为本实施方式的读控制模块所执行功能步骤的流程图。

具体实施方式

下面结合附图对本发明的实施方式进行详细说明。

如图2所示，数据码块同步单元包括：数据码块同步状态机和滑动控制模块，其中，滑动控制模块包括：读控制模块和写控制模块。

数据码块同步单元的输入信号有数据宽度转换单元送来的64-bit数据信号wdata和PMA模块送来的信号有效指示signal_ok，wdata和signal_ok均输入到写控制模块，其中，wdata为数据宽度转换单元通过捕获16-bit的数据转换而成的64-bit数据。

数据码块同步单元的输出信号有66-bit的同步数据rdata、码块同步指示信号block_lock和数据有效指示wen，其中，block_lock在实现数据码块同步后有效，用来告知解码单元数据码块已经锁定，可以进行解码操作。由于读控制模块和写控制模块工作的时钟频率相同，输入的数据wdata的位宽为64-bit，而输出数据rdata的位宽为66-bit，因此，每33个时钟周期输出数据rdata将有一个时钟周期数据无效。wen用来指示当前时钟周期的数据是否为有效数据，用来通知后续的解扰单元和解码单元数据的有效性。wen同时作为数据码块同步单元的内部信号，由写控制模块发送给数据码块同步状态机，用来通知数据码块同步状态机当前数据是否为66-bit的有效数据，以进行当前数据的帧头的有效性检测。

内部信号还包含数据码块同步状态机送给读控制模块的滑动信号slip、读控制模块送给数据码块同步状态机的滑动完毕信号slip_done、读控制模块送给写控制模块的bit丢弃标志drop_flag和写控制模块送给读控制模块的66-bit数据dout。其中，slip表示block_lock无效或者在block_lock已有效但是在一轮的循环检测当中发现不合法的帧头数目大于阈值(如16)时，要实现66-bit的数据采样窗口的滑动，如向高位滑动1位；slip_done表示读控制模块已经完成了对数据采样窗口向高位滑动1位的处理；drop_flag表示读控制模块要求写控制模块丢掉两比特的数据。

数据码块同步状态机的功能是：当wen有效且signal_ok有效时，检测66-bit数据码块rdata的同步头是否为有效同步头，当rdata的低两位，rdata[1]和rdata[0]不相同时，为有效同步头；否则为无效同步头。同时设置一个同步头计数器和一个无效同步头计数器，每检测一个同步头则同步头计数器加一，若为无效同步头，则无效同步头计数器加一。

当检测到的无效同步头数目等于16时，或者block_lock无效时，要进行数据采样窗口的滑动调整，将66-bit的采样数据向高位调整一位，在slip_done有效，即滑动调整结束时，清零两个计数器，开始下一轮检测过程。

当同步头计数器的计数值等于64，即检测了64个数据码块时，若无效同步头计数器的计数值小于16，则block_lock置位，然后清零两个计数器，开始下一轮检测过程。

当同步头计数器的计数值小于64时，且无效同步头计数器数值小于16时，继续本轮的下一次检测过程。

滑动控制模块的功能是：当block_lock无效或者无效同步头计数器的计数值等于16时，进行数据采样窗口的滑动调整，将输入的64-bit的wdata重新整理成66-bit的rdata，位宽仍然保持66-bit。这样数据码块同步状态机就可以利用新的rdata[1:0]来检测同步头是否有效。数据码块同步状态机每次调用滑动控制模块，都实现66-bit的数据采样窗口向高位滑动1位。

其中，写控制模块将输入的64-bit的wdata重新整理成66-bit的dout输出给读控制模块，并给出数据有效指示wen。读控制模块缓存两个时钟周期的写控制模块送来的dout数据，并每当检测到数据码块同步状态机送来的slip信号时，将输出的66-bit的rdata数据向高位滑动一位，并将滑动后的数据送到解扰和解码单元。在滑动调整结束之后，读控制模块将slip_done信号置位，通知数据码块同步状态机滑动调整结束，可以重新检测同步头。

数据码块同步状态机是数据码块同步单元的主要功能部件，其功能是检测rdata的同步头的有效性，当满足同步条件时，置码块同步指示信号block_lock为有效，否则当无效同步头的数量超过阈值时，启动数据采样窗口的滑动调整机制，直至满足同步条件为止。数据码块同步状态机的具体实现方式如图3所示，包括以下步骤：

步骤301：当数据有效指示信号wen有效且signal_ok有效时，进入初始化状态，将同步头计数器sh_cnt和无效同步头计数器invalid_sh_cnt清零，并且将block_lock置为无效；

步骤302：进入同步头检测状态，检测当前66-bit数据rdata的同步头是否有效；若为有效同步头，同步头计数器sh_cnt计数值加1，跳转到步骤303；若为无效同步头，同步头计数器sh_cnt和无效同步头计数器invalid_sh_cnt的计数值均加1，跳转到步骤304；

同步头有效性的判定条件是：若rdata[1]与rdata[0]不同，即两者取异或运算结果为1，则认为是有效同步头，对同步头有效指示sh_valid置位；否则为无效同步头，sh_valid清零。

步骤303：若同步头计数器sh_cnt＝64，且无效同步头计数器invalid_sh_cnt<16，此时满足block_lock的产生条件，置位block_lock，跳转到步骤302；

本实施方式中一个检测过程设置为检测64个同步数据，在同步头计数器sh_cnt＝64，且无效同步头计数器invalid_sh_cnt＝0时，表示在一轮同步头检测中，不存在无效的同步头，置位block_lock。在sh_cnt＝64，0＜invalid_sh_cnt＜16时，表明在block_lock已经锁定的情况下，检测到同步头无效，但无效同步头的数目不至于引起block_lock进入未锁定状态，此时跳转到步骤302，进行下一轮的同步头检测。

若同步头计数器sh_cnt<64，且invalid_sh_cnt<16，则跳转到步骤302，进行本轮的下一次同步头检测。

步骤304：若invalid_sh_cnt等于16，或block_lock信号无效，则跳转到步骤305，进行滑动调整；

步骤305：将slip置位，调用滑动控制模块将66-bit数据采样窗口向高位移动一位，当调整完毕之后，即检测到slip_done有效时，跳转到步骤306；

步骤306：将sh_cnt和invalid_sh_cnt清零，跳转到步骤302，进行下一轮的同步头循环检测；

滑动控制模块的作用是当block_lock无效或者当无效同步头数目等于16时，将66-bit的数据采样窗口进行滑动，丢弃2bit的数据。

由于读控制模块和写控制模块工作的时钟频率相同，输入的数据wdata位宽为64-bit，而输出的数据rdata位宽为66-bit，因此每33个时钟周期输出数据rdata将有一个时钟周期数据无效，写控制模块产生数据有效指示wen，并将64-bit的输入数据wdata重新组合为66-bit的dout，送到读控制模块，如图4所示，写控制模块的具体实施步骤包括：

步骤401，当检测到读控制模块送来的drop_flag时，表明需要将输入的wdata丢弃两个bit，重新整理为66-bit数据输出给读控制模块，跳转到步骤403；若没有检测到drop_flag，则跳转到步骤402；

步骤402，设置步进计数器step，取值范围为0到32，对step增加1，并跳转到步骤404，若step>32，则step清零，跳转到步骤404；

步进计数器的溢出值为32。

step每步进1，就有一拍66-bit的数据dout输出，输出的66-bit数据dout由当前的64-bit输入数据wdata和上一个时钟周期保存的数据holdvect构成。若step步进2，则输出的数据dout将丢弃掉holdvect的高两个bit。

步骤403，step增加2，跳转到步骤404，若step>31，则step清零，执行步骤404；

步骤404，判断当前的step值是否为0，若为0，则跳转到步骤405；若当前step不为0，则跳转到步骤406；

步骤405，将输入的64-bit的wdata保存到holdvect(向量保存寄存器)中，且该时钟周期，不输出数据dout，数据有效指示wen无效；

Holdvect的位宽为64bit，其作用是保存输入的wdata。

步骤406，判断step是否等于32，若step＝32，则跳转到步骤407；否则跳转到步骤408；

步骤407，输出的66-bit数据dout由当前的wdata[63:0]和上一拍holdvect中保存的wdata[63:62]构成，即：dout＝{wdata[63:0],holdvect[1:0]}，且数据有效指示wen置位；

步骤408，输出数据dout为：Dout＝{wdata[2k-1:0],holdvect[65-2k:0]}；holdvect为：holdvect[63-2k:0]＝wdata[63:2k]；holdvect[63:64-2k]＝0，且数据有效指示wen置位，k为step当前值。

图5为上述步骤更直观的表述，图5左侧为holdvect，右侧为dout，每一行对应一个step，每一个step中，dout的低位由上一个时钟周期保存的holdvect赋值，dout的剩余的高位则由当前时钟周期的wdata的低位赋值。同时，将wdata剩余的高位保存到holdvect中，以便下一个时钟周期使用。从图中可以看出，若step增加2，则输出的dout将会丢弃掉holdvect的高两位，剩余bit由当前wdata赋值。

读控制模块的功能是将输入的dout数据缓存两个时钟周期，保存到132比特的stage(输入数据保存寄存器)中，即stage[131:66]＝stage[65:0]，stage[65:0]＝dout，并在数据码块同步状态机每次调用滑动控制模块时，将drop_flag置为有效，实现采样窗口的移位，并在滑动调整完毕后，置位slip_done，通知数据码块同步状态机调整完毕，具体实现步骤如图6所示，包括：

步骤601，设置odd(奇偶标志)，每次调用滑动控制模块时，odd均翻转一次，当odd标志为0时，rdata＝stage[66:1]；当odd标志为1时，rdata＝stage[65:0]；

步骤602，当数据有效，数据码块同步状态机有滑动请求时，检测odd的值，若为odd＝1，跳转到步骤603；否则跳转到步骤608；

步骤603，将odd取反，执行步骤604；

步骤604，无drop_flag标志，写控制模块的步进计数器step＝step+1，执行步骤605；

步骤605，dout由上个节拍保存的holdvect和该节拍的wdata组合而成，即：dout＝{wdata[2k-1:0]，holdvect[65-2k:0]}，k为step当前值，执行步骤606；

步骤606，缓存两个周期的dout，即stage[65:0]＝stage[131:66]，stage[131:66]＝dout，执行步骤607；

步骤607，rdata的取值由stage[65:0]滑动一位到stage[66:1]，从而实现rdata向高位滑动一位的功能，执行步骤613。

步骤608，将odd取反，并置位drop_flag，通知写控制模块丢弃holdvect的高两位，执行步骤609；

步骤609，检测到drop_flag标志，写控制模块的步进计数器step＝step+2，执行步骤610；

步骤610，丢弃holdvect的高两位，缺少的两位由wdata补齐，组合出66-bit的dout，即：dout＝{wdata[2k+3:0]，holdvect[61-2k:0]}，k为step未加2时的值，执行步骤611；

步骤611，缓存两个周期的dout，即stage[65:0]＝stage[131:66]，stage[131:66]＝dout，执行步骤612；

步骤612，rdata的取值由stage[66:1]滑动一位到stage[65:0]，在该步骤由于dout删除了holdvect的高两位，而rdata取值又向stage的低位滑动了一位，这样就实现了rdata取值向高位滑动一位的功能，执行步骤613；

步骤613，置位slip_done，调整完毕。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种数据码块同步的方法，包括：

从输入数据中采样同步数据，对采样得到的同步数据的同步头进行检测，在检测过程中，若检测到的无效同步头的数量未达到阈值，则配置码块同步指示信号为有效，通知解码单元进行解码操作；

所述从输入数据中采样同步数据的步骤包括：

对所述输入数据进行位宽转换，通过数据采样窗口从位宽转换后的数据中采样所述同步数据；

所述对所述输入数据进行位宽转换的步骤包括：

设置步进计数器，在该步进计数器的计数值为0时，将所述输入数据(wdata)保存到向量保存寄存器(holdvect)中，且不输出所述位宽转换后的数据(dout)，并设置数据有效指示为无效。

2.如权利要求1所述的方法，其特征在于，该方法还包括：

在所述步进计数器的计数值大于0且未达到溢出值时，输出所述dout＝{wdata[2k-1:0],holdvect[65-2k:0]}；所述holdvect中保存的数据为：holdvect[63-2k:0]＝wdata[63:2k]；holdvect[63:64-2k]＝0，其中，k为所述步进计数器的当前计数值，并设置所述数据有效指示为有效。

3.如权利要求1所述的方法，其特征在于，该方法还包括：

在所述步进计数器的计数值达到溢出值时，输出所述dout＝{wdata[63:0],holdvect[1:0]}，并设置所述数据有效指示为有效。

4.如权利要求2所述的方法，其特征在于，所述检测过程中，若检测到的无效同步头的数量达到阈值，或所述码块同步指示信号为无效，则对所述数据采样窗口进行滑动调整，对滑动调整后的数据采样窗口采样的同步数据的同步头进行检测。

5.如权利要求4所述的方法，其特征在于，所述滑动调整为将所述数据采样窗口向所述位宽转换后的数据的高位滑动。

6.如权利要求5所述的方法，其特征在于，所述将所述数据采样窗口向所述位宽转换后的数据的高位滑动的步骤包括：

设置奇偶标志(odd)，将两个时钟周期的dout缓存到输入数据保存寄存器(stage)中，检测所述odd的取值，该odd的取值在第一值与第二值之间翻转，若该odd取第一值，则将所述数据采样窗口在所述stage中的位置向高位滑动一位，并翻转所述odd的取值。

7.如权利要求6所述的方法，其特征在于，该方法还包括：

若所述odd取第二值，则对所述dout丢弃holdvect的高两位，所述dout＝{wdata[2k+3:0]，holdvect[61-2k:0]}，其中，k为所述步进计数器的当前计数值，并将所述数据采样窗口在所述stage中的位置向低位滑动一位，并翻转所述odd的取值。

8.如权利要求1所述的方法，其特征在于，所述对采样得到的同步数据的同步头进行检测的步骤包括：

检测所述同步数据的低两位是否相同，若不相同，则为有效同步头；否则，为无效同步头。

9.一种数据码块同步的装置，包括：数据码块同步单元和滑动控制模块，其中：

所述滑动控制模块，用于从输入数据中采样同步数据；

所述数据码块同步单元，用于对所述滑动控制模块采样得到的同步数据的同步头进行检测，在检测过程中，若检测到的无效同步头的数量未达到阈值，则配置码块同步指示信号为有效，通知解码单元进行解码操作；

所述滑动控制模块包括写控制模块和读控制模块，其中：

所述写控制模块，用于对所述输入数据进行位宽转换；

所述读控制模块，用于通过数据采样窗口从位宽转换后的数据中采样所述同步数据；

所述写控制模块对所述输入数据进行位宽转换包括：

设置步进计数器，在该步进计数器的计数值为0时，将所述输入数据(wdata)保存到向量保存寄存器(holdvect)中，且不输出所述位宽转换后的数据(dout)，并设置数据有效指示为无效。

10.如权利要求9所述的装置，其特征在于，所述写控制模块对所述输入数据进行位宽转换还包括：

在所述步进计数器的计数值大于0且未达到溢出值时，所述dout＝{wdata[2k-1:0],holdvect[65-2k:0]}；所述holdvect中保存的数据为：holdvect[63-2k:0]＝wdata[63:2k]；holdvect[63:64-2k]＝0，其中，k为所述步进计数器的当前计数值，并设置所述数据有效指示为有效；

在所述步进计数器的计数值达到溢出值时，所述dout＝{wdata[63:0],holdvect[1:0]}，并设置所述数据有效指示为有效。

11.如权利要求9所述的装置，其特征在于：

所述数据码块同步单元，还用于在所述检测过程中，若检测到的无效同步头的数量达到阈值，或所述码块同步指示信号为无效，则调用所述读控制模块对所述数据采样窗口进行滑动调整，对滑动调整后的数据采样窗口采样的同步数据的同步头进行检测。

12.如权利要求11所述的装置，其特征在于：

所述读控制模块，还用于对所述数据采样窗口进行滑动调整，该滑动调整为将所述数据采样窗口向所述位宽转换后的数据的高位滑动，该向所述位宽转换后的数据的高位滑动的步骤包括：

设置奇偶标志(odd)，将两个时钟周期的dout缓存到输入数据保存寄存器(stage)中，检测所述odd的取值，该odd的取值在第一值与第二值之间翻转，若该odd取第一值，则将所述数据采样窗口在所述stage中的位置向高位滑动一位，并将所述odd进行翻转。

13.如权利要求12所述的装置，其特征在于：

所述读控制模块，还用于在所述odd取第二值时，调用所述写控制模块对所述dout丢弃holdvect的高两位，并将所述数据采样窗口在所述stage中的位置向低位滑动一位，并将所述odd进行翻转；

所述写控制模块，还用于在所述读控制模块调用时，取所述dout＝{wdata[2k+3:0]，holdvect[61-2k:0]}，其中，k为所述步进计数器的当前计数值。