CN1653769A - 对准和抗扭斜设备、系统和方法 - Google Patents

Abstract

公开了一种用于对准在一个数据链路中多个数据巷道上接收的数据的设备、系统和方法。为多个数据巷道中的每一个产生一个或多个对准矢量，每个对准矢量代表对准字符在数据巷道的相关的一个中的位置。对于每个数据巷道，使多个对准矢量与一个公用的对准窗口关联的一个或多个对准窗口相关联。对于每个数据巷道选择一个对准位置。

Description

对准和抗扭斜设备、系统和方法

技术领域

这里公开的主题涉及数据通信。具体来说，这里公开的主题涉及在数据链路中的数据通信。

背景技术

与在光传输媒介(如10和40吉位以太网、或者同步光学网络/同步数字分层结构(SONET/SDH))上的高速通信有关的数据传输标准已经带来了在使用这些标准的系统中各个部件或模块之间进行高速通信的需要。例如，IEEE P802.3ae定义了一个10吉位附件单元接口(XAUI)，以便通过数据链路在10千赫兹媒介的独立接口(XGMII)之间传输数据。还有，光网互联论坛(OIF)在用于不同数据速率的层面SPI-1到SPI-5定义了系统分组接口(SPI)。

串行链路在一般情况下在源和目的地之间耦合的多个并行数据巷道(data lane)中的每一个上传送编码的符号。在一般情况下，要对在目的地从每个数据巷道接收的符号进行解码，以提供要与从另外的数据巷道接收的解码数据组合的那些位。由于数据链路的物理特性所致，从数据巷道接收的数据可能发生在时间上对不准或扭斜(skewed)。因此，在组合之前，在一般情况下，要重新对准从数据巷道接收的符号或解码的数据，或者叫抗扭斜(deskewed)。通常，将对准的字符符号插入数据巷道中，以使在目的地的数据巷道对准，如在IEEE标准802.3-2000，第36条所述的。

附图说明

现在参照附图描述本发明的非限制性的和不可穷尽的实施例，其中除非另有规定，在各个附图中相同的标号指的是相同的部件。

图1A表示按照本发明的一个实施例在数据巷道中两点之间发送数据的系统；

图1B表示按照本发明的可替换的实施例在数据巷道中两点之间发送数据的系统；

图2表示按照本发明的一个实施例在数据链路的目的地接收部分；

图3表示按照如图2所示的接收部分的一个实施例的对准和抗扭斜部分；

图4表示按照如图4所示的对准和抗扭斜部分的一个实施例的对准搜索电路；

图5表示按照如图4所示的对准搜索电路的一个实施例的有限状态机的状态的状态示意图；

图6表示按照如图4所示的对准和抗扭斜部分的一个实施例的对准排序电路(alignment sort circuit)；

图7表示按照如图6所示的对准排序电路的一个实施例的用于选择数据巷道的对准的选择电路。

具体实施方式

在整个说明书中所述的“一个实施例”意指：在本发明的至少一个实施例中包括结合这个实施例描述的特定的特征、结构、或特性。这样，在这个说明书中各处出现的术语“在一个实施例中”或“一个实施例”不必全指的是同一个实施例。进而，在一个或多个实施例中可以组合各个特定的特征、结构、或特性。

这里所述的“机器可读”指令指的是可被一个或多个机器理解的用于实现一个或多个逻辑操作的表示。例如，机器可读指令可以包括可由处理器编译程序解释的、用于执行一个或多个操作或者一个或多个数据目标的那些指令。然而，这只是机器可读指令的一个例子，本发明的实施例在这方面没有限制。

这里所述的“机器可读介质”指的是能够维持可由一个或多个机器感知的表示的介质。例如，机器可读介质可包括一个或多个存储设备，用于存储机器可读指令。这样的存储设备可包括任何类型的存储介质，例如包括光的、磁的、或半导体的存储介质。然而，这些只是机器可读介质的例子，本发明在这方面没有限制。

这里所述的“逻辑部分”指的是用于执行一个或多个逻辑运算的结构。例如，逻辑部分可以包括根据一个或多个输入信号提供一个或多个输出信号的电路。这样的电路可以包括用于接收数字输入并提供数字输出的有限状态机，或者用于响应一个或多个模拟输入信号提供一个或多个模拟输出信号的电路。在专用集成电路(ASIC)或，现场可编程门阵列(FPGA)中，就可以提供这样的电路。还有，逻辑部分还可以包括存储在存储器内的机器可读指令，它们与处理电路组合可以执行这样的机器可读指令。然而，这些只是可提供逻辑部分的结构的一些例子，本发明的实施例不局限于此。

这里所述的“数据链路”指的是在设备之间发送数据的电路。一个数据链路在两个设备之间可以提供点到点的通信，或者是单向的或者是双向的。然而，这只是数据链路的一个例子，本发明的实施例不局限于此。

一个数据链路可以包括多个数据巷道，每个数据巷道都与其它数据巷道独立地从源到目的地发送数据。在数据链路中的每个数据巷道都可在传输介质中发送符号，这些符号在目的地解码成数据比特。然后可以组合来自数据巷道的经过解码的比特。然而，这只是可在数据链路中用于发送数据的数据巷道的一个例子，本发明的实施例在不局限于此。

在一个串行数据链路的目的地，可将从一个数据巷道接收的数据或符号分割成有预定长度的“时间段”。例如，可将从一个数据巷道接收的数据符号解码成要在并行接口的数据循环上提供的作为各个时间段的那些比特。还有，可将在这样的并行接口上提供的来自解码的符号的那些比特进一步分割成附加的时间段。然而，这只是如何将从一个数据巷道接收的数据分割成时间段的一些例子，本发明的实施例不局限于此。

这里所述的“对准字符”指的是在一个数据巷道中发送的字符当中插入一个字符，以便对在另外的数据巷道中发送的符号提供时间对准基准。例如，一个目的地可能接收一个数据链路的多个数据巷道，其中在每个数据巷道中发送的符号中周期性地插入一个对准字符。如果来自这些数据巷道的数据在时间上发生扭斜，则目的地可以按照插入的对准字符对准来自数据巷道的数据。然而，这只是对准字符的一个例子，本发明的实施例不局限于此。

这里所述的“对准矢量”指的是表示在一个数据巷道中发送的符号的一个片断内对准字符的位置的信息。例如，对准矢量可以指示在符号片断内哪个符号包括对准字符。对准矢量还可以表示从一个数据巷道内发送的符号的解码片断产生的比特流中对准字符的位置。然而，这只是对准矢量的例子，本发明的实施例在这方面不受限制。

这里所述的“对准位置”指的是来自一个数据巷道的数据相对于至少一个另外的数据巷道中的数据的瞬时取向。例如，一个串行数据链路可以在多个时间上相互扭斜的数据巷道中发送数据。对于一个或多个扭斜的数据巷道，可以选择一个对准位置，以便在时间上对准数据巷道。然而，这只是对准位置的一个例子，本发明的实施例在这方面不受限制。

这里所述的“对准窗口”指的是数据链路的每个数据巷道的对准字符可被检测或定位的时间范围。例如，可以在一个“公共的对准窗口”检测或定位对应的数据巷道的对准字符，以便可以选择每个数据巷道的对准位置。然而，这只是对准窗口的例子，本发明的实施例在这方面不受限制。

简单地说，本发明的实施例涉及用于对准在一个数据链路内多个数据巷道上接收的数据的设备、系统、和方法。对于多个数据巷道中的每个数据巷道都要产生一个或多个对准矢量，这里，每个对准矢量都代表相关的一个数据巷道中的一个对准字符的位置。对于每个数据巷道，多个对准矢量可能与一个或多个与这个数据巷道有关的对准窗口相关联。如果数据巷道的对准矢量与一个公共的对准窗口相关联，就可以为每个数据巷道选择一个对准位置。然而，这只是的一个举例的实施例，本发明的实施例在这方面不受限制。

图1A表示按照本发明一个实施例在数据巷道内的两个点之间发送数据的系统10。数据发送器12可通过一个媒体相关接口(MDI)22向传输媒体发送数据或者从传输媒体接收数据。例如，按照IEEE标准802.3ac第48-51条，数据发送器12可以包括：物理媒体附件(PMA)部分和物理介质相关(PMD)部分、和物理编码子层(PCS)部分，以便与光传输介质通信。

系统10还可以包括一个媒体访问控制(MAC)设备14，以便通过媒体独立接口(MII)与数据发送器12通信，所说的媒体独立接口例如有按照IEEE802.3ac第46条形成的10吉位媒体独立接口(XGMII)20。媒体访问控制设备14还可以耦合到几种类型的输入/输出系统中的任何一个上，例如耦合到多路复用数据总线或交换结构上。然而，这些只是媒体访问控制设备如何与通信平台集成的实例，本发明的实施例在这方面不受限制。

媒体访问控制设备14和数据发送器12可以通过一个串行数据链路耦合到数据发送器12，串行数据链路例如是按照IEEE802.3ac第47条形成的10吉位附件单元接口(XAUI)16。10吉位附件单元接口16可以包括第一和第二10吉位媒体独立接口扩展器子层(XGXS)电路18。第一和第二XGXS电路18可通过在底板结构中最大扩展到约50cm的接线轨迹(traces)耦合到一个印刷电路板上。然而，这只是媒体访问控制设备在数据链路上如何耦合到数据收发器上的一个例子，本发明的实施例在这方面不受限制。

在所示的实施例中，XGXS电路18可以在多个数据巷道中穿过XAUI16发送数据，这里的每个数据巷道都在一个特定的方向发送数据，或者朝向数据收发器12或者离开数据收发器12。在所示的实施例中，可以重新组合在一个时间周期内在不同的数据巷道中向XGXS电路18发送的数据。因此，XGXS电路18能够抵抗在不同的数据巷道中发送的数据的歪斜，从而可以维持在不同的数据巷道上接收的数据的正确对准。

图1B表示按照本发明的可替换实施例的、在各个数据巷道中的两点之间发送数据的系统30。物理层设备36可以通过并串/串并变换器(SERDES)38和光收发器40向光传输媒体(未示出)发送数据或者从光传输媒体(未示出)接收数据。物理层设备可以包括一个成帧器(未示出)和前向误差校正逻辑部分(未示出)，以便按照“异步传送模式”(ATM)或SONET/SDH通信系统提供的几种格式中的任何一个格式发送或接收数据。然而，这些只是由成帧器和前向误差校正逻辑部分支持的通信系统的一些例子，本发明的实施例在这方面不受限制。SERDES38和物理层设备36可以通过SERDES成帧器接口(SFT)发送数据。

物理层设备36可以通过由“光学网互联论坛(OIF)”定义的“系统分组接口(SPI)”34通过底板上耦合到链路层设备32。链路层设备32可以耦合到在通信平台(如交换结构或多路复用总线)内的几个输入/输出系统中的任何一个上。链路层设备32还可以包括分组转发逻辑部分，如网络处理元件或分组分类ASIC。

SPI34包括多个数据巷道以便在链路层设备32和物理层设备36之间的每个方向发送数据。在所示的实施例中，可以重新组合通过SPI34发送的数据。因此，SPI34的目的地端能够抵抗在不同数据巷道上发送的数据的歪斜，维持在不同的数据巷道上接收的数据的正确对准。

图2表示按照如图1A所示的系统10的实施例或者按照图1B所示的系统30耦合到一个数据链路的目的地设备的接收部分，用于抵抗在不同的数据巷道上接收的数据的歪斜。接收器52可以在一个串行链路的4个数据巷道上接收编码数据(如按符号编码的)，这里的每个数据巷道是在4个差分对56中的对应的一个差分对上发送的。接收器52例如可以包括：符号解码器、串并变换器、同步单元、和位对准单元。在4个差分对中的每一个差分对上的数据包括周期对准字符，表示在一个数据巷道上接收的数据相对于在另外3个数据巷道中的任何一个数据巷道上接收的数据的对准状态。

接收器52可以解码在差分对上的信号，以便为4个数据巷道中的每个数据巷道提供同步时钟的并行比特，并且提供一个lane_sync_status比特，以保证数据循环上正确的比特层面的对准状态。可以按照本领域的普通技术人员公知的8b/10b编码方案对于在差分对56上接收的数据进行编码。因此，接收器52可以使用解码8b/10b解码方案解码来自解码各差分对上的符号。在当前所示的这个实施例中，在数据循环上为每个数据巷道提供40个并行比特的一个时间段。这40个比特的时间段可以包括32个数据比特、4个控制比特、和组成一个对准窗口的4个比特。对准和抗扭斜部分54接收每个数据巷道输出的40个并行比特，并且提供由32个数据比特和4个控制比特构成的对应的输出。

对准矢量包括4个对准标志，每个对准标志包括与一个时间段的一部分对应的一个比特。在对准矢量中的一个位置的“1”，表示在40个并行数据比特的对应部分内(如10比特)存在对准字符；“0”表示在对应部分内不存在对准字符。然而，这只是对准矢量如何能够包括代表对准字符在数据巷道内的位置的信息的一个例子，本发明的实施例在这方面不受限制。

图3表示按照图2所示的接收部分的一个实施例的对准和抗扭斜部分100。抗扭斜控制部分104通过评估一个信号enable_deskew可以启动一个对准搜索过程。对于每个数据巷道，对应的对准排序部分106在每个数据循环接收40个比特的并行数据输入xg_tx_dca_x_8b，并且提供对应的输出xg_tx_dc_ad。每个对准排序部分106都考察一个4比特的字段，这个字段对于要向对准搜索部分102提供的3个连续的数据循环(t，t-1，和t-2)包括一个4比特的对准矢量A_flag。相应地，对准搜索部分102可以向每个对准排序部分106提供对准选择信号sel_reg以提示对于相应输出xg_tx_dc_ad的对准位置。响应于对应的对准选择信号sel_reg，每个对准排序部分106可为一个数据巷道提供36比特的输出xg_tx_dc_ad，这个输出与来自另外的数据巷道的另一个对准排序部分106的数据输出对准，并且还要提供一个4比特的对准矢量A_flag。

图4表示按照如图3所示的对准搜索部分102的一个实施例的对准搜索电路150。在响应用于数据巷道的一个稳定的“句号”字符检测时，接收器52可以为每个数据巷道设定一个信号lane_sync_status以提示在解码器位电平。一个与门156从接收器52为每个数据巷道接收link_sync_status信号，并且向对准搜索有限状态机(FSM)154提供组合的结果。

对准搜索电路150还为每个数据巷道提供对准选择信号sel_reg158。对于每个数据巷道，对准搜索电路150确定4个80比特的重叠对准窗口，每个对准窗口都跨接在两个或多个40比特的时间段上。对于每个对准窗口，或门162接收对准矢量A_flag在数据循环时间t、t-1、或t-2的那些部分。在当前所示的这个实施例中，在每个数据循环时间，在数据巷道上的对准和抗歪斜部分54上，提供数据xg_tx_dca_x_8b的40比特时间段。在对准矢量A_flag的4个对准标志(表示为a、b、c、d)中的每个对准标志，用于识别在到一个数据巷道的输入xg_tx_dca_x_8b的一个对应的10比特的段中存在(表示为“1”)或者不存在(表示为“0”)对准字符。因此，4个窗口占据12个10比特的间隔，这里，相邻的窗口重叠70比特。

每个或门162从对准矢量A_flag检测在对应的窗口内对准字符的存在。多个与门152中的每一个在和与门152相关的特定窗口从每个数据巷道接收或门162的输出。在4个数据巷道中的每一个数据巷道的对应的80比特对准窗口中，每个与门152检测对准字符的存在。对准搜索FSM154从或门164接收在至少一个公用的80比特对准窗口上检测每个数据巷道的对准字符的指示。

每个或门162都将它的输入(即，时间移动的对准矢量A_flag的那些部分)转发给一个多路复用器168。在一个数据巷道中连续的对准字符的最小间隔(例如，16个非对准字符的间隔的最小值，如当前所述的实施例所表示的)作为“一个正在工作的(one hot)”8比特的字可以向或门162提供输入，这里，单个设定的比特表示一个对准字符的检测部分。如果对于每个数据巷道在对准窗口中检测到一个对准字符，则对应于这个对准窗口的与门152将使每个数据巷道的多路复用器168输出对应的一个正在工作的8比特矢量，以此作为对应于这个数据巷道的对准选择矢量sel_reg158。

图5表示的是一个状态图，说明按照图4所示的对准搜索电路150的一个实施例的对准搜索FSM154的状态。当评估aline_valid信号的时候，deskew_control部分104可开始观察从链路接收的数据，并且当终止评估aline_valid信号的时候，中止观察数据。Alinesearch FSM 154或者是锁定状态204或者是搜索状态202。在响应与门156的synch_status输出变低或者enable_deskew信号正在由抗扭斜允许电路104评估的时候，aline search FSM 154可以过渡到搜索状态202。当在搜索状态202，aline search FSM 154可使aline_valid信号变低，同时建立信号A_SORT_EN(当FSM 154处大搜索状态，允许寄存器写入sel_0..3_reg)。当在锁定状态204时，可以终止评估A_SORT_EN，并且在寄存器sel_0..3_reg中存储最后8位的值。

aline search FSM 154在响应来自门56的synch_status的建立和来自或门164的CHECK_0K的建立时过渡到锁定状态204，CHECK_0K表示在每个数据巷道的公共窗口内检测对准字符。当在锁定状态204时，Aline search FSM 154可评估信号aline_valid和终止评估A_SORT_EN。

图6表示按照图3所示的对准排序部分106的一个实施例的对准排序电路220。在所示的实施例中，每个数据巷道都与对准排序电路220相关联，以便在响应由对准搜索部分102产生的对应的对准选择矢量258时可提供对准的数据。在所示的实施例中，可以根据一个正在工作的对准选择矢量sel_reg从40个相邻的比特的8个可能的选择中的任何一个选择，提供一个40比特的对准的输出226。

在每个数据循环，对准排序电路220接收40比特时间段的4个10比特部分xg_tx_dea_0x_8b。将40比特输入232中的30比特转发组多路复用器222。延迟寄存器228和236还在随后的数据循环上提供延迟版本的40比特输入，从而使多路复用器222可接收在横跨3个时间段的数据巷道上接收的数据的11个连续的10比特部分。然后，多路复用器222选择4个连续的10比特部分，以此作为在响应sel_reg时的对准的输出226。可以从每个10比特输入xg_tx_dea_0x_8b中的固定比特位置提供用于每个对准矢量230的比特。

图7表示按照图6所示的对准排序电路220中多路复用器222的一个实施例的选择数据巷道的对准的一个选择电路280。在所示的实施例中，可以在对准排序电路220中复制出或立即产生出所说的选择电路280共计40次，从而使选择电路280的每次复制或立即产生都能提供对准的40比特输出226的一个比特DOUT[i]。提供一个正在工作的选择矢量sel_reg的每一个比特，以此作为到对应的与门的第一个输入，而到与门的第二个输入是来自到选择寄存器222的110比特输入的一个比特。以10比特的偏移提供到与门的第二个输入，从而使输出284提供与sel_reg的“正在工作的”比特相关联的输出226中的40个比特中的一个比特。

虽然已经表示并且描述了在当前被认为是本发明的典型实施例，然而，本领域的普通技术人员应该理解，在不偏离本发明的真正范围的条件下，可以进行各种其它的改进，可以用等效物替换。此外，对于本发明的教导，可以进行许多改进以适应特定的情况，而不偏离这里描述的本发明的中心构思。因此期望，本发明不限于这里公开的特定实施例，本发明可以包括落在所附的权利要求书的范围内的所有的

实施例。

Claims (27)

1.一种方法，包括：

为多个数据巷道中的每一个产生一个或多个对准矢量，每个对准矢量都包括代表对准字符在相关的一个数据巷道中的位置的信息；

对于每个数据巷道，关联从所说数据巷道产生的多个对准矢量，以识别与所说数据巷道有关的一个或多个对准窗口；

关联与所说的数据巷道有关的对应的对准窗口，以检测一个公用的对准窗口；

响应公用对准窗口的检测，从每个数据巷道的多个对准位置中确定一个对准位置。

2.权利要求1的方法，其中所说的方法进一步还包括：

将来自每个数据巷道的数据分段成包括固定数目比特的多个时间段；

对于每个数据巷道的每个时间段都产生一个对准矢量；

根据从所说的数据巷道产生的多个对准矢量，从多个重叠的对准窗口中选择用于每个数据巷道的对准窗口。

3.权利要求2的方法，其中：对准矢量包括多个比特，每个比特都代表在与对准矢量有关的时间段的一部分中对准字符的存在或不存在。

4.权利要求2的方法，其中：每个对准窗口横跨由至少两个时间段的部分。

5.权利要求1的方法，所说的方法进一步还包括：在响应公用的对准窗口不存在时，复位搜索过程。

6.用于抵抗数据巷道扭斜的设备，包括：

对准搜索电路，用于关联每个数据巷道的多个对准矢量，以识别与所说数据巷道有关的一个或多个对准矢量，每个对准矢量包括代表在相关的一个数据巷道中对准字符的位置的信息，并且用于在与对应的数据巷道有关的对准窗口中检测一个公用的对准窗口；

对准排序电路，响应公用的对准窗口的检测，从多个对准位置中为每个数据巷道确定一个对准位置。

7.权利要求6的设备，其中的对准搜索电路包括：

将来自每个数据巷道的数据分段成包括固定数目比特的时间段的逻辑部分；

根据从数据巷道产生的多个对准矢量，从多个重叠的对准窗口中为每个数据巷道选择一个对准窗口的逻辑部分。

8.权利要求7的设备，其中：对准排序电路包括为每个数据巷道的每个时间段产生对准矢量的逻辑部分。

9.权利要求8的设备，其中：对准矢量包括多个比特，每个比特代表在与对准矢量有关的时间段的一部分当中对准字符的存在或不存在。

10.权利要求8的设备，其中：每个对准窗口横跨至少两个时间段的部分。

11.权利要求6的设备，其中：对准搜索电路进一步还包括：响应公用的对准窗口不存在来复位搜索过程的逻辑部分。

12.一种系统，包括：

第一扩展子层电路，第一扩展子层电路耦合到MII以产生多个数据巷道；和

第二扩展子层电路，第二扩展子层电路包括：

解码器电路，为每一个数据巷道产生一个或多个对准矢量，每个对准矢量都包括代表在相关的一个数据巷道中对准字符的位置的信息；

对准搜索电路，用于关联每个数据巷道的多个对准矢量，以识别与数据巷道相关的一个或多个对准窗口，并且用于在与对应的数据巷道相关的对准窗口中检测一个公用的对准窗口；

对准排序电路，在响应检测公用对准窗口时，为每个数据巷道从多个对准位置中确定一个对准位置。

13.权利要求12的系统，所说的系统进一步还包括：耦合到MII的媒体访问控制器。

14.权利要求13的系统，其中所说的系统进一步还包括：耦合到媒体访问控制器的一个交换结构。

15.权利要求13的系统，其中所说的系统进一步还包括：耦合到媒体访问控制器的一个多路复用数据总线。

16.权利要求12的系统，其中所说的系统进一步还包括：通过物理编码子层电路耦合到第二扩展子层电路的光传输介质。

17.权利要求12的系统，其中对准搜索电路包括：

将来自每个数据巷道的数据分段成包括固定数目比特的时间段的逻辑部分；

根据从数据巷道产生的多个对准矢量，从多个重叠的对准窗口中为每个数据巷道选择一个对准窗口的逻辑部分。

18.权利要求17的系统，其中：对准排序电路包括为每个数据巷道的每个时间段产生对准矢量的逻辑部分。

19.权利要求18的系统，其中：对准矢量包括多个比特，每个比特代表在与对准矢量有关的时间段的一部分当中对准字符的存在或不存在。

20.权利要求18的设备，其中：每个对准窗口横跨至少两个时间段的部分。

21.权利要求12的系统，其中：对准搜索电路进一步还包括：在响应公用的对准窗口不存在时用于复位搜索过程的逻辑部分。

22.一种系统，包括：

一个链路层设备；和

一个物理层设备，物理层设备通过包括多个数据巷道的系统分组接口(SPI)耦合到链路层设备，所说物理层设备包括：

对准搜索电路，用于关联每个数据巷道的多个对准矢量，以识别与数据巷道相关的一个或多个对准窗口，并且用于在与对应的数据巷道相关的对准窗口中检测一个公用的对准窗口；

对准排序电路，在响应检测所述公用对准窗口时，为每个数据巷道从多个对准位置中确定一个对准位置。

23.权利要求22的系统，其中：物理层设备进一步还包括一个成帧器。

24.权利要求23的系统，其中：物理层设备进一步还包括耦合到成帧器的一个并串/串并变换器。

25.权利要求24的系统，其中：物理层设备进一步还包括耦合到并串/串并变换器的一个光收发器。

26.权利要求22的系统，其中所说系统进一步还包括：耦合到链路层设备的一个交换结构。

27.权利要求22的系统，其中所说系统进一步还包括：耦合到链路层设备的一个多路复用数据总线。

Images