CN108650047A - 一种串行数据接收实时同步监测电路及监测方法 - Google Patents

一种串行数据接收实时同步监测电路及监测方法 Download PDF

Info

Publication number
CN108650047A
CN108650047A CN201711482287.6A CN201711482287A CN108650047A CN 108650047 A CN108650047 A CN 108650047A CN 201711482287 A CN201711482287 A CN 201711482287A CN 108650047 A CN108650047 A CN 108650047A
Authority
CN
China
Prior art keywords
data
output
module
unit
synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711482287.6A
Other languages
English (en)
Other versions
CN108650047B (zh
Inventor
徐静娴
郭楹
牛世琪
张涛
张竟飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201711482287.6A priority Critical patent/CN108650047B/zh
Publication of CN108650047A publication Critical patent/CN108650047A/zh
Application granted granted Critical
Publication of CN108650047B publication Critical patent/CN108650047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种串行数据接收实时同步监测电路及监测方法。串行数据接收实时同步监测电路包括串行数据帧的边界识别,数据帧的同步确认,数据帧同步的实时监测。通过移位比对串行数据与同步字的一致性来确认数据帧的起始,再经过三次反复监测到相同的同步字来确认数据帧边界的正确性完成同步,最后进入数据接收同步监测模块,通过实时比对数据查找表监测同步状态,建立一套监测机制,确保输出正确的并行数据给解码器。

Description

一种串行数据接收实时同步监测电路及监测方法
技术领域
本发明涉及一种串行数据接收实时同步监测电路及监测方法,为数据解码提供正确的数据帧序列,属于数据监测技术领域。
背景技术
串行数据传输在高速数据交换中起着越来越重要的作用。串行数据在发送端经过编码和并串转换后是按比特乱序出现在信道上的,而接收端开始的时刻是任意的,串行接收的第一比特可能是并行数据的任意比特位置,判断数据起始帧的位置,组成正确的并行数据送往解码器,对5B/4B、10B/8B、66B/64B等串行数据解码都是非常重要的。
一般方法中,只要识别出一个数据边界就以此为标准输出后续的并行数据给解码器,但实际传输中,串行数据在发送接收过程中会出现受到多种信道噪声干扰、数据通道之间的串扰、数据丢失等情况如果只进行一次边界识别,一旦出现边界错误,解码器在解码过程中将无法识别,解码结果错误,造成整个接收数据的误码率很高。因此,多次确认数据边界的正确性和实时监测数据帧的有效性显得尤为重要。
发明内容
本申请提供一种串行数据接收实时同步监测的方法,能够对高速串行数据进行边界同步,并确保送入解码器的并行数据都是正确且有效的。
本发明的技术方案如下:
提供一种串行数据接收实时同步监测装置,包括串并转换模块,边界检测模块,同步保护模块、同步监测模块以及控制模块;
串并转换模块接收2K位串行数据并转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出,其中K为同步字的位数;
边界检测模块在控制模块的控制下进行边界识别或选择K组并行数据输出数据;
同步保护模块在控制模块的控制下接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果判断数据无效则输出无效信号至控制模块,如果判断数据有效则输出同步信号至控制模块;
同步监测模块接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果出现无效数据则停止将并行数据输出至解码器,并进行同步校正,同步校正重复多次有效性判定,如果均认为无效数据,则输出无效信号至控制模块;
控制模块在初始阶段或接收到无效信号后,控制边界检测模块进行边界识别;边界检测模块完成边界识别后,控制边界检测模块停止边界识别进行选择输出,控制同步保护模块开始同步确认;接收到同步保护模块发送的同步信号后,控制同步保护模块不再接收并行数据,同步监测模块接收并行数据,进行同步监测。
优选的,边界检测模块接收串并转换模块输出的K组并行数据;在控制模块的控制下进行边界识别,将K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置,并发送给控制模块;在不进行边界识别时,接收串并转换模块输出的K组并行数据,选择第i组并行数据输出。
优选的,同步保护模块包括查表模块、第一同步保护单元、第二同步保护单元、第三同步保护单元和数据发送单元;查表模块接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果无效,则控制数据发送单元输出数据无效信号至控制模块,如果有效,则控制第一同步保护单元接收数据;第一同步保护单元接收有效数据后与同步字对比,如果一致,则控制第二同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第二同步保护单元接收有效数据后与同步字对比,如果一致,则控制第三同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第三同步保护单元接收有效数据后与同步字对比,如果一致,则控制数据发送单元输出同步信号至控制模块,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较。
优选的,同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元、第二同步校正单元、第三同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至解码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制第二同步校正单元接收输出监控单元输出的并行数据;第二同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第一同步校正单元接收监控单元输出的并行数据,第二同步校正单元不再接收,如果判断数据无效,则控制第三同步校正单元接收输出监控单元输出的并行数据;第三同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第二同步校正单元接收监控单元输出的并行数据,第三同步校正单元不再接收,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
优选的,同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元、第二同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至编码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制第二同步校正单元接收输出监控单元输出的并行数据;第二同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第一同步校正单元接收监控单元输出的并行数据,第二同步校正单元不再接收,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
优选的,同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至编码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
优选的,m为4。
同时提供一种串行数据接收实时同步监测的方法,包括如下步骤:
(1)接收串行数据进行串并转换;
(2)串并转换后的数据进行数据边界识别;
(3)进行边界识别后的数据进行查表,判断数据有效性,如果数据无效则返回步骤(2);如果数据有效则对有效数据与同步字多次进行比对,如果均正确认为边界识别正确,如果不正确则继续等待有效数据与同步字进行比对;
(4)将并行数据输出至解码器,并监测输出数据,如果出现无效数据,则停止输出数据至解码器,进入步骤(5);
(5)开始第一同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(6),如果监测到m个连接有效数据则返回步骤(4);
(6)开始第二同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(7),如果监测到m个连接有效数据则返回步骤(5);
(7)开始第三同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则返回步骤(2),如果监测到m个连接有效数据则返回步骤(6)。
优选的,步骤(1)中接收2K位串行数据并转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出,其中K为同步字的位数。
优选的,步骤(2)中进行串并转换后的数据进行数据边界识别的具体方法为:接收串并转换模块输出的K组并行数据;将K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置。
本发明相对于现有技术的优点:
(1)本发明针对高速串行数据,容易出现边界检测错误,设置了三次同步确认,保证了同步的正确性,一旦边界发生错误,能够及时发现并重新确立边界。
(2)本发明识别速度快,应用于高速串行数据编解码,确保高速串行数据传输的正确性。
(3)本发明通过多次同步保护,保证边界检测的正确性,同时能够避免信道干扰引起的接收数据乱码、丢失所造成的边界检测错误。
附图说明
图1为串行数据接收实时同步监测实现框图;
图2为串行数据接收实时同步监测过程状态机;
图3为串行数据边界检测的实现示意图。
具体实施方式
一种串行数据接收实时同步监测装置,包括串并转换模块,边界检测模块,同步保护模块、同步监测模块以及控制模块,结合图1,各模块功能如下:
串并转换模块由移位寄存器构成,接收输入的高速串行数据2K位(K为同步字的位数)转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出。
边界检测模块接收串并转换模块输出的K组并行数据;在控制模块的控制下进行边界识别,K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置,并发送给控制模块;在不进行边界识别时,接收串并转换模块输出的K组并行数据,选择第i组并行数据输出。
同步保护模块在控制模块的控制下进行同步确认,包括查表模块、第一同步保护单元、第二同步保护单元、第三同步保护单元和数据发送单元;查表模块接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果无效,则控制数据发送单元输出数据无效信号至控制模块,如果有效,则控制第一同步保护单元接收数据;第一同步保护单元接收有效数据后与同步字对比,如果一致,则控制第二同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第二同步保护单元接收有效数据后与同步字对比,如果一致,则控制第三同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第三同步保护单元接收有效数据后与同步字对比,如果一致,则控制数据发送单元输出同步信号至控制模块,如果不一致,则控制数据发送单元输出数据无效信号至控制模块。
同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元、第二同步校正单元、第三同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至解码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接4个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制第二同步校正单元接收输出监控单元输出的并行数据;第二同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接4个数据有效,则控制第一同步校正单元接收监控单元输出的并行数据,第二同步校正单元不再接收,如果判断数据无效,则控制第三同步校正单元接收输出监控单元输出的并行数据;第三同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接4个数据有效,则控制第二同步校正单元接收监控单元输出的并行数据,第三同步校正单元不再接收,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
控制模块在初始阶段或接收到无效信号后,控制边界检测模块进行边界识别;接收到边界检测模块发送的标记数据最高位的位置后,控制边界检测模块停止边界识别进行选择输出,控制同步保护模块开始同步确认;接收到同步保护模块发送的同步信号后,控制同步保护模块不再接收并行数据,同步监测模块接收并行数据,进行同步监测。
一种串行数据接收实时同步监测的方法,包括如下步骤:
(1)接收串行数据进行串并转换;接收2K位串行数据并转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出,其中K为同步字的位数。共需2K个寄存器,采用移位寄存方式每移位1位数据取新的K位数据与同步字比对,一次需预存2K-1比特数据,分别存储在两个K位的移位寄存器中进行并行数据拼接,一次同时进行N个N位并行数据与同步字的比对,提高效率。
(2)串并转换后的数据进行数据边界识别,获取正确的并行数据边界;接收串并转换模块输出的K组并行数据;将K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置。本申请的同步方法采用的同步数据是与系统发送接收使用的编解码算法相一致的K位同步字,而不是其中几位有效字符,增加了检测的精确度。
(3)串并转换后的数据进行查表,判断数据有效性,如果数据无效则返回步骤(2);如果数据有效则对有效数据与同步字3次进行比对,如果均正确则认为边界识别正确,如果不正确则返回步骤(2);由于串行数据编码后的随机性和数据传输过程中的干扰等,获取一次与同步字相同的数据并不能保证数据同步,通过3次比对,进行3次确认后才确认同步性。有效数据查找表根据编解码相应算法列出完整的对应关系。
(4)将并行数据输出至解码器,并监测输出数据,如果出现无效数据,则停止输出数据至解码器,进入步骤(5);对每一个将进入解码模块的并行数据进行监测。
(5)开始第一同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(6),如果监测到4个连接有效数据则返回步骤(4);
(6)开始第二同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(7),如果监测到4个连接有效数据则返回步骤(5);
(7)开始第三同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则返回步骤(2),如果监测到4个连接有效数据则返回步骤(6)。
实施例
串行数据发送接收编解码方式根据数据带宽的不同有多种,本申请的具体实施以使用最广泛的8B/10B编解码需要的数据为例。
8B/10B编解码采用的同步字是0011111010和110000101,数据查找表是8b/10b转换的全部256个有效数据和12个特殊数据转换对照表。
整个串行数据接收实时同步监测过程用如图2的状态机实现。
当电路复位或处于非同步状态时,首先进入失同步/边界检测(S201)。边界检测的实现示意如图3所示,串行数据S_din输入通过移位寄存将前S[19:0]个数据分别存储到P[9:0]和C[9:0]中,由于串行数据时低位先接收,P[9:0]对应的是S[9:0]的数据,C[9:0]对应的是S[19:10]的数据,以此类推移位存储。以前一级寄存为一个单位取10组10bit并行数据,P[9:0]、{C[0],P[9:1]}、{C[1:0],P[9:2]}、{C[2:0],P[9:3]}、{C[3:0],P[9:4]}、{C[4:0],P[9:5]}、{C[5:0],P[9:6]}、{C[6:0],P[9:7]}、{C[7:0],P[9:8]}、{C[8:0],P[9]}分别与同步字进行比较(S301),比较结果相同置1,不同置0,在状态控制模块中(S302)对相同的那组数据进行标注,输出控制信号SEL给多路选择器(S303),多路选择的数据是与同步字比较的顺序相同的10路数据,根据SEL的控制,选择比对相同的那组数据输出P_out1,同时标记该组数据的最高位在P[9]或C[9:0]的位置,根据该位置分隔输出并行数据从P_out1输出。失同步/边界检测不考虑数据是否有效,在没有检测到同步字时不跳转,检测到同步字就跳转到同步保护1(S202)。
同步保护模块对P_out1执行查找表操作和同步字比对操作。同步保护1检测到有效数据不跳转,检测到无效数据跳转到失同步/边界检测,有效数据中检测到同步字则跳转到同步保护2(S203),同步保护2和同步保护3(S204)执行相同的操作,同步保护3检测到同步字则跳转到同步(S205)状态,此时认为数据接收同步上了。
同步(监测)模块只执行查找表操作,如果是有效数据则能维持同步状态,并输出有效的并行数据给解码器,如果是无效数据,则进入同步校正1(S206)。
同步校正模块对接收的并行数据进行查找表操作和计数操作。同步校正1一旦检测到无效数据就跳转到同步校正2(S207),如果连续检测到4个有效数据则跳转到同步(监测),恢复同步状态,有效数据数小于4个时不跳转;同步校正2一旦检测到无效数据就跳转到同步校正3(S208),如果连续检测到4个有效数据则跳转到同步校正1,重复同步校正1的过程才可能恢复同步,有效数据数小于4个时不跳转;一旦同步校正3检测到无效数据则跳转到失同步/边界检测重新进行边界界定,只有连续检测到4个有效数据才能跳转回同步校正3,重复同步校正2的过程,有效数据小于4个时不跳转。
以上所述,仅为本发明最佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (10)

1.一种串行数据接收实时同步监测装置,其特征在于,包括串并转换模块,边界检测模块,同步保护模块、同步监测模块以及控制模块;
串并转换模块接收2K位串行数据并转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出,其中K为同步字的位数;
边界检测模块在控制模块的控制下进行边界识别或选择K组并行数据输出数据;
同步保护模块在控制模块的控制下接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果判断数据无效则输出无效信号至控制模块,如果判断数据有效则输出同步信号至控制模块;
同步监测模块接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果出现无效数据则停止将并行数据输出至解码器,并进行同步校正,同步校正重复多次有效性判定,如果均认为无效数据,则输出无效信号至控制模块;
控制模块在初始阶段或接收到无效信号后,控制边界检测模块进行边界识别;边界检测模块完成边界识别后,控制边界检测模块停止边界识别进行选择输出,控制同步保护模块开始同步确认;接收到同步保护模块发送的同步信号后,控制同步保护模块不再接收并行数据,同步监测模块接收并行数据,进行同步监测。
2.如权利要求1所述的串行数据接收实时同步监测装置,其特征在于,
边界检测模块接收串并转换模块输出的K组并行数据;在控制模块的控制下进行边界识别,将K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置,并发送给控制模块;在不进行边界识别时,接收串并转换模块输出的K组并行数据,选择第i组并行数据输出。
3.如权利要求2所述的串行数据接收实时同步监测装置,其特征在于,
同步保护模块包括查表模块、第一同步保护单元、第二同步保护单元、第三同步保护单元和数据发送单元;查表模块接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果无效,则控制数据发送单元输出数据无效信号至控制模块,如果有效,则控制第一同步保护单元接收数据;第一同步保护单元接收有效数据后与同步字对比,如果一致,则控制第二同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第二同步保护单元接收有效数据后与同步字对比,如果一致,则控制第三同步保护单元接收有效数,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较;第三同步保护单元接收有效数据后与同步字对比,如果一致,则控制数据发送单元输出同步信号至控制模块,如果不一致,则继续接收查表模块判断的有效数据与同步字进行比较。
4.如权利要求3所述的串行数据接收实时同步监测装置,其特征在于,
同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元、第二同步校正单元、第三同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至解码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制第二同步校正单元接收输出监控单元输出的并行数据;第二同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第一同步校正单元接收监控单元输出的并行数据,第二同步校正单元不再接收,如果判断数据无效,则控制第三同步校正单元接收输出监控单元输出的并行数据;第三同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第二同步校正单元接收监控单元输出的并行数据,第三同步校正单元不再接收,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
5.如权利要求3所述的串行数据接收实时同步监测装置,其特征在于,
同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元、第二同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至编码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制第二同步校正单元接收输出监控单元输出的并行数据;第二同步校正单元接收到输出监控单元输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则控制第一同步校正单元接收监控单元输出的并行数据,第二同步校正单元不再接收,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
6.如权利要求3所述的串行数据接收实时同步监测装置,其特征在于,
同步监测模块接收边界检测模块输出的并行数据,并进行同步监测,包括输出监控单元、第一同步校正单元和无效输出单元;输出监控单元接收边界检测模块输出的并行数据,进行查表,判断数据有效性,如果有效,则将并行数据输出至解码器,如果无效,停止输出数据至编码器,控制第一同步校正单元接收并行数据;第一同步校正单元接收到边界检测模块输出的并行数据后进行查表判断数据是否有效,如果连接m个数据有效,则认为再次同步,控制输出监控单元继续将并行数据输出至解码器,第一同步校正单元不再接收并行数据,如果判断数据无效,则控制无效输出单元输出数据无效信号至控制模块。
7.如权利要求4至6之一所述的串行数据接收实时同步监测装置,其特征在于,m为4。
8.一种串行数据接收实时同步监测的方法,其特征在于,包括如下步骤:
(1)接收串行数据进行串并转换;
(2)串并转换后的数据进行数据边界识别;
(3)进行边界识别后的数据进行查表,判断数据有效性,如果数据无效则返回步骤(2);如果数据有效则将有效数据与同步字多次进行比对,如果均正确认为边界识别正确,进入步骤(4),如果不正确则继续等待有效数据与同步字进行比对;
(4)将并行数据输出至解码器,并监测输出数据,如果出现无效数据,则停止输出数据至解码器,进入步骤(5);
(5)开始第一同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(6),如果监测到m个连接有效数据则返回步骤(4);
(6)开始第二同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则进入步骤(7),如果监测到m个连接有效数据则返回步骤(5);
(7)开始第三同步校正,将数据进行查表,判断数据有效性,如果又检测到无效数据,则返回步骤(2),如果监测到m个连接有效数据则返回步骤(6)。
9.如权利要求8所述的串行数据接收实时同步监测的方法,其特征在于,步骤(1)中接收2K位串行数据并转换为第一组并行数据,并进行1、2…K-1次移位后获取K-1组并行数据,将K组并行数据输出,其中K为同步字的位数。
10.如权利要求9所述的串行数据接收实时同步监测的方法,其特征在于,步骤(2)中进行串并转换后的数据进行数据边界识别的具体方法为:接收串并转换模块输出的K组并行数据;将K组并行数据分别与同步字进行比对,找出与同步字匹配的第i组并行数据输出,并标记该组数据最高位的位置。
CN201711482287.6A 2017-12-29 2017-12-29 一种串行数据接收实时同步监测电路及监测方法 Active CN108650047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711482287.6A CN108650047B (zh) 2017-12-29 2017-12-29 一种串行数据接收实时同步监测电路及监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711482287.6A CN108650047B (zh) 2017-12-29 2017-12-29 一种串行数据接收实时同步监测电路及监测方法

Publications (2)

Publication Number Publication Date
CN108650047A true CN108650047A (zh) 2018-10-12
CN108650047B CN108650047B (zh) 2020-02-21

Family

ID=63744034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711482287.6A Active CN108650047B (zh) 2017-12-29 2017-12-29 一种串行数据接收实时同步监测电路及监测方法

Country Status (1)

Country Link
CN (1) CN108650047B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779578B (zh) * 2021-04-26 2022-10-01 大陸商北京歐錸德微電子技術有限公司 數據邊界偵測電路及利用其之控制晶片和電子裝置
CN117955587A (zh) * 2024-03-27 2024-04-30 北京融为科技有限公司 帧同步方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1473411A (zh) * 2000-09-13 2004-02-04 �����Ӣ��֪ʶ��Ȩ���޹�˾ 使数据同步的方法
CN1556604A (zh) * 2003-12-30 2004-12-22 中兴通讯股份有限公司 Sdh系统中stm-1结构的帧头检测装置及方法
US6980608B2 (en) * 2000-05-11 2005-12-27 Fujitsu Limited Digital signal detector, digital demodulator, method for detecting digital signal, and method for synchronous detecting by digital demodulator
CN1729639A (zh) * 2002-12-19 2006-02-01 皇家飞利浦电子股份有限公司 帧同步设备和方法
CN103036667A (zh) * 2012-11-30 2013-04-10 北京控制工程研究所 一种高速串行通讯接口自适应时序校准方法
CN103475362A (zh) * 2013-09-29 2013-12-25 灿芯半导体(上海)有限公司 基于过采样的无需时钟恢复的数据恢复电路
US20150043695A1 (en) * 2013-08-09 2015-02-12 Fujitsu Limited Reception circuit
CN107425953A (zh) * 2017-05-26 2017-12-01 北京理工大学 同步装置、同步方法以及使用该同步装置的高速接收机

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980608B2 (en) * 2000-05-11 2005-12-27 Fujitsu Limited Digital signal detector, digital demodulator, method for detecting digital signal, and method for synchronous detecting by digital demodulator
CN1473411A (zh) * 2000-09-13 2004-02-04 �����Ӣ��֪ʶ��Ȩ���޹�˾ 使数据同步的方法
CN1729639A (zh) * 2002-12-19 2006-02-01 皇家飞利浦电子股份有限公司 帧同步设备和方法
CN1556604A (zh) * 2003-12-30 2004-12-22 中兴通讯股份有限公司 Sdh系统中stm-1结构的帧头检测装置及方法
CN103036667A (zh) * 2012-11-30 2013-04-10 北京控制工程研究所 一种高速串行通讯接口自适应时序校准方法
US20150043695A1 (en) * 2013-08-09 2015-02-12 Fujitsu Limited Reception circuit
CN103475362A (zh) * 2013-09-29 2013-12-25 灿芯半导体(上海)有限公司 基于过采样的无需时钟恢复的数据恢复电路
CN107425953A (zh) * 2017-05-26 2017-12-01 北京理工大学 同步装置、同步方法以及使用该同步装置的高速接收机

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779578B (zh) * 2021-04-26 2022-10-01 大陸商北京歐錸德微電子技術有限公司 數據邊界偵測電路及利用其之控制晶片和電子裝置
CN117955587A (zh) * 2024-03-27 2024-04-30 北京融为科技有限公司 帧同步方法及装置
CN117955587B (zh) * 2024-03-27 2024-07-30 北京融为科技有限公司 帧同步方法及装置

Also Published As

Publication number Publication date
CN108650047B (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CA1298420C (en) Demultiplexer system
CN102394719B (zh) 基于fpga的多通道hdlc数据处理方法
JPH07226730A (ja) データ伝送方式
WO2017005121A1 (zh) 一种编码块数据流的发送和接收方法、设备和系统
EP2701334B1 (en) Data reception apparatus and marker information extraction method
CN107317644B (zh) 一种兼容突发和连续数据的帧同步装置
CN102820964B (zh) 一种基于系统同步与参考通道的多通道数据对齐的方法
US7050468B2 (en) Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method
US20030219040A1 (en) Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data
CN101194455B (zh) 传输用于控制高压直流传输设备的数据的方法
CN108650047A (zh) 一种串行数据接收实时同步监测电路及监测方法
CN103004128A (zh) 通信设备、通信系统、通信方法及程序
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN101345745A (zh) 数据成帧方法及其设备
JPH02202734A (ja) 同期式多重化装置のリフレーム回路
JP2008085970A (ja) 光受信機、光送信機、光通信システム及びブロック同期方法
JP2947074B2 (ja) フレーム同期検出回路
CN105610749B (zh) 一种基于相位选择的快速同步自适应均衡解调装置
EP0954915B1 (en) Frame alignment
CN207098602U (zh) 一种光纤纵差保护装置
US5450440A (en) Monitor system for digital communication apparatus
JPH09162853A (ja) バースト同期回路
CN112653515B (zh) 基于串行lvds接口和双令牌环的tr单元组网方法
CN105959077B (zh) 抗位滑动的帧同步方法
CN106126466A (zh) 一种并行数据变串行数据的传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant