CN108233876A - 具有并联电感电路的多尔蒂放大器及放大器模块 - Google Patents

具有并联电感电路的多尔蒂放大器及放大器模块 Download PDF

Info

Publication number
CN108233876A
CN108233876A CN201711255527.9A CN201711255527A CN108233876A CN 108233876 A CN108233876 A CN 108233876A CN 201711255527 A CN201711255527 A CN 201711255527A CN 108233876 A CN108233876 A CN 108233876A
Authority
CN
China
Prior art keywords
amplifier
inductance
tube core
transistor
peaking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711255527.9A
Other languages
English (en)
Other versions
CN108233876B (zh
Inventor
吴宇庭
恩维尔·克尔瓦瓦茨
约瑟夫·格拉德·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN108233876A publication Critical patent/CN108233876A/zh
Application granted granted Critical
Publication of CN108233876B publication Critical patent/CN108233876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

多尔蒂放大器模块包括第一和第二放大器管芯。所述第一放大器管芯包括一个或多个第一功率晶体管，其被配置成沿第一信号路径放大第一输入RF信号以产生放大的第一RF信号。所述第二放大器管芯包括一个或多个第二功率晶体管，其被配置成沿第二信号路径放大第二输入RF信号以产生放大的第二RF信号。相移及阻抗反演元件耦合在所述第一和第二放大器管芯的输出之间。并联电感电路耦合到所述第一和/或第二放大器管芯中的任一个或两个的所述输出。每一并联电感电路至少部分谐振掉与其连接的所述放大器管芯的输出电容，以使所述相移及阻抗反演元件的电长度能够增大。

Description

具有并联电感电路的多尔蒂放大器及放大器模块
技术领域
本文中描述的主题的实施例大体上涉及射频(RF)放大器，且更确 切地说，涉及多尔蒂(Doherty)放大器和多尔蒂放大器模块。
背景技术
无线通信系统采用用于增加射频(RF)信号功率的功率放大器。在 无线通信系统中，在将放大的信号提供给天线以通过空中接口辐射之前， 功率放大器在传输链中形成最后一个放大级的一部分。此类无线通信系 统中的所期望的放大器的特性是高增益、高线性度、稳定性以及高水平 的功率附加效率。
一般来说，当功率放大器接近饱和功率进行传输时，功率放大器以 最大功率效率运行。然而，功率效率往往会随着输出功率减小而恶化。 近来，多尔蒂放大器架构已不仅是基站的关注焦点，并且还是移动终端 的关注焦点，是因为所述架构在宽功率动态范围内有高功率附加效率。
多尔蒂架构的高效率使得所述架构对于当前和下一代无线系统来 说是合乎需要的。然而，所述架构在半导体封装设计方面存在挑战性。 当前的多尔蒂放大器半导体封装设计需要使用离散装置、导体和集成电 路来实现每个放大路径。举例来说，载波放大路径和峰化放大路径各自 可包括不同的功率晶体管IC管芯以及不同电感和电容组件。这些不同的 功率晶体管IC管芯和组件在典型的装置封装中保持相隔一定距离以便 限制可能由于在载波放大器和峰化放大器之间的信号耦合而发生的潜在 性能退化。更具体地说，载波放大器和峰化放大器之间的不良信号耦合 可涉及通过与在那些放大器路径上载送的信号相关联的磁场和/或电场 而在载波放大器路径和峰化放大器路径的组件之间传送能量。遗憾的是， 在装置封装中保持放大器路径之间的显著空间距离以便减少所述路径之 间的耦合的需要在小型多尔蒂放大器模块的设计方面带来挑战。
发明内容
根据本发明的第一方面，提供一种放大器模块，包括：
具有安装表面的基板；
耦合到所述安装表面的第一功率晶体管管芯，其中所述第一功率晶 体管管芯包括集成在所述第一功率晶体管管芯内的第一晶体管，且其中 所述第一晶体管包括第一漏极端和对应于所述第一漏极端的第一本征漏 极节点；
耦合到所述安装表面的第二功率晶体管管芯，其中所述第二功率晶 体管管芯包括集成在所述第二功率晶体管管芯内的第二晶体管，且其中 所述第二晶体管包括第二漏极端和对应于所述第二漏极端的第二本征漏 极节点；
连接在所述第一漏极端与所述第二漏极端之间的相移及阻抗反演 元件，其中所述第一本征漏极节点与所述第二本征漏极节点之间的总电 长度为九十度，且所述相移及阻抗反演元件具有小于九十度的第一电长 度；以及
耦合到第一导电端的第一并联电感电路，其中所述第一并联电感电 路包括具有第一电感值的第一并联电感，所述第一并联电感至少部分地 谐振掉所述第一晶体管的漏极-源极电容而影响所述相移及阻抗反演元 件的所述第一电长度。
在一个或多个实施例中，所述第一并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感，其处于所述第一漏极端 与导电触点之间；及
并联电容，其具有耦合到所述导电触点的第一端和被配置成耦合到 接地参考的第二端。
在一个或多个实施例中，所述并联电容具有在所述导电触点处产生 射频(RF)冷点的电容值，且其中所述放大器模块进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
在一个或多个实施例中，所述并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感，其处于所述第一漏极端 与第一导电触点之间；
呈片状电感器形式的第二并联电感，其具有耦合到所述第一导电触 点的第一端和耦合到第二导电触点的第二端；以及
并联电容，其具有耦合到所述第二导电触点的第一端和被配置成耦 合到接地参考的第二端。
在一个或多个实施例中，所述并联电容具有在所述导电触点处产生 射频(RF)冷点的电容值，且其中所述放大器模块进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
在一个或多个实施例中，所述放大器模块进一步包括：
耦合到第二导电端的第二并联电感电路，其中所述第二并联电感电 路包括具有第二电感值的第二并联电感，所述第二并联电感至少部分地 谐振掉所述第二晶体管的漏极-源极电容而进一步影响所述相移及阻抗 反演元件的所述电长度。
在一个或多个实施例中，所述第一功率晶体管管芯是多尔蒂功率放 大器的载波放大器管芯，且所述第二功率晶体管管芯是多尔蒂功率放大 器的峰化放大器管芯。
在一个或多个实施例中，所述第一功率晶体管管芯是多尔蒂功率放 大器的峰化放大器管芯，且所述第二功率晶体管管芯是多尔蒂功率放大 器的载波放大器管芯。
在一个或多个实施例中，所述第一放大器管芯和所述第二放大器管 芯是彼此垂直地被布置。
在一个或多个实施例中，所述第一电感值在0.5微微亨到5.0微微 亨的范围中。
根据本发明的第二方面，提供一种多尔蒂放大器，包括：
具有安装表面的基板；
耦合到所述安装表面的载波放大器管芯，其中所述载波放大器管芯 包括具有第一漏极端的和对应于所述第一漏极端的第一本征漏极节点的 第一晶体管；
耦合到所述安装表面的峰化放大器管芯，其中所述峰化放大器管芯 包括具有第二漏极端的和对应于所述第二漏极端的第二本征漏极节点的 第二晶体管；
连接在所述第一漏极端与所述第二漏极端之间的相移及阻抗反演 元件，其中所述第一本征漏极节点与所述第二本征漏极节点之间的总电 长度为九十度，且所述相移及阻抗反演元件具有小于九十度的第一电长 度；以及
耦合到第一导电端或耦合到第二导电端的第一并联电感电路，其中 所述第一并联电感电路包括具有第一电感值的第一并联电感，所述第一 并联电感至少部分地谐振掉所述第一晶体管的漏极-源极电容或所述第 二晶体管的漏极-源极电容而影响所述相移及阻抗反演元件的所述第一 电长度。
在一个或多个实施例中，所述第一并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感；以及
与所述第一并联电感串联耦合的并联电容。
在一个或多个实施例中，所述并联电容具有在所述第一并联电感与 所述并联电容之间产生射频(RF)冷点的电容值，且其中所述多尔蒂放 大器进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
在一个或多个实施例中，所述并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感；
呈片状电感器形式的第二并联电感，其与所述第一并联电感串联耦 合；以及
与所述第一和第二并联电感串联耦合的并联电容。
在一个或多个实施例中，所述并联电容具有在所述第二并联电感与 所述并联电容之间产生射频(RF)冷点的电容值，且其中所述多尔蒂放 大器进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
在一个或多个实施例中，所述第一并联电感电路耦合到所述第一导 电端，且所述多尔蒂放大器进一步包括：
耦合到所述第二导电端的第二并联电感电路，其中所述第二并联电 感电路包括具有第二电感值的第二并联电感，所述第二并联电感至少部 分地谐振掉所述第二晶体管的漏极-源极电容而进一步影响所述相移及 阻抗反演元件的所述电长度。
在一个或多个实施例中，所述载波放大器管芯和所述峰化放大器管 芯是彼此垂直地被布置。
在一个或多个实施例中，所述第一电感值在0.5微微亨到5.0微微 亨的范围中。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见， 且参考这些实施例予以阐明。
附图说明
可以在结合以下图式考虑时通过参考具体实施方式和权利要求书 导出对于主题的更完整理解，图式中类似参考标号遍及各图指代相似元 件。
图1是根据示例实施例的多尔蒂放大器的示意图；
图2是根据示例实施例的表示载波装置与峰化装置的漏极之间的互 连的示意图，其中并联电感电路被配置成启用漏极之间的较长传输线；
图3是根据示例实施例的多尔蒂放大器模块的俯视图；
图4是图3的模块沿着线4-4的横截面侧视图；
图5是根据另一示例实施例的多尔蒂放大器模块的俯视图；以及
图6是根据示例实施例的用于制造多尔蒂大器模块的方法的流程 图。
具体实施方式
典型的双向多尔蒂放大器实施方案包括射频(RF)信号分离器，其 被配置成将输入RF信号分成两种信号(在本文中被称为载波信号和峰 化信号)。放大器还包括被配置成分别放大载波信号和峰化信号的并联的 载波放大器路径和峰化放大器路径，以及被配置成组合放大的载波信号 和峰值信号的信号合路器。此外，各种相移及阻抗反演元件沿着载波放 大器路径和峰化放大器路径安置。举例来说，在典型非反相多尔蒂放大 器架构中，沿着峰化放大器路径向放大之前的峰化信号施加90度相移， 且沿着载波放大器路径向放大后的载波信号施加相对应的90度相移及 反演，且之后在组合节点处将放大的载波信号和峰化信号同相组合在一 起。
载波放大器和峰化放大器各自可使用单级或多级功率晶体管来实 施。使用通常应用于场效应晶体管(FET)的命名法，载波放大器晶体 管和峰化放大器晶体管各自可包括被配置成接收输入RF信号的控制端 (例如栅极)和两个导电端(例如漏极端和源极端)。在一些配置中，每 个源极端耦合到接地参考节点，且分别在载波放大器晶体管和峰化放大器晶体管的漏极端处提供放大的载波信号和峰化信号。峰化放大器的漏 极端可以充当用于由载波放大器和峰化放大器产生的所放大RF信号的 组合节点。
为了在载波放大器的漏极与组合节点之间(例如在峰化放大器晶体 管的漏极处)提供90度的相移及阻抗反演，载波放大器的漏极可以(例 如利用第一焊线)电耦合到传输线的第一端，且传输线的第二端可以(例 如利用第二焊线)电耦合到峰化放大器的漏极(例如组合节点)。这种配 置可以被称作“90/0”多尔蒂放大器，因为在放大的载波信号到达组合 节点之前向其施加了约90度的相移，而在峰化信号到达组合节点之前并 未向其施加显著相移。
在90/0多尔蒂放大器中，通过晶体管的漏极电容以及将漏极端与传 输线互连的第一和第二焊线来确定载波放大器晶体管和峰化放大器晶体 管的漏极端之间的传输线的电长度。虽然应在载波放大器晶体管和峰化 放大器晶体管的本征漏极之间施加90度总相移，但传输线的电长度通常 具有小于90度的固定值。经常，电长度的值在约30度到约70度的范围 中。在较高频率下，固定电长度转化成极短物理长度，这在放大器晶体 管管芯被布置成减少载波放大器路径与峰化放大器路径之间的耦合时可 能是难以实现的。在与传输线耦合的基板的介电常数相对高时，这种困 难变得甚至更加严重。
在多尔蒂放大器中，信号路径之间的耦合会不利地影响放大器性 能。耦合可为两种类型，包括电耦合(通常被称为电容耦合)和磁耦合 (通常被称为电感耦合)。当在彼此极为接近的导电的并联导体之间存在 时变磁场时发生电感耦合和磁耦合。举例来说，多尔蒂放大器中的一类 耦合可以发生在信号线阵列(例如焊线阵列)之间，所述信号线阵列连 接在构成载波放大器路径和峰化放大器路径中的每一个的各种电气组件 之间。多尔蒂放大器的性能会受相邻线焊线阵列之间的耦合的不利影响。 因此，可以在与载波和峰化放大器路径相关联的一些焊线阵列之间，且 尤其在耦合到载波和峰化放大器晶体管的漏极端的焊线阵列之间实现最 小间隔需求。
在常规90/0多尔蒂放大器中，基本上所有由晶体管漏极电容引入的 相位必须完全被吸收到互连晶体管的漏极端的传输线中。因此，传输线 的电长度和物理长度由漏极电容和放大器的基本操作频率指定。随着基 本操作频率增加，传输线的物理长度必须变得越来越短。因此，在常规 设计的多尔蒂放大器布局中，漏极端之间的物理距离必须变得越来越近， 以便能够恰当地将漏极端与传输线连接在一起。在某一时刻，随着放大 器设计中的漏极端变得越来越近，不理想的是，强耦合可能开始在耦合 到载波漏极端与峰化漏极端的焊线阵列之间发生。从以上论述应显而易 见的是，在多尔蒂放大器设计中，在一方面继续寻求更加小型化的多尔 蒂放大器电路的需求与另一方面设计出在越来越高的频率下具有极好性 能的多尔蒂放大器电路的需求之间存在实际冲突。
本发明主题的实施例包括具有并联电感电路的多尔蒂放大器，所述 并联电感电路耦合到载波放大器晶体管漏极和/或耦合到峰化放大器晶 体管漏极。基本上，并联电感电路实施例被配置成允许互连漏极端的传 输线的电长度增大，这又可能使漏极端能够被放置得相隔更远，以将载 波路径与峰化路径之间的耦合降到最低。甚至对于被配置成在相对较高 基本操作频率下操作的多尔蒂放大器来说和/或对于被限制为适应相对 紧凑的占据面积的多尔蒂放大器来说，合并电感电路可使传输线能够是 更加物理上可实现的。另外，在某些实施例中，在并联电感电路中实施 的电感值可被设计成是易于修改的，而无需重新设计放大器布局和/或传 输线配置。举例来说，可通过改变焊线环路高度，改变片状电感器值等 等来作出所述修改。各种实施例中所固有的易修改性可使多尔蒂放大器 能够更容易调谐。
如上文所提及，多尔蒂放大器的实施例的关键特征是包括耦合到载 波放大器漏极端和/或峰化放大器漏极端的并联电感电路。基本上，所述 并联电感电路被配置成谐振掉晶体管的寄生漏极-源极电容的至少一部 分。在各种实施例中，每个并联电感可与并联电容端接，如此在放大器 的基本操作频率下在所述并联电感与所述并联电容之间产生RF冷点节 点。相应地，视频带宽电路和/或DC偏置电路可以通过所述RF冷点节 点耦合到晶体管漏极。
图1是根据示例实施例的多尔蒂放大器100的示意图。如图1中用 框110所指示，多尔蒂放大器100的一些或所有组件可在单个装置封装 或模块中实施。如随后将详细解释且根据各种实施例，当与使用常规组 件的常规封装技术相比较时，各种放大器组件的配置和取向使封装或模 块的大小能够显著降低。可实现这些小型化益处，同时仍满足增益、线 性度、稳定性和效率性能标准。这可以部分地通过对各种放大器组件取 向以建立在载波放大器信号路径和峰化放大器信号路径(例如路径130、 路径150)的部分之间的角向偏移而实现。所建立的角向偏移可能具有 减少在沿着载波路径和峰化路径载送的信号之间的耦合的有益效果。
在实施例中，多尔蒂放大器100包括RF输入节点112、RF输出节 点114、功率分离器120、载波放大器路径130、峰化放大器路径150、 相位延迟及阻抗反演元件172，以及组合节点180。此外，如将在下文更 详细地论述，第一并联电感电路140和第二并联电感电路141(例如， 各自包括并联电感142、146及并联电容143、147)的实施例耦合到载 波放大器路径130和峰化放大器路径150，以实现相位延迟及阻抗反演 元件172的物理和电长度的设计灵活性。
当合并到较大RF系统中时，RF输入节点112耦合到RF信号源(未 示出)，且RF输出节点114耦合到负载190(例如天线或其它负载)。 RF信号源提供输入RF信号，所述输入RF信号为模拟信号，其包括通 常以一个或多个载波频率为中心的光谱能量。基本上，多尔蒂放大器100 被配置成放大输入RF信号，并且在RF输出节点114处产生放大的RF 信号。
在实施例中，功率分离器120具有一个输入122以及两个输出124、 126。功率分离器输入122耦合到RF输入节点112以接收输入RF信号。 功率分离器120被配置成将在输入122处接收的RF输入信号分成第一 RF信号和第二RF信号(或载波信号和峰化信号)，所述信号通过输出 124、126被提供到载波放大器路径130和峰化放大器路径150。根据实 施例，功率分离器120包括第一相移元件，其被配置成在将峰化信号提 供到输出126之前向所述峰化信号施加第一相移(例如约90度相移)。 因此，在输出124和126处，载波信号和峰化信号可彼此异相约90度。
当多尔蒂放大器100具有对称配置(即，载波放大器功率晶体管和 峰化放大器功率晶体管的大小基本上相同的一种配置)时，功率分离器 120可将在输入122处接收的输入RF信号划分或分离成两个信号，在一 些实施例中，所述两个信号极为相似，具有相等功率。相反地，当多尔 蒂放大器100具有不对称配置(即，放大器功率晶体管中的一个(通常 是峰化放大器晶体管)明显更大的一种配置)时，功率分离器120可输 出具有不等功率的信号。
在一些实施例中，功率分离器120可用定值无源组件实施。在其它 实施例中，功率分离器120可用一个或多个可控可变衰减器和/或可变移 相器实施，所述可控可变衰减器和/或可变移相器使功率分离器120能够 基于外部提供的控制信号来衰减和/或相移载波信号和峰化信号。
功率分离器120的输出124、126分别连接到载波放大器路径130 和峰化放大器路径150。如图1中所示，输出126与峰化放大器路径150 之间的连接跨越输出124与载波放大器路径130之间的连接。如随后将 结合图3的论述而传达的，这种跨接配置可以通过启用输入电路170、 174的紧密布置来实现放大器100的进一步压紧和小型化。在替代实施 例中，输出124和126可颠倒，使得输出124和126能够连接到载波路 径130和峰化路径150而不会使一个连接跨接另一个连接。
载波放大器路径130被配置成放大来自功率分离器120的载波信 号，且将放大的载波信号提供到功率组合节点180。相似地，峰化放大 器路径150被配置成放大来自功率分离器120的峰化信号，且将放大的 峰化信号提供到功率组合节点180，其中路径130、150被设计成使得放 大的载波信号和峰值信号彼此同相地到达功率组合节点180。
根据实施例，载波放大器路径130包括输入电路170(例如包括阻 抗匹配电路)、载波放大器管芯132以及相移及阻抗反演元件172。此外 并且根据实施例，载波放大器路径130包括第一并联电感电路140，其 耦合在载波放大器管芯132的输出(例如图3的晶体管337的漏极端338) 与被配置成用于与接地参考电压耦合的一端145之间。
在各种实施例中，载波放大器管芯132包括RF输入端134、RF输 出端138以及耦合在输入端134与输出端138之间的一个或多个放大级。 RF输入端134通过输入电路170耦合到功率分离器120的第一输出124， 且因此RF输入端134接收由功率分离器120产生的载波信号。
载波放大器管芯132的每个放大级包括功率晶体管。更具体地说， 每个功率晶体管包括控制端(例如栅极端)以及第一载流端和第二载流 端(例如漏极端和源极端)。在将会包括单个功率晶体管的单级装置中， 控制端电连接到RF输入端134，载流端中的一个(例如，漏极端或源极 端)电连接到RF输出端138，且另一载流端(例如，源极端或漏极端) 电连接到接地参考(或另一电压参考)。相反地，二级装置将会包括串联 耦合的两个功率晶体管，其中第一晶体管充当具有相对低增益的驱动放 大器晶体管，且第二晶体管充当具有相对高增益的输出放大器晶体管。 在此类实施例中，驱动放大器晶体管的控制端电连接到RF输入端134， 所述驱动放大器晶体管的载流端中的一个(例如漏极端或源极端)电连 接到输出放大器晶体管的控制端，且所述驱动放大器晶体管的另一载流 端(例如源极端或漏极端)电连接到接地参考(或另一电压参考)。另外， 输出放大器晶体管的载流端中的一个(例如漏极端或源极端)电连接到 RF输出端138，且所述输出放大器晶体管的另一载流端(例如源极端或 漏极端)电连接到接地参考(或另一电压参考)。
除了功率晶体管以外，输入和输出阻抗匹配网络以及偏置电路的各 部分(图1中未示出)还可以单片形式形成为载波放大器管芯132的部 分和/或电耦合到载波放大器管芯132。另外，在载波放大器管芯132为 二级装置的实施例中，中间级匹配网络(图1中未示出)还可以单片形 式形成为载波放大器管芯132的一部分。
载波放大器管芯132的RF输出端138耦合到第一并联电感电路 140。第一并联电感电路140包括与并联电容143串联耦合的并联电感 142。根据实施例，第一并联电感电路140被配置成使得RF“冷点”存 在于并联电感器142与并联电容器143之间的节点144处。因此，节点 144在本文中可被称为“RF冷点节点”。更具体地说，选择并联电容器 143的电容以在节点144处提供用于RF电信号的虚拟接地参考电压，使 得电感元件142充当到RF接地电压的并联电感。此外，在实施例中， RF冷点节点144耦合到漏极偏置电压端118，所述漏极偏置电压端118 可以耦合到偏置电路，用于向载波放大器管芯132的漏极提供DC偏置 电压。
如将在下文更详细地描述，电感元件142被配置成至少部分地谐振 掉载波放大器管芯132的晶体管的寄生漏极-源极电容Cds的效应。这使 得相移及阻抗反演元件172的物理和电长度能够比在要求完全吸收由晶 体管漏极电容引入的所有相位的情况下将有的长度长。
在实施例中，载波放大器管芯132的RF输出端138通过相移及阻 抗反演元件172耦合到功率组合节点180。根据实施例，阻抗反演元件 为拉姆达/4(λ/4)传输线相移元件(例如微带线)，其向由载波放大器 管芯132放大之后的载波信号施加约90度的相对相移。阻抗反演元件 172的第一端耦合到载波放大器管芯132的RF输出端138，且相移元件 172的第二端耦合到功率组合节点180。
如将结合图3更详细地解释，载波放大器管芯132的RF输出端138 的实施例被配置成使得载波放大器管芯132与阻抗反演元件172的第一 端之间的连接(例如用焊线阵列来实施)能够在与输入信号到载波放大 器管芯132的方向(例如，如以箭头130所指示)角向偏移(例如与其 垂直)的方向上延伸。这可以(例如)通过提供与输出端138(例如漏 极端)的细长部分角向偏移(例如与其垂直)的细长输入端134(例如 栅极端)来实现，所述输出端138的细长部分与阻抗反演元件172相耦 合。
现在参考峰化放大器路径150，在实施例中，该峰化放大器路径150 包括峰化放大器管芯152和输入电路174(例如包括阻抗匹配电路)。此 外并根据实施例，峰化放大器路径150包括第二并联电感电路141，其 耦合在峰化峰值放大器管芯152的输出(例如图3的晶体管357的漏极 端358)与被配置成用于与接地参考电压耦合的一端149之间。
在各种实施例中，峰化放大器管芯152包括RF输入端154、RF输 出端158以及耦合在输入端154与输出端158之间的一个或多个放大级。 RF输入端154耦合到功率分离器120的第二输出126，且因此RF输入 端154接收由功率分离器120产生的峰化信号。
同载波放大器管芯132一样，峰化放大器管芯152的每个放大级包 括具有控制端以及第一载流端和第二载流端的功率晶体管。峰化放大器 管芯152的功率晶体管可以电耦合在RF输入端154与RF输出端158 之间，其方式与上文结合对载波放大器管芯132的描述所描述的方式相 似。结合对载波放大器管芯132的描述所论述的另外的其它细节还适用 于峰化放大器管芯152，且为简洁起见，本文中不重申另外那些细节。
峰化放大器管芯152的RF输出端158耦合到功率组合节点180。 根据实施例，峰化放大器管芯152的RF输出端158和组合节点180是 以共同元件来实施的。更具体地说，在实施例中，峰化放大器管芯152 的RF输出端158被配置成充当组合节点180且充当峰化放大器管芯152 的输出端158。此外，RF输出端158被配置成使得相移及阻抗反演元件 172的第二端与峰化放大器管芯152之间的连接(例如用焊线阵列来实 施)能够在与输入信号到峰化放大器管芯152的方向(例如，如以箭头 150所指示)角向偏移(例如与其垂直)的方向上延伸。这可以(例如) 通过提供与输出端158(例如漏极端)的细长部分角向偏移(例如与其 垂直)的细长输入端154(例如栅极端)来实现，所述输出端158的细 长部分与相移元件172相耦合。
峰化放大器管芯152的RF输出端158耦合到第二并联电感电路 141。与第一并联电感电路相似，所述第二并联电感电路141还包括与并 联电容147串联耦合的并联电感146。根据实施例，所述第二并联电感 电路141还包括在并联电感器146与并联电容器147之间的RF冷点节 点148。另外，选择并联电容器147的电容以在节点148处提供用于RF 电信号的虚拟接地参考电压，使得电感元件146充当到RF接地电压的 并联电感。此外，在实施例中，RF冷点节点144耦合到漏极偏置电压端 117，所述漏极偏置电压端117可以耦合到偏置电路，用于向峰化放大器 管芯152的漏极提供DC偏置电压。
如将在下文更详细地描述，电感元件146被配置成至少部分地谐振 掉峰化放大器管芯152的晶体管的寄生漏极-源极电容Cds的效应。同耦 合到载波放大器路径130的并联电感142一样，耦合到峰化放大器路径 150的并联电感146也使得相移及阻抗反演元件172的物理和电长度能 够比在要求完全吸收由晶体管漏极电容引入的所有相位的情况下将有的 长度长。
虽然在一个实施例中，两个并联电感电路140、141均可包括在放 大器100中，但在其它实施中，放大器100中可不包括并联电感电路140、 141中的任一个。换句话说，放大器100的一个替代实施例可包括并联 电感电路140，且可不包括并联电感电路141，而放大器100的另一替代 实施例可包括并联电感电路141且可不包括并联电感电路140。
放大的载波和峰化RF信号在组合节点180处同相组合。组合节点 180电耦合到RF输出节点114以将所放大及所组合的RF输出信号提供 到RF输出节点114。在实施例中，在组合节点180与RF输出节点114 之间的输出阻抗匹配网络184用以将适当负载阻抗呈递给载波放大器管 芯132和峰化放大器管芯152中的每一个。在RF输出节点114处产生 所得放大的RF输出信号，所述RF输出节点114与输出负载190(例如 天线)相连接。
放大器100被配置成使得载波放大器路径130提供对相对低水平输 入信号的放大，且两个放大路径130、150以组合方式运行以提供对相对 高水平输入信号的放大。这可(例如)通过以下方式来实现：偏置载波 放大器管芯132以使得该载波放大器管芯132以AB类模式运行；及偏 置峰化放大器管芯152以使得该峰化放大器管芯152以C类模式运行。
在图1中所示和上文所描述的实施例中，分离器120中的第一相移 元件向放大之前的峰化信号施加约90度的相移，且相移及阻抗反演元件 172以相似方式向放大的载波信号施加约90度的相移，以使得放大的载 波信号和峰化信号可在组合节点180处同相地组合。此类架构被称作非 反相多尔蒂放大器架构。在替代实施例中，分离器120中的第一相移元 件可以向放大之前的载波信号而不是峰化信号施加约90度的相移，且相 移元件172可替代地被包括在峰化放大器的输出处。此类替代架构被称 作反相多尔蒂放大器架构。在又其它替代实施例中，相移元件的其它组 合可以在放大之前的载波路径130和/或峰化路径150中实施，以实现在 放大之前的载波信号与峰化信号之间的约90度的相位差，且可因此选择 施加到放大的载波信号和峰化信号的相移，以确保所述信号在组合节点 180处同相地组合。举例来说，大于90度的相移可沿着载波路径130和 峰化路径150施加。
根据实施例，载波路径130和峰化路径150的物理组件相对于彼此 取向，以使得载波放大路径130和峰化放大路径150的相对应部分在彼 此基本上不同的方向上延伸。如本文中所使用，术语“信号路径”是指 RF信号所跟随而通过电路的路径。举例来说，通过载波放大器管芯132 的第一信号路径的一部分以第一方向(由箭头130所指示)在RF输入 端134与RF输出端138之间延伸。相似地，通过峰化放大器管芯152 的第二信号路径的一部分以第二方向(由箭头150所指示)在RF输入 端154与RF输出端158之间延伸，其中所述第一方向和第二方向彼此 基本上不同。在所示出的实施例中，第一方向和第二方向彼此垂直(即 角向分隔90度)。在其它实施例中，第一方向和第二方向可能角向分隔 小于或大于90度。举例来说，在其它实施例中，第一方向和第二方向可 能角向分隔介于45度与315度之间的任何角度。本文中所使用，当提及 在第一和第二信号路径的相对应部分的方向之间的角向间隔时，术语“基 本上不同”意味着所述路径部分之间的角向间隔至少为+/-45度。
根据实施例，横越载波放大器管芯132和峰化放大器管芯152的第 一和第二信号路径的部分的方向之间的角向间隔是通过对载波放大器管 芯132和峰化放大器管芯152取向以使得其相应RF输入端和输出端 134、138、154、158之间的信号路径角向分隔而实现的。举例来说，在 实施例中，载波放大器管芯132和峰化放大器管芯152垂直取向，使得 通过载波放大器管芯132和峰化放大器管芯152的信号路径的部分的方 向也是垂直的。
在操作期间，当与载波管芯和峰化管芯和/或载波和峰化信号路径彼 此平行延行的系统相比时，通过载波放大器管芯132和峰化放大器管芯 152的信号路径的角向间隔可显著减小在所述信号路径的那些部分之间 的耦合量。鉴于信号路径之间的耦合的这种减小，载波放大器管芯132 和峰化放大器管芯152可比其可能具有常规平行的取向的情况更近地放 置在一起，同时仍然实现可接受的性能。因此，当与用于容纳常规布置 的多尔蒂放大器的封装或系统的大小相比时，各种实施例的实施方案可 以使高性能多尔蒂放大器能够在相对较小的封装或模块中实施。
就如上文所描述而取向的载波放大器管芯132和峰化放大器管芯 152来说，与输出端138、158在载波放大器管芯132和峰化放大器管芯 152平行取向及并排放置的情况下将有的间距相比，所述输出端138、158 很可能明显相隔更远。虽然所示出及所描述的取向可能具有在减少载波 信号路径与峰化信号路径之间的耦合方面的显著益处，但输出端138、 158之间相对较大的距离(例如图3的距离362)对相移及阻抗反演元件 172的设计带来挑战。更具体地说，如果必须依赖于相移及阻抗反演元 件172来谐振掉载波放大器管芯132和峰化放大器管芯152的晶体管的 漏极-源极电容Cds的全部效应，那么相移及阻抗反演元件172的所需长 度在相对较高频率下可能明显短于输出端138、158之间的距离。根据各 种实施例，这个问题通过包括并联电感电路140、141中的一个或两个来 解决，如现将结合图2更详细地解释。
更具体地说，图2是根据示例实施例的表示载波装置232与峰化装 置252的本征漏极230、250之间的互连的示意图，其中并联电感电路 240、241被配置成使得能够包括装置232、252的漏极之间的较长传输 线272。在图2中，节点230表示载波装置232的本征漏极，且节点250 表示峰化装置252的本征漏极。电容器234表示载波装置230的寄生漏 极-源极并联电容，且电容器254表示峰化装置250的寄生漏极-源极并 联电容。元件272表示互连载波装置232和峰化装置252的漏极的相移 及阻抗反演元件(例如图1、图3的元件172、372)，包括将元件272 的两端连接到相应漏极端的焊线阵列(例如图3的阵列361、363)。最 后，并联电感电路240、241表示第一和第二并联电感电路的实施例，所 述第一和第二并联电感电路分别耦合到载波装置232和峰化装置252的 漏极，并且被配置成实现对相移及阻抗反演元件272的电长度的调整(并 因此调整其物理长度)。
总之，为了确保由载波放大器232产生的放大的RF信号和由峰化 放大器252产生的放大的RF信号在组合节点(例如与峰化装置252的 本征漏极节点250处于相同位置的组合节点)处同相组合，本征漏极节 点230、250之间的总电长度应为九十度。因此，如果漏极-源极电容234、 254及并联电感电路240、241不存在，那么相移及阻抗反演元件272将 需要具有九十度电长度和相对应的物理长度。然而，在电学上更精确的 电路模拟漏极-源极电容234、254，且所述电容234、254保证相移及阻 抗反演元件272的电及物理长度的减小与电容234、254的量值成比例。 举例来说，在载波放大器232和峰化放大器252大小相同的对称多尔蒂 放大器中，漏极-源极电容234、254的电容值可能在几个微微法拉(pF) 的范围中(例如，电容值(例如)在各种条件下各约为2.0pF)。
假设电路模型中不包括并联电感电路240、241，正如常规设计的多 尔蒂放大器中一样，这些漏极-源极电容可显著降低相移及阻抗反演元件 272的容许的电及物理长度。举例来说，电长度可减小到低于45度的值， 例如介于20度与40度之间的值(例如30度的示例值)。在相对较高频 率下，所述电长度转化成极短的物理长度，所述物理长度可能过短而无法实现装置232、252的漏极之间的互连。
根据各种实施例，包括一个或两个并联电感电路240、241使得相 移及阻抗反演元件272的电长度(及物理长度)能够显著增加，同时仍 保持本征漏极节点230、250之间的90度的总相移。更具体地说，包括 并联电感器242及并联电容器243的第一并联电感电路240被配置成至 少部分地谐振掉漏极-源极电容234，且包括并联电感器246及并联电容 器247的第二并联电感电路241被配置成至少部分地谐振掉漏极-源极电 容254。这使得相移及阻抗反演元件272的电长度(及因此使物理长度) 能够增加。
举例来说，在漏极-源极电容234、254的电容值约2.0pF且并联电 感242、246的电感值约1.7毫微亨利(nH)的实施例中，相移及阻抗反 演元件272的电长度可以增加到高于45度的值，例如介于60度与80 度之间的值(例如70度的示例值)。与上文所解释的常规例子(即，不 包括并联电感电路240、241的例子)相比，这表示使相移及阻抗反演元 件272的电及物理长度加倍的能力。具体地说，在较高频率下，包括并 联电感电路240、241可使得本征漏极节点230、250能够放置成相隔所 需物理距离(例如图3的距离362)，这可避免性能限制了载波放大器路 径与峰化放大器路径之间的耦合。
应注意，在实际电路实施方案中，相移及阻抗反演元件(例如，图 1到图3的相移及阻抗反演元件172、272、372)的电长度是可能适宜地 小于90度的固定值，例如在约30度到约70度的范围中的值。在较高频 率下，这个固定电长度可以转化成极短的物理长度，所述物理长度是难 以用被实施为基板上的印刷导体的相移及阻抗反演元件实现的。这在基 板的介电常数较高时尤其如此，典型印刷电路板(PCB)类型的基板(例 如图3的基板310)可能是这种情况。
耦合到载波装置和/或峰化装置的并联电感电路(例如图1到图3 的电路140、141、240、241、340、341)的实施例的实施可以通过实现 电连接所述装置的相移及阻抗反演元件的电及物理长度的增加来克服这 种问题。这使实际电路实施方案尤其在相对较高频率下更是物理上可实 现和可调谐的。当寄生漏极-源极电容(例如电容234、254)优选地被 谐振掉时，可以在废弃来自焊线阵列(例如图3的焊线阵列361、363) 的作用时使线长度等于理论上所需的90度。然而，可能不希望寄生漏极 -源极电容完全谐被振掉，因为那可能引起对焊线环路高度变化的性能敏 感性增加。
现在将结合图3和图4来详细描述图1的多尔蒂放大器电路的物理 实施方案的实施例。更具体地说，图3是根据示例实施例的多尔蒂放大 器模块300的俯视图。图3应随图4同时查看，图4是图3的模块300 的一部分沿着线4-4的横截面侧视图。多尔蒂放大器模块300包括基板 310、功率分离器320(例如图1、图2的功率分离器120、200)、载波 放大器管芯332(例如图1的载波放大器管芯132)、峰化放大器管芯352 (例如图1的峰化放大器管芯152)、相移及阻抗反演元件372(例如图1 的相移及阻抗反演元件172)、耦合到载波放大器管芯332的第一并联阻 抗电路340(例如，图1的电路140)、耦合到峰化放大器管芯352的第二并联阻抗电路341(例如图1的电路141)以及各种其它电路元件，其 将下文加以更详细地论述。
举例来说，多尔蒂放大器模块300可以被实施为连接盘网格阵列 (LGA)模块。因此，基板310具有组件安装表面312和连接盘表面314。 可以视情况用包封材料430(例如塑料包封物)覆盖组件安装表面312 和安装到所述表面312的组件。在替代实施例中，组件可能包含在空气 腔内，所述空气腔由上覆安装表面312的各种结构(未示出)限定。
根据实施例，基板310相对较小，其提供特别紧密的多尔蒂放大器。 举例来说，组件安装表面312的宽度(图3中的水平尺寸)和长度(图 3中的竖直尺寸)可在约5毫米(mm)到约20mm的范围内，但所述 宽度和/或长度也可更小或更大。举例来说，在特定实施例中，组件安装 表面的宽度可为约10mm且长度可为约6mm。
举例来说，基板300可以是具有多个由介电材料分隔开的金属层 410、411、412、413、414、415的多层有机基板(例如由PCB材料形 成)。根据实施例，利用底部金属层410来提供LGA的可从外部接近的 导电着陆衬垫316、317、318、319、345、349，其中在图3中用虚线框 指示一些示例着陆衬垫316到319、345、349的位置。这些着陆衬垫316 到319、345、349(其它未示出)实现多尔蒂放大器模块300到独立基 板(未示出)上的表面安装，所述独立基板提供与RF系统的其它部分 的电连接性。虽然模块300被描绘为LGA模块，但可替换的是，模块 300可被封装为引脚网格阵列模块、方形扁平无引脚(QFN)模块或另 一类型的封装。
基板310的一个或多个其它金属层(例如层411、412)可用于传送 DC电压(例如DC偏置电压)并用于提供接地参考。其它层(例如层 413、414)可用于通过模块300传送RF信号和其它信号。另外，图案 化金属层415可形成于基板310的安装表面312上。如下文将更详细地 论述，图案化金属层415可以包括在安装表面312上的多个导电触点和 迹线344、348、390到397，其有助于电连接到管芯和可安装到安装表 面312的其它组件。此外，相移及阻抗反演元件372可由图案化金属层 415的一部分(或由一个或多个其它导电层的部分)形成。导电通孔(例 如通孔420、421)提供在金属层410到415之间的电连接性。
载波放大器管芯332和峰化放大器管芯352中的每一个是单片功率 晶体管集成电路(IC)，其在运行期间可产生大量热量。此外，载波放大 器管芯332和峰化放大器管芯352中的每一个还需要到接地参考的通路。 因此，在实施例中，基板310还包括与载波放大器管芯332和峰化放大 器管芯352耦合(例如，通过焊料、钎焊材料、银烧结物或其它管芯附 接材料耦合)的多个导电和导热沟槽480。沟槽480延伸穿过第一管芯 安装区域302和第二管芯安装区域303中的基板厚度，以提供散热器和 到载波放大器管芯332和峰化放大器管芯352的接地参考通路。举例来 说，导电沟槽480可用铜或其它导热和导电材料填充。在替代实施例中， 可用导电条(例如铜条)或用热通孔替换沟槽480。
参考图3中的模块300的俯视图，在基板310的安装表面312处限 定多个不重叠区域。更具体地说，不重叠区域包括输入信号和分离器区 域301、第一管芯安装区域302、第二管芯安装区域303、帧间放大器阻 抗反相器区域304以及输出匹配区域305。在输入信号和分离器区域301 内，暴露在连接盘表面314处的导电着陆衬垫316通过基板310电耦合 到安装表面312处的导电触点390。着陆衬垫316和触点390以及其间 的电连接充当模块300的RF输入节点(例如图1的RF输入节点112)。
功率分离器320耦合到输入信号区域301中的安装表面312。根据 实施例，功率分离器320可以包括一个或多个离散管芯和/或组件，但在 图3中将功率分离器320表示为单个元件。功率分离器包括输入端322 (例如图1的输入122)以及两个输出端324、326(例如图1的输出124、 126)。输入端322(例如通过如所示的焊线)电耦合到导电触点390以 接收输入RF信号。此外，输出端324、326(例如通过如所示的另外的 焊线)电耦合到安装表面312处的导电触点391、392。功率分离器320 被配置成将通过输入端322接收的输入RF信号的功率分离成第一和第 二RF信号(例如载波信号和峰化信号)，所述信号在输出端324、326 处产生。此外，功率分离器320可以包括第一相移元件，其被配置成向 在输出端326处提供的RF信号施加约90度相移。如先前所论述，功率 分离器320可由定值无源组件组成，或功率分离器320可包括可变移相 器和/或衰减器(例如，同图2的功率分离器200一样)。
如先前所论述，第一RF信号和第二RF信号可具有相等或不等的 功率。在输出端324处产生且传送到导电触点391的第一RF信号通过 载波放大器路径放大。所述载波放大器路径包括安装在输入信号区域 301内的输入电路370(例如图1的输入电路170)、安装在第一管芯安 装区域302内的载波放大器管芯332(例如图1的管芯132)、在帧间放 大器阻抗反相器区域304内连接到基板310的阻抗反演元件372(例如 图1的阻抗反演元件172)以及连接到载波放大器管芯332的输出端338 的并联电感电路340(例如图1的并联电感电路140)。
输入电路370电连接在导电触点391与导电触点393之间。虽然图 3中并未示出细节，但是输入电路370可包括多个离散和/或集成组件(例 如电感器和电容器)，其被配置成在第一功率分离器输出324与到载波管 芯332的输入之间提供适当阻抗匹配。
导电触点393(例如用焊线360)电耦合到载波放大器管芯332的 RF输入端333，以便将用于放大的RF载波信号提供到载波放大器管芯 332。载波放大器管芯332的所示出实施例体现二级放大器。更具体地说， 载波放大器管芯332的电组件包括RF输入端333、输入匹配网络334、 驱动晶体管335、中间级匹配网络336、输出晶体管337以及RF输出端 338。驱动晶体管335和输出晶体管337串联耦合在输入端333与输出端 338之间。驱动晶体管335被配置成向载波信号施加相对低的增益，且 输出晶体管337被配置成向通过驱动晶体管335初步放大之后的载波信 号施加相对高的增益。在其它实施例中，载波放大器管芯332可体现单 级放大器或可包括超过两个放大级。
晶体管335、337中的每一个可为场效应晶体管(FET)(例如，金 属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、 高电子迁移率晶体管(HEMT)，等等)。可替换的是，晶体管335、337 中的每一个可为双极结型晶体管(BJT)。本文中对常用于描述FET的“栅 极”、“漏极”和“源极”的提及并不意图为限制性的，因为这些名称中 的每一个具有用于BJT实施方案的类似特征。
管芯332的输入端333通过输入匹配网络334电耦合到晶体管335 的栅极端，且晶体管335的漏极端通过中间级匹配网络336电耦合到晶 体管337的栅极端。根据实施例，晶体管337的漏极端电耦合到输出端 338。因此，通过载波放大器管芯332的信号路径的方向是从RF输出端 333朝着RF输出端338延伸，所述方向由箭头330指示。
在RF输出端338处通过载波放大器管芯332产生放大的RF载波 信号。在实施例中，RF输出端338利用第一焊线阵列361(即多个并联 的间距小的焊线)电耦合到相移及阻抗反演元件372的第一端，所述相 移及阻抗反演元件372至少部分地暴露在安装表面312处。
此外，根据实施例，RF输出端338通过第一并联电感电路340电 耦合到着陆衬垫345。第一并联电感电路340包括呈一组焊线342形式 的电感元件(例如图1的并联电感元件142)，其与呈片状电容器形式的 电容器343(例如图1的并联电容器143)串联。焊线342从RF输出端 338延伸到导电迹线398。电容器343具有耦合到导电迹线398的第一端 和耦合到导电衬垫344的第二端。导电衬垫344通过基板310电连接着 陆衬垫345。当与较大RF系统集成时，着陆衬垫345可以连接到系统接 地。
根据实施例，焊线342被配置成提供足以谐振掉晶体管337的至少 一些漏极-源极电容的电感。如上文详细论述，这使得相移及阻抗反演元 件372的电及物理长度与可以在模块300不包括第一并联电感电路340 的情况下使用的电及物理长度相比能够增加。举例来说，焊线342可以 被配置成具有在约0.5pH到约5.0pH的范围中的电感值，但焊线342 也可以被配置成具有更小或更大的电感值。尽管所示实施例将并联电感 元件示出为一组两个焊线342，但其它实施例可以包括更多或更少焊线 来实现所需电感值。另外，可以通过焊线342的环路高度的变化来控制 电感值。
如先前所论述，并联电容器343具有一个电容值，所述电容值被选 择以在导电迹线398处提供用于RF电信号的虚拟接地参考电压，以使 得焊线342充当到RF接地电压的并联电感。合意的是，并联电容器343 在频带内串联谐振。举例来说，并联电容器343的电容值可在约5.6pF 到约33.0pF的范围中，或更具体地在约8.0pF到约12.0pF的范围中， 但所述电容值也可能更小或更大。
在实施例中，因为迹线398对应于RF冷点节点，所以迹线398可 用于向晶体管337的输出端338提供DC偏置电压。相应地，在实施例 中，迹线398还可以通过基板310耦合到着陆衬垫318。着陆衬垫318 又可以耦合到在RF系统中最终与模块300连接的漏极偏置电路。
根据实施例，载波放大器管芯332的RF输出端338包括细长第一 衬垫，其被配置成使得焊线361能够被连接到第一衬垫，以使得焊线361 在与通过载波放大器管芯332的信号路径的方向角向偏移(例如与其垂 直)的方向上延伸(例如，焊线361可在由箭头350指示的方向上延伸) 另外，RF输出端338可包括细长第二衬垫，其被配置成使得对应于并联 电感电路340的并联电感元件的焊线342能够连接到第二衬垫，以使得 焊线342在与通过载波放大器管芯332的信号路径的方向基本上平行的 方向上延伸(即，焊线342可在由箭头330指示的方向上延伸)。如图3 中所示，焊线阵列342的焊线在与通过载波放大器管芯332的RF信号 路径相同的方向上对齐(例如，在由箭头330所指示的方向上对齐)。在 实施例中，焊线阵列342、361相对于彼此被垂直地布置在管芯332的相 邻侧边处。
如上文所提及，RF输出端338通过焊线阵列361电耦合到定位于 帧间放大器阻抗反相器区域304中的相移及阻抗反演元件372。根据实 施例，相移及阻抗反演元件372是用电长度约为拉姆达/4(λ/4)或更小 的传输线(例如微带线)来实施的。传输线具有接近载波放大器管芯332 的第一端(且更具体地说，在RF输出端338的焊线长度内)，以及接近 峰化放大器管芯352的第二端(且更具体地说，在峰化放大器管芯352 的RF输出端358的焊线长度内)。如本文中所使用，“在焊线长度内” 意味着在约125微米与约200微米之间的距离内，但所述术语也可能意 味着更小或更大的距离。根据实施例，相移及阻抗反演元件372可由模 块基板310的一个或多个金属层(例如图4的层413和/或层414中的一 个或两个)中的一部分形成，和/或可形成于模块基板310的表面上。
回到输入信号和分离器区域301中的功率分离器320，在功率分离 器320的输出端326处产生且传送到导电触点392的第二RF信号(即 峰化信号)通过峰化放大器路径放大。峰化放大器路径包括在输入信号 和分离器区域301内的输入电路374、安装在第二管芯安装区域303内 的峰化放大器管芯352(例如图1的管芯152)以及连接到峰化放大器管 芯352的输出端358的并联电感电路341(例如图1的并联电感电路141)。 如上文所提及，功率分离器320可向在输出端326处提供的RF信号施 加约90度的相移。因此，相对于在载波管芯332的输入端333处接收的 载波信号，在峰化管芯352的输入端353处接收的峰化信号的相位延迟 约90度。
输入电路374电连接在导电触点392与导电触点394之间。虽然图 3中并未示出细节，但是输入电路374可包括多个离散和/或集成组件(例 如电感器和电容器)，其被配置成在第二功率分离器输出326与到峰化管 芯352的输入之间提供适当阻抗匹配。如图3中所示，导电触点391到 394和输入电路370、374被布置成使得在输入信号和分离器区域301内的电路可以是非常紧凑的。更具体地说，所述电路被布置成使得产生峰 化信号的输出端326与产生载波信号的输出端324相比离峰化放大器管 芯352更远。此外，在峰化放大器管芯352的输出端326与RF输入端 353之间的导电路径跨接载波放大器管芯332的输出端324与RF输入端 333之间的导电路径(但也可以实施穿接)。这种跨接通过将功率分离器 输出326电耦合到导电触点392的焊线(无编号)来实现。在其它实施 例中，可在没有图3中示出的跨接/穿接配置的情况下实现相对紧凑的电 路。更具体地说，在其它实施例中，在峰化放大器管芯352的输出端326 与RF输入端353之间的导电路径可被配置成使得其不会与在载波放大 器管芯332的输出端324与RF输入端333之间的导电路径跨接(或穿 接)。
导电触点394(例如用焊线366)电耦合到峰化放大器管芯352的 RF输入端353，以便将用于放大的RF载波信号提供到峰化放大器管芯 352。峰化放大器管芯352的所示出实施例还体现二级放大器。更具体地 说，峰化放大器管芯352的电组件包括RF输入端353、输入匹配网络 354、驱动晶体管355、中间级匹配网络356、输出晶体管357以及RF 输出端358。驱动晶体管355和输出晶体管357串联耦合在输入端353 与输出端358之间。驱动晶体管355被配置成向峰化信号施加相对低的 增益，且输出晶体管357被配置成向通过驱动晶体管355初步放大之后 的峰化信号施加相对高的增益。在其它实施例中，峰化放大器管芯352可体现单级放大器或可包括超过两个放大级。同样，晶体管355、357 中的每一个可为FET或BJT。
管芯352的输入端353通过输入匹配网络354电耦合到晶体管355 的栅极端，且晶体管355的漏极端通过中间级匹配网络356电耦合到晶 体管357的栅极端。根据实施例，晶体管357的漏极端电耦合到输出端 358。相应地，通过载波放大器管芯352的信号路径的方向是从第一侧边 701朝着第二侧边702延伸，或从RF输入端353朝着RF输出端358延 伸，所述方向由箭头350指示。
在RF输出端358处通过峰化放大器管芯352产生放大的RF峰化 信号。在实施例中且如上文所提及，RF输出端358用焊线阵列363电耦 合到阻抗反相器元件372，且RF输出端358充当组合节点380(例如图 1的组合节点180)，放大的和延迟的载波放大器信号在所述组合节点380 处与放大的峰化放大器信号同相地组合。
此外，根据实施例，RF输出端358通过第二并联电感电路341电 耦合到着陆衬垫349。第二并联电感电路341包括呈一组焊线346形式 的电感元件(例如图1的并联电感元件146)，其与呈片状电容器形式的 电容器347(例如图1的并联电容器147)串联。焊线346从RF输出端 358延伸到导电迹线395。电容器347具有耦合到导电迹线395的第一端 和耦合到导电衬垫348的第二端。导电衬垫348通过基板310电连接着 陆衬垫349。当与较大RF系统集成时，着陆衬垫349可以连接到系统接 地。
根据实施例，焊线346被配置成提供足以谐振掉晶体管357的至少 一些漏极-源极电容的电感。如上文详细论述，这使得相移及阻抗反演元 件372的电及物理长度与可以在模块300不包括第一并联电感电路341 的情况下使用的电及物理长度相比能够增加。举例来说，焊线346可以 被配置成具有在约0.5pH到约5.0pH的范围中的电感值，但焊线346 也可以被配置成具有更小或更大的电感值。尽管所示实施例将并联电感 元件示出为一组两个焊线346，但其它实施例可以包括更多或更少焊线 来实现所需电感值。另外，可以通过焊线346的环路高度的变化来控制 电感值。
如先前所论述，并联电容器347具有一个电容值，所述电容值被选 择以在导电迹线395处提供用于RF电信号的虚拟接地参考电压，以使 得焊线346充当到RF接地电压的并联电感。合意的是，并联电容器347 在频带内串联谐振。举例来说，并联电容器347的电容值可在约5.6pF 到约33.0pF的范围中，或更具体地在约8.0pF到约12.0pF的范围中， 但电容值也可能更小或更大。
在实施例中，因为迹线395对应于RF冷点节点，所以迹线395可 用于向晶体管357的输出端358提供DC偏置电压。相应地，在实施例 中，迹线395还可以通过基板310耦合到着陆衬垫317。着陆衬垫317 又可以耦合到在RF系统中最终与模块300连接的漏极偏置电路。
峰化放大器管芯352的RF输出端358包括细长第一衬垫(例如衬 垫738)，其被配置成使得第一焊线阵列363中的焊线能够被连接到第一 衬垫，以使得所述焊线在与通过峰化放大器管芯352的信号路径的方向 角向偏移(例如与其垂直)的方向上延伸(例如，焊线363可在由箭头 330指示的方向上延伸)。另外，RF输出端358可包括细长第二衬垫(例 如图5的衬垫739)，其被配置成使得第二焊线阵列364中的焊线能够被 连接到第二衬垫以使得所述焊线在与通过载波放大器管芯352的信号路 径的方向基本上平行的方向上延伸(即，焊线364可在由箭头350指示 的方向上延伸)。又另外，峰化放大器管芯352的RF输出端358可包括 细长第三衬垫(例如衬垫740)，其被配置成使得第三焊线阵列346中的 焊线能够连接到第三衬垫，以使得所述焊线在与通过峰化放大器管芯 352的信号路径的方向角向偏移(例如与其垂直)的方向上延伸(例如， 焊线346可在与由箭头330指示的方向偏移180度的方向上延伸)。
通过峰化放大器管芯352的信号路径的方向是从RF输入端353延 伸到RF输出端358，所述方向由箭头350指示。如图3中可见，通过峰 化放大器管芯352和载波放大器管芯332的信号路径以明显不同的方向 延伸，且更具体地说，在图3的实施例中，信号路径是垂直的。
根据实施例，除RF输出端338、358的配置以外，峰化放大器管芯 352在结构上可能与载波放大器管芯332相同，意味着所述两个管芯332、352包括以相同方式布置和互连的相同结构元件和电元件。根据另一实 施例，峰化放大器管芯352和载波放大器管芯332在大小上也相同，致 使多尔蒂放大器模块300成为对称多尔蒂放大器。在替代实施例中，峰 化放大器管芯352和载波放大器管芯332可以具有不同大小，致使多尔 蒂放大器模块300成为非对称多尔蒂放大器。举例来说，峰化放大器管 芯352可按比率(例如1.6∶1、2∶1或一些其它比例)大于载波放大器管 芯332。
无论哪种方式，每个管芯332、352形状为矩形，具有平行的第一 侧边和第二侧边，以及在第一侧边与第二侧边之间延伸的平行的第三侧 边和第四侧边。在每个管芯332、352中，RF输入端333、353接近管芯 的第一侧边，且RF输出端338、358的部分可接近管芯的第二侧边。在 实施例中，每个管芯332、352的第一侧边朝着输入信号区域301取向， 且管芯332、352的第一侧边相对于彼此垂直布置。换句话说，结构相同 的载波放大器管芯332和峰化放大器管芯352耦合到基板310的安装表 面312，以使得管芯332、352彼此垂直，致使通过管芯332、352的RF 信号路径也彼此垂直。即使管芯332、352可相对近地放置在一起，但其 垂直取向可显著减少通过管芯332、352载送并由其放大的信号之间的耦 合。
如上文所提及，RF输出端358通过焊线阵列363电耦合到阻抗及 阻抗反演元件372。因此，通过焊线阵列361、相移及阻抗反演元件372 和焊线阵列363在峰化放大器管芯352的RF输出端358处接收由载波 放大器管芯332产生的放大的载波信号。还在RF输出端358处接收由 峰化放大器管芯352产生的放大的峰化信号，且模块300被配置成使得 放大的载波信号和峰化信号到达输出端358(或组合节点380)并在此处 彼此同相地组合。
如上文详细论述，在一些操作频率阈值以上，载波管芯332和峰化 管芯352的输出端338、358之间的直线距离362将过长而无法容纳相移 及阻抗反演元件，唯一依赖于所述相移及阻抗反演元件(即没有并联电 感电路340、341)来谐振掉晶体管337、357的源极-漏极电容。更具体 地说，如果依赖于相移及阻抗反演元件372来谐振掉晶体管337、357 的漏极-源极电容的全部效应，那么相移及阻抗反演元件372的所需长度 针对高于高频率阈值的操作频率可能明显短于输出端338、358之间的直 线距离362。根据各种实施例，这个问题通过包括并联电感电路340、341 中的一个或两个来解决，所述并联电感电路340、341中的每一个至少部 分地谐振掉晶体管337、357的漏极-源极电容。换句话说，鉴于相移及 阻抗反演元件372将会具有第一物理长度(且因此具有第一电长度)，如 果模块300不包括两个并联电感电路340、341，那么在模块300中包括 并联电感电路340、341时，相移及阻抗反演元件372可能具有更长物理 长度(且因此具有更长电长度)。根据实施例，选择并联电感电路340、 341的电感值以确保相移及阻抗反演元件372可被设计成具有至少与输 出端338、358之间的距离362一样长的物理长度。
根据实施例，RF输出端358(或组合节点380)利用焊线阵列364 电耦合到安装表面312处的导电输出迹线396。如图3中所示，焊线阵 列364中的焊线在与通过峰化放大器管芯352的RF信号路径相同的方 向上对齐(例如，在由箭头350所指示的方向上对齐)。在实施例中，焊 线阵列363、364相对于彼此被垂直地布置在管芯352的相邻侧边处，焊 线阵列346、364还相对于彼此被垂直地布置在管芯352的相邻侧边处， 且焊线阵列363、346被彼此平行地布置在峰化放大器管芯352相对侧边 处。相应地，即使焊线阵列363、364及焊线阵列346、364可相对近地 放置在一起，但其垂直取向可显著减少通过焊线阵列346、363、364载 送的RF信号的耦合。
在实施例中，输出阻抗匹配网络384和/或去耦电容器386可沿着输 出迹线396耦合。输出阻抗匹配网络384用以将适当负载阻抗呈递到组 合节点380。虽然图3中并未示出细节，但是输出阻抗匹配网络384可 包括各种离散和/或集成组件(例如电容器、电感器和/或电阻器)以提 供所需阻抗匹配。输出阻抗匹配网络384通过基板310电耦合到暴露在 连接盘表面314处的导电着陆衬垫319。着陆衬垫319充当模块300的 RF输出节点(例如图1的RF输出节点114)。
除先前所论述的偏置电路连接(例如，包括元件317、318、395、 398)以外，模块300还可包括另外的偏置电路和/或偏置电路连接，其 被配置成将栅极偏置电压和漏极偏置电压提供到驱动晶体管和输出晶体 管335、355、337、357中的一些或全部。举例来说，除了其它以外，偏 置电路可包括多个着陆衬垫(在基板310的连接盘表面314处)、触点(在 基板310的安装表面312处)以及其它导电结构和电路。提供给晶体管 335、355、337、357的栅极和/或漏极的偏置电压有助于模块的多尔蒂 运行。举例来说，可以偏置载波放大器管芯332的晶体管335、337以便 在AB类模式下运行，且可以偏置峰化放大器管芯352的晶体管355、357以便在C类模式下运行。上文所描述的配置与非反相多尔蒂放大器 相对应。在替代实施例中，可作出修改，以将模块300配置成充当反相 多尔蒂放大器。
上文所描述的实施例包括双向多尔蒂功率放大器实施方案，其包括 载波放大器和一个峰化放大器。根据其它实施例，多尔蒂功率放大器可 包括超过一个峰化放大器，或可修改模块300以实施除多尔蒂放大器以 外类型的放大器。换句话说，被配置成包括用于至少部分地谐振掉放大 器的晶体管的漏极-源极电容的并联电感电路的模块因此可用于除本文 中所示和论述的那些放大器配置以外的放大器配置中。
在不脱离本发明的主题的范围的情况下，可对模块300作出各种修 改。举例来说，虽然基板310在图4中被描绘成包括五个金属层410到 414，但可替换的是，可以使用包括更多或更少金属层的基板。另外，可 替换的是，可以使用其它类型的基板，包括陶瓷基板或其它类型的基板。 另外，替代实施例可包括功率分离器和/或被配置成倒装芯片的放大器管芯。又另外，可以非垂直方式布置载波放大器管芯332和/或峰化放大器 管芯352和/或焊线阵列342、346、360、361、363、364的各种集合中 的特定一个集合，只要在其相应的取向之间(例如在阵列361与阵列342 之间、在阵列363与阵列364之间以及在阵列364与阵列346之间)存 在显著角向间隔(例如45度或更大的角向间隔)。此外，载波放大器管 芯332和峰化放大器管芯352中的每一个可包括可沿着每个路径330、350实施的单级放大器或两个不同的放大器管芯(一个驱动放大器管芯 以及一个输出放大器管芯)。
在图3中示出并联电感电路340、341的特定示例实施例，其中每 个并联电感电路340、341包括呈一组焊线342、346形式的并联电感。 在替代实施例中，可以不同方式来配置并联电感电路中的并联电感。此 外，尽管图3示出并联电感电路340、341耦合到载波放大器管芯332 和峰化放大器管芯352两者的实施例，但其它实施例可以包括仅耦合到 载波管芯或峰化管芯中的一个的并联电感电路。
提供图5以示出两个上述替代实施例。更具体地说，图5是根据另 一示例实施例的多尔蒂放大器模块500的俯视图。多尔蒂放大器模块500 与图3的多尔蒂放大器模块300具有许多相似之处，并且在模块500的 特征与模块300的类似特征基本上相似或相同的情况下使用相同参考标 号。与模块300的类似特征基本上相似或相同的模块500的特征的各种细节和实施例同样适用于对模块500的描述。为简洁起见，此处不重复 那些细节和实施例。
模块500与模块300在至少两个方面有所不同。第一，鉴于模块300 包括耦合到载波放大器管芯332并耦合到峰化放大器管芯352的并联电 感电路340、341，模块500包括仅耦合到载波放大器管芯332的并联电 感电路540。在峰化放大器侧处，模块500的确包括耦合到导电迹线395 的焊线阵列546(其又通过基板310耦合到着陆衬垫317)，但组件的组 合意图是使得AC偏压能够提供给峰化放大器管芯352的输出端358， 而不是提供为了谐振掉峰化放大器管芯352的一些输出漏极-源极电容 的并联电感电路。在再一实施例中，并联电感电路(用于谐振掉漏极- 源极电容)可以耦合到峰化放大器管芯的输出端，而并联电感电路(用 于谐振掉漏极-源极电容)可能不会耦合到载波放大器管芯的输出端。
模块300、500之间的另一个显著差异在于耦合到载波放大器管芯 332的输出端338的并联电感电路540的配置。更具体地说，并联电感 电路540包括呈焊线阵列542形式的第一电感和呈并联耦合的片状电感 器543、544形式的第二电感，其中第一电感与第二电感串联耦合。更具 体地说，焊线阵列542耦合在载波放大器管芯332的输出端338与安装 表面312上的导电衬垫545之间，且并联耦合的片状电感器543、544 各自具有耦合到导电衬垫545的第一端和耦合到导电迹线398的第二端。 由并联电感电路540提供的并联电感具有一电感值，所述电感值是焊线 阵列542和并联耦合的片状电感器543、544的电感的组合。在其它实施 例中，电感组件的其他组合可以被布置成提供并联电感电路的并联电感。
图6是根据示例实施例的用于制造多尔蒂放大器模块(例如图3的 多尔蒂放大器模块300)的方法的流程图。该方法在框602中以制造基 板(例如，图3的基板310)开始，该基板包括被布置成向随后附接的 离散管芯和部件提供所需电连接性的多个导电特征(例如，着陆衬垫、 触点、导电迹线和导电通孔)。如先前所论述，可以在基板的安装表面(例 如图3的表面312)处限定多个不重叠区域(例如图3的区域301到305)。 在安装区域(例如图3的区域302、303)内，基板可以包括导电散热特 征(例如图4的导电沟槽480)。此外，在实施例中，基板可以包括一个 或多个传输线元件(例如图3的相移及阻抗反演元件372)，其物理和电长度如上文详细描述来配置。
在框604中，将第一和第二放大器管芯(例如图3的载波和峰化放 大器管芯332、352)附接到处于管芯安装区域中的基板的安装表面。如 先前所论述，第一和第二放大器管芯被附接成使得通过该管芯的RF信 号路径以基本上不同的方向取向(或角向分隔)。举例来说，第一和第二 放大器管芯可以附接到基板，以使得管芯和通过所述管芯的RF信号路径基本上彼此垂直。如上文详细描述，在各种实施例中，放大器管芯可 以包括输出端(例如图3的端338、358)，其被配置成使得焊线阵列(例 如图3、图5的焊线阵列342、346、361、363、364、542、546)能够耦 合到管芯以使得所述焊线阵列垂直于通过管芯的信号方向(例如方向 330、350)延伸。
在框606中，将另外的离散组件附接到基板的安装表面，且将各种 部件与另外的焊线(例如，包括图3的焊线360、366)和/或其它导电 耦合构件电连接在一起。最后，在框608中，上覆基板的安装表面的各 种管芯和组件(例如使用图4的包封材料430)被包封，或以其它方式 被包含(例如包含在空气腔封装配置内)以完成模块。
放大器模块和多尔蒂放大器的实施例包括第一和第二功率晶体管 管芯及耦合到基板的相移及阻抗反演元件。第一功率晶体管管芯包括集 成在第一功率晶体管管芯内的第一晶体管，且第一晶体管包括第一漏极 端和对应于所述第一漏极端的第一本征漏极节点。第二功率晶体管管芯 包括集成在第二功率晶体管管芯内的第二晶体管，且第二晶体管包括第 二漏极端和对应于所述第二漏极端的第二本征漏极节点。相移及阻抗反 演元件连接在第一漏极端与第二漏极端之间，第一本征漏极节点与第二 本征漏极节点之间的总电长度为九十度，且所述相移及阻抗反演元件具 有小于九十度的第一电长度。模块或多尔蒂放大器还包括耦合到第一导 电端的第一并联电感电路。第一并联电感电路包括具有第一电感值的第 一并联电感，所述第一并联电感至少部分地谐振掉第一晶体管的漏极- 源极电容而影响相移及阻抗反演元件的第一电长度。
先前详细描述本质上仅为说明性的，且并不希望限制主题的实施例 或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充 当例子、个例或说明”。本文中描述为示例性的任何实施方案未必解释为 比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术 或详细描述中呈现的任何所表达或暗示的理论的限定。
本文中包含的各图中所示出的连接线意图表示各种元件之间的示 例性功能关系和/或物理耦合。应注意，许多替代或额外的功能关系或物 理连接可存在于主题的实施例中。此外，本文中还可仅出于参考的目的 使用特定术语，且因此所述特定术语并不希望具有限制性，且除非上下 文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值 术语并不暗示序列或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、 交汇处、信号线、导电元件或类似物，在“节点”处存在给定信号、逻 辑电平、电压、数据模式、电流或量。另外，两个或更多个节点可以通 过一个物理元件实现(并且尽管在共同节点处接收或输出，但是仍然可 以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本 文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件 直接接合到另一元件(或直接与另一元件通信)，且不一定以机械方式接 合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件 直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元 件连通)，且不一定以机械方式接合。因此，尽管图中所示的示意图描绘 元件的一个示例性布置，但另外的介入元件、装置、特征或组件可存在 于所描绘的主题的实施例中。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解，存 在大量变化。还应了解，本文中所描述的所述一个或多个示例性实施例 并不希望以任何方式限制所主张的主题的范围、适用性或配置。实际上， 以上详细描述将向本领域的技术人员提供用于实施所描述的一个或多个 实施例的方便的指南。应理解，可以在不脱离由权利要求书所限定的范 围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范 围包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (10)

1.一种放大器模块，其特征在于，包括：
具有安装表面的基板；
耦合到所述安装表面的第一功率晶体管管芯，其中所述第一功率晶体管管芯包括集成在所述第一功率晶体管管芯内的第一晶体管，且其中所述第一晶体管包括第一漏极端和对应于所述第一漏极端的第一本征漏极节点；
耦合到所述安装表面的第二功率晶体管管芯，其中所述第二功率晶体管管芯包括集成在所述第二功率晶体管管芯内的第二晶体管，且其中所述第二晶体管包括第二漏极端和对应于所述第二漏极端的第二本征漏极节点；
连接在所述第一漏极端与所述第二漏极端之间的相移及阻抗反演元件，其中所述第一本征漏极节点与所述第二本征漏极节点之间的总电长度为九十度，且所述相移及阻抗反演元件具有小于九十度的第一电长度；以及
耦合到第一导电端的第一并联电感电路，其中所述第一并联电感电路包括具有第一电感值的第一并联电感，所述第一并联电感至少部分地谐振掉所述第一晶体管的漏极-源极电容而影响所述相移及阻抗反演元件的所述第一电长度。
2.根据权利要求1所述的放大器模块，其特征在于，所述第一并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感，其处于所述第一漏极端与导电触点之间；及
并联电容，其具有耦合到所述导电触点的第一端和被配置成耦合到接地参考的第二端。
3.根据权利要求2所述的放大器模块，其特征在于，所述并联电容具有在所述导电触点处产生射频(RF)冷点的电容值，且其中所述放大器模块进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
4.根据权利要求1所述的放大器模块，其特征在于，所述并联电感电路包括：
呈第一焊线阵列形式的所述第一并联电感，其处于所述第一漏极端与第一导电触点之间；
呈片状电感器形式的第二并联电感，其具有耦合到所述第一导电触点的第一端和耦合到第二导电触点的第二端；以及
并联电容，其具有耦合到所述第二导电触点的第一端和被配置成耦合到接地参考的第二端。
5.根据权利要求4所述的放大器模块，其特征在于，所述并联电容具有在所述导电触点处产生射频(RF)冷点的电容值，且其中所述放大器模块进一步包括：
导电路径，其被配置成接收所述RF冷点处的偏置电压。
6.根据权利要求1所述的放大器模块，其特征在于，进一步包括：
耦合到第二导电端的第二并联电感电路，其中所述第二并联电感电路包括具有第二电感值的第二并联电感，所述第二并联电感至少部分地谐振掉所述第二晶体管的漏极-源极电容而进一步影响所述相移及阻抗反演元件的所述电长度。
7.根据权利要求1所述的放大器模块，其特征在于，所述第一功率晶体管管芯是多尔蒂功率放大器的载波放大器管芯，且所述第二功率晶体管管芯是多尔蒂功率放大器的峰化放大器管芯。
8.根据权利要求1所述的放大器模块，其特征在于，所述第一功率晶体管管芯是多尔蒂功率放大器的峰化放大器管芯，且所述第二功率晶体管管芯是多尔蒂功率放大器的载波放大器管芯。
9.根据权利要求1所述的放大器模块，其特征在于，所述第一放大器管芯和所述第二放大器管芯是彼此垂直地被布置。
10.一种多尔蒂放大器，其特征在于，包括：
具有安装表面的基板；
耦合到所述安装表面的载波放大器管芯，其中所述载波放大器管芯包括具有第一漏极端的和对应于所述第一漏极端的第一本征漏极节点的第一晶体管；
耦合到所述安装表面的峰化放大器管芯，其中所述峰化放大器管芯包括具有第二漏极端的和对应于所述第二漏极端的第二本征漏极节点的第二晶体管；
连接在所述第一漏极端与所述第二漏极端之间的相移及阻抗反演元件，其中所述第一本征漏极节点与所述第二本征漏极节点之间的总电长度为九十度，且所述相移及阻抗反演元件具有小于九十度的第一电长度；以及
耦合到第一导电端或耦合到第二导电端的第一并联电感电路，其中所述第一并联电感电路包括具有第一电感值的第一并联电感，所述第一并联电感至少部分地谐振掉所述第一晶体管的漏极-源极电容或所述第二晶体管的漏极-源极电容而影响所述相移及阻抗反演元件的所述第一电长度。
CN201711255527.9A 2016-12-15 2017-12-01 具有并联电感电路的多尔蒂放大器及放大器模块 Active CN108233876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/379,789 US10284147B2 (en) 2016-12-15 2016-12-15 Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US15/379,789 2016-12-15

Publications (2)

Publication Number Publication Date
CN108233876A true CN108233876A (zh) 2018-06-29
CN108233876B CN108233876B (zh) 2023-06-16

Family

ID=60186170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711255527.9A Active CN108233876B (zh) 2016-12-15 2017-12-01 具有并联电感电路的多尔蒂放大器及放大器模块

Country Status (3)

Country Link
US (1) US10284147B2 (zh)
EP (1) EP3337037B1 (zh)
CN (1) CN108233876B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110864619A (zh) * 2018-08-27 2020-03-06 恩智浦有限公司 用于旋转角测量的磁场传感器系统和方法
CN113647015A (zh) * 2019-03-28 2021-11-12 克里公司 晶体管内负载调制

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571781B (zh) * 2015-10-08 2020-09-25 大唐移动通信设备有限公司 一种Doherty功率放大电路
US11233483B2 (en) * 2017-02-02 2022-01-25 Macom Technology Solutions Holdings, Inc. 90-degree lumped and distributed Doherty impedance inverter
US11245363B2 (en) 2017-04-24 2022-02-08 Macom Technology Solutions Holdings, Inc. Efficiency, symmetrical Doherty power amplifier
WO2018197919A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Inverted doherty power amplifier with large rf and instantaneous bandwidths
CN111480292B (zh) 2017-10-02 2024-03-29 镁可微波技术有限公司 空载调制高效功率放大器
US10673386B2 (en) 2017-12-05 2020-06-02 Nxp Usa, Inc. Wideband power amplifiers with harmonic traps
US10498292B1 (en) * 2018-06-11 2019-12-03 Nxp Usa, Inc. Amplifiers and amplifier modules having stub circuits
CN112640298A (zh) 2018-10-05 2021-04-09 镁可微波技术有限公司 低负载调制功率放大器
US11223336B2 (en) * 2018-12-05 2022-01-11 Nxp Usa, Inc. Power amplifier integrated circuit with integrated shunt-l circuit at amplifier output
EP3664287A1 (en) 2018-12-05 2020-06-10 NXP USA, Inc. Integrally-formed multiple-path power amplifier with on-die combining node structure
US11011813B2 (en) 2019-07-12 2021-05-18 Nxp B.V. Power amplifier with shielded transmission lines
CN114430884A (zh) * 2019-10-02 2022-05-03 三菱电机株式会社 多赫蒂放大器
WO2021137951A1 (en) 2019-12-30 2021-07-08 Macom Technology Solutions Holdings, Inc. Low-load-modulation broadband amplifier
US11784610B2 (en) 2020-03-03 2023-10-10 Nxp Usa, Inc. Doherty amplifier module with compact wideband impedance inverter
US11750156B2 (en) 2020-08-24 2023-09-05 City University Of Hong Kong Power amplifier
US11842957B2 (en) 2020-12-29 2023-12-12 Nxp Usa, Inc. Amplifier modules and systems with ground terminals adjacent to power amplifier die
US11581241B2 (en) 2020-12-29 2023-02-14 Nxp Usa, Inc. Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
WO2023187921A1 (ja) * 2022-03-28 2023-10-05 三菱電機株式会社 ドハティ増幅器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539733A1 (de) * 1985-11-08 1987-05-14 Oskar J Kufner Eine sende- bzw. empfangsantenne, insbesondere fuer den kurz- und/oder mittelwellenbereich
CN1236895A (zh) * 1998-05-20 1999-12-01 通用电器横河医疗系统株式会社 相控阵线圈、接收信号处理电路和磁共振成象装置
US20110204980A1 (en) * 2007-08-29 2011-08-25 Nxp B.V. Integrated doherty amplifier
CN102187570A (zh) * 2008-08-19 2011-09-14 克里公司 包括具有不同开启功率水平的并联晶体管放大器组的集成电路
US20140145791A1 (en) * 2012-05-17 2014-05-29 Nxp B.V. Amplifier circuit
JP6026062B1 (ja) * 2016-02-23 2016-11-16 三菱電機株式会社 負荷変調増幅器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973567A (en) 1997-06-16 1999-10-26 Hughes Electronics Corporation Tunable impedance matching network for a mic power amplifier module
US6424223B1 (en) 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
KR20050046731A (ko) 2002-08-19 2005-05-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고전력 도허티 증폭기 회로 및 고전력 도허티 증폭기 회로패키지
US6833761B2 (en) 2003-02-28 2004-12-21 Freescale Semiconductor, Inc. Amplifier apparatus and method thereof
WO2006016299A1 (en) 2004-08-09 2006-02-16 Koninklijke Philips Electronics N.V. Integrated f-class amplifier with output parasitic capacitance compensation
US7255573B2 (en) 2005-12-30 2007-08-14 Intel Corporation Data signal interconnection with reduced crosstalk
EP2458730B8 (en) 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
US8717102B2 (en) 2011-09-27 2014-05-06 Infineon Technologies Ag RF device with compensatory resonator matching topology
US8717099B2 (en) 2012-03-16 2014-05-06 Infineon Technologies Ag Wideband doherty amplifier circuit with peaking impedance absorption
US8653889B1 (en) 2012-09-06 2014-02-18 Alcatel Lucent Doherty amplifier having compact output matching and combining networks
EP2869463B1 (en) 2013-10-31 2016-01-06 Samba Holdco Netherlands B.V. Doherty amplifier structure
US20150372425A1 (en) 2014-06-24 2015-12-24 Qualcomm Incorporated Custom orientation of socket pins to achieve high isolation between channels without adding extra reference pins
US9337774B2 (en) 2014-09-19 2016-05-10 Freescale Semiconductor, Inc. Packaged RF amplifier devices and methods of manufacture thereof
US9979356B2 (en) 2014-12-17 2018-05-22 Nxp Usa, Inc. Magnetically coupled load modulation
US9621115B1 (en) 2015-12-11 2017-04-11 Nxp Usa, Inc. Amplifier devices with in-package transmission line combiner
US10284146B2 (en) 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539733A1 (de) * 1985-11-08 1987-05-14 Oskar J Kufner Eine sende- bzw. empfangsantenne, insbesondere fuer den kurz- und/oder mittelwellenbereich
CN1236895A (zh) * 1998-05-20 1999-12-01 通用电器横河医疗系统株式会社 相控阵线圈、接收信号处理电路和磁共振成象装置
US20110204980A1 (en) * 2007-08-29 2011-08-25 Nxp B.V. Integrated doherty amplifier
CN102187570A (zh) * 2008-08-19 2011-09-14 克里公司 包括具有不同开启功率水平的并联晶体管放大器组的集成电路
US20140145791A1 (en) * 2012-05-17 2014-05-29 Nxp B.V. Amplifier circuit
JP6026062B1 (ja) * 2016-02-23 2016-11-16 三菱電機株式会社 負荷変調増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110864619A (zh) * 2018-08-27 2020-03-06 恩智浦有限公司 用于旋转角测量的磁场传感器系统和方法
CN110864619B (zh) * 2018-08-27 2023-10-24 恩智浦有限公司 用于旋转角测量的磁场传感器系统和方法
CN113647015A (zh) * 2019-03-28 2021-11-12 克里公司 晶体管内负载调制

Also Published As

Publication number Publication date
US20180175799A1 (en) 2018-06-21
CN108233876B (zh) 2023-06-16
US10284147B2 (en) 2019-05-07
EP3337037A1 (en) 2018-06-20
EP3337037B1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
CN108233876A (zh) 具有并联电感电路的多尔蒂放大器及放大器模块
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US11108362B2 (en) Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
CN109818581B (zh) 具有沿放大器输出端间的反相器的串联组件的多路放大器
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
EP3567630B1 (en) Amplifiers and amplifier modules with ground plane height variation structures
US11050388B2 (en) Compact three-way Doherty amplifier module
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
CN117546407A (zh) 结合内部连接的输出集成晶体管放大器器件封装
CN112928995A (zh) 具有表面安装封装的载波和峰化放大器的多赫蒂放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant