CN108228392A - 控制设备 - Google Patents

控制设备 Download PDF

Info

Publication number
CN108228392A
CN108228392A CN201711308949.8A CN201711308949A CN108228392A CN 108228392 A CN108228392 A CN 108228392A CN 201711308949 A CN201711308949 A CN 201711308949A CN 108228392 A CN108228392 A CN 108228392A
Authority
CN
China
Prior art keywords
computing unit
control device
memory
another
another computing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711308949.8A
Other languages
English (en)
Other versions
CN108228392B (zh
Inventor
A.奥厄
H-W.施密特
M.施赖贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN108228392A publication Critical patent/CN108228392A/zh
Application granted granted Critical
Publication of CN108228392B publication Critical patent/CN108228392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
    • G05B19/40—Open loop systems, e.g. using stepping motor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2637—Vehicle, car, auto, wheelchair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

本发明涉及一种控制设备（10），尤其是用于内燃机的控制设备，所述控制设备具有第一计算单元（12），其特征在于，在所述控制设备（10）中布置有至少一个另一计算单元（14）、尤其是用于扩展所述第一计算单元（12）的计算功率的至少一个另一计算单元，其中所述第一和所述至少一个另一计算单元（12、14）通过至少一个总线系统（16）彼此连接。

Description

控制设备
技术领域
本发明涉及一种控制设备、尤其是一种用于内燃机的控制设备，所述控制设备具有第一计算单元。
背景技术
现在公知的控制设备通常包括电子的计算单元，所述电子的计算单元例如以嵌入式系统的形式存在。电子的计算单元的大小根据任务的复杂性而变化。
发明内容
本发明所基于的问题通过根据权利要求1所述的控制设备来解决。有利的扩展方案在从属权利要求中说明。此外，对于本发明重要的特征在随后的描述中以及在附图中被找到，其中这些特征不仅可以单独地而且可以以不同的组合对于本发明来说是重要的，而对此不再明确地指明。
本发明涉及一种控制设备、尤其是一种用于内燃机的控制设备，所述控制设备具有第一计算单元，其中至少一个另一计算单元、尤其是用于扩展第一计算单元的计算功率的至少一个另一计算单元布置在控制设备中。在此，第一和至少一个另一计算单元通过至少一个总线系统彼此连接。
第一和至少一个另一计算单元优选地被构造用于处理数据。另一计算单元例如可以被构造用于以可比较的方式如第一计算单元那样读取和/或处理和/或输出基本上同类的信息和数据。当应该在第一计算单元中实施应用、尤其是安全关键的应用时，才例如由另一计算单元来处理数据（或数据中的至少一部分）。在此，另一计算单元可以实施对第一数据的基本上同类的处理。当该应用结束时，可以以本身公知的方式使相应的第一与另一计算单元的输出数据（尤其是所处理的数据）彼此进行比较。
优选地，另一计算单元被构造用于扩展第一计算单元的计算功率。在此，另一计算单元例如可以被构造用于实施另一应用、尤其是在另一计算单元上单独实施的应用。
尤其是为了交换数据，第一和另一计算单元通过例如包括地址总线和数据总线的总线系统彼此连接。可替换地或补充地，也可能存在其它连接器件，所述连接器件能够实现在第一计算单元与另一计算单元之间的数据交换，例如能够实现至少一个耦合网络（Koppelnetz）。
在另一设计方案中，第一计算单元是如下微控制器，所述微控制器包括至少一个处理器、至少一个直接访问存储器（RAM、random access memory，也被称作“工作存储器”）和/或至少一个只读存储器（例如ROM、read only memory）。在此，至少一个另一计算单元优选地是微处理器或微控制器或数字的信号处理器或FPGA或ASIC。在一个优选的变型方案中，至少一个另一计算单元也可以包括上文提到的部件或组合中的多个部件或组合。
在优选的实施方式中，被构造为微控制器的第一计算单元可实施比较复杂的功能而且例如可以对控制设备的其它部件进行控制，尤其是其它集成电路、ICs或它们的运行。在微控制器或被分配给微控制器的存储器中，大多也存储对于运行来说必要的数据、特征场和/或程序，优选地也存储用于其它部件的对于运行来说必要的数据、特征场和/或程序。
另一计算单元，借助于另一计算单元能有利地实现第一计算单元的计算功率扩展，例如同样可以是微控制器或优选地是微处理器或数字的信号处理器或FPGA或ASIC。特殊应用集成电路被称作ASICs（英文：application specific integrated circuit）。FPGA表示现场可编程集成电路（英文：Field-Programmable Gate Array）。
在一个优选的设计方案中，第一计算单元的只读存储器被构造用于将数据转交到另一计算单元，所述另一计算单元例如是微处理器。例如可设想的是，对于另一计算单元的运行所需的程序存储在第一计算单元的只读存储器中。例如，第一计算单元可以从只读存储器中读出所需的程序并且提供给另一计算单元。
优选地，第二计算单元具有如下计算功率，所述计算功率在至少约每兆赫兹6DMips、Dhrystone MIPS、每秒数百万条指令的范围内，进一步优选地在约每兆赫兹8 DMips的范围内，由此给出对于第一计算单元有效的计算功率扩展。
在一个优选的实施方式中，第一和至少一个另一计算单元布置在第一半导体基层上、也就是说布置在同一半导体基层上。半导体基层例如被理解为芯片、即未经封装的一块半导体晶片，英文：“die”。通过将第一和另一计算单元集成在共同的半导体基层上，能够直接在半导体基层上实现第一与另一计算单元之间的通信和数据交换。以这种方式，第一和另一计算单元已经在制造时集成在共同的半导体基层上，而且尤其是在使用同一半导体制造技术或半导体制造过程的情况下制造第一和至少一个另一计算单元。
在另一特别优选的实施方式中，可以在使用“汽车设计规则”、即用于半导体制造的制造规则的情况下制造具有第一和至少一个另一计算单元的第一半导体基层，所述制造规则适合于在机动车领域中应用，由此与用于消费者（终端客户）-应用的半导体电路相比有利地实现了关于电迁移、入射、反射、故障率以及诸如此类的方面的更好的特性。由此，按照本实施方式来制造的半导体基层或包含在其中的计算单元具有特别低的故障率、比较大的应用温度范围、比较低电流消耗和高的长期可用性，从而它们尤其也非常好地适用于安全关键的应用。
在另一有利的实施方式中，第一计算单元布置在第一半导体基层上，并且至少一个另一计算单元布置在不同于第一半导体基层的另一半导体基层上。在这种情况下可设想的是，另一半导体基层借助于“Flip-Chip-Montage（倒装芯片安装）”（德文：Wende-Montage）在与朝向第一半导体基层的活跃的接触侧没有其它连接线的情况下被安装在第一半导体基层上。有利地，倒装芯片安装能够与安放另一半导体基层同时实现与第一半导体基层的电接触。
在一个设计方案中，第一和/或至少一个另一计算单元分配有至少一个高速缓冲存储器。通过是快速缓冲存储器的高速缓冲存储器，保证了对用于第一或另一计算单元的数据的快速访问。在其它有利的实施方式中，不仅可以设置“First Level Cache（第一级高速缓冲）”而且可以设置“Second Level Cache（第二级高速缓冲）”。特别优选地，按照一个实施方式，在第二计算单元的区域内也可以布置一个或多个高速缓冲存储器，所述第二计算单元例如被构造为微处理器。此外可设想的是，所述一个或多个高速缓冲存储器在第一计算单元和/或第二或另一计算单元上实施应用时是能使用的。
在另一设计方案中，至少一个另一计算单元分配有只读存储器（ROM）。在此，只读存储器尤其是被构造为具有串行数据接口的闪速存储器。在只读存储器中例如存储有用于至少一个另一计算单元的至少一个程序或软件。可替换地或补充地，用于实施通过另一计算单元设置的程序还有通过第一计算单元设置的程序可以提供给另一计算单元，例如从被分配给第一计算单元的只读存储器。
在另一设计方案中，设置有至少一个具有用于电接触的器件、尤其是接触器件的基层元件（英文：“interposer（中介层）”），其中至少一个第一半导体基层布置在基层元件的第一表面上。此外，基层元件包括对置于第一表面的第二表面，所述第二表面优选地被设置用于与载体板、例如电路载体板（印刷电路板）接触。
借助于基层元件，例如将半导体基层的比较精细地构造的连接端子转换为比较大的结构，所述比较大的结构尤其是对于与载体板或印刷电路板的连接是需要的。如上文已经提及的那样，该连接技术也被称作“Interposer（中介层）”。用作中介层的基层元件通常由玻璃或硅组成，而且例如包括接触面、重新布线、金属化通孔（Durchkontaktierungen）以及必要时活跃和/或不活跃的部件。
半导体基层例如可以借助于上面描述的倒装芯片安装或者借助于公知的键合技术被安装在基层元件的表面上。在键合技术的情况下，实现了通常与薄的连接线（键合线）的接触，所述薄的连接线从半导体基层直接被拉到基层元件上，或者反之亦然。例如通过焊接过程来实现金属线的持久的接触。
在另一设计方案中，至少一个直接访问存储器（RAM、工作存储器）布置在至少一个基层元件上，用于与第一和/或另一计算单元连接，由此提供了短的导线长度和与此相应地良好的连接条件。以这种方式，也可以针对按照本发明的控制设备设置比较大的工作存储器。
在另一设计方案中，设置有存储器-接口，用于连接至少一个另一计算单元与直接访问存储器。优选地，通过存储器-接口，另一计算单元可以与外部存储器、优选地直接访问存储器（RAM）连接。
此外可以规定：用于连接至少一个另一计算单元与直接访问存储器的存储器-接口在基层元件的上侧被引向外，而且尤其是DDR存储器-接口。
存储器-接口优选是DDR接口、即双数据速率接口（Double Data RateSchnittstelle）。DDR表示如下方法，利用所述方法，在数据总线上可以比在传统的数据总线中以更高的、尤其是双倍的数据速率来传输数据。直接访问存储器优选是DDR-SDRAM（双数据速率同步动态随机存取存储器（Double Data Rate Synchronous Dynamic RandomAccess Memory））。也可设想的是，该接口是DDR2-、DDR3-或DDR4-接口而且该直接访问存储器是DDR2-SDRAM、DDR3-SDRAM或DDR4-SDRAM。
在另一设计方案中，设置导热装置、尤其是导热片或导热垫，用于导出计算单元中的至少一个计算单元的热损耗功率。
导热装置用于导出在一个或多个计算单元运行时产生的热损耗功率。因为在控制设备中的废热不是均匀地而是根据需要是点状地并且局部地、例如在计算单元上产生，所以导热装置具有使废热分布在更大的面积上的任务，以便可以将其更高效地耦合输入到冷却体中。
此外可以规定：导热装置与计算单元中的至少一个计算单元以及壳体部分热接触，使得至少一个计算单元的热损耗功率能通过壳体部分导出，即有利地直接朝控制设备的壳体的外侧导出。
在一个优选的实施方式中，导热装置例如可以直接被放到半导体基层上，使得其与计算单元之一热接触。为了使计算单元与导热装置更好地接触，例如可以在计算单元与导热装置之间设置导热膏或液态金属。
附图说明
随后，本发明的示例性的实施方式参考附图予以阐述。在附图中：
图1示出了按照本发明的具有第一和另一计算单元的控制设备的示意图；
图2A示出了按照第一实施方式的两个计算单元的示意性装置；
图2B示出了按照第二实施方式的两个计算单元的示意性装置；
图2C示出了按照第三实施方式的两个计算单元的示意性装置；
图3示出了在一个基层元件上的两个计算单元的示意性装置，以及
图4示出了具有导热装置的示意性装置。
在所有附图中，针对功能等效的元件和参量，即使在不同的实施方式中也使用相同的附图标记。
具体实施方式
图1示出了按照本发明的控制设备10的强烈简化的示意图，所述控制设备包括第一计算单元12和另一计算单元14。在本情况下，第一计算单元12被实施为微控制器12，而且优选地包括至少一个处理器、至少一个直接访问存储器（RAM）和/或至少一个只读存储器（ROM和/或（闪速-）EEPROM）。在本情况下，另一计算单元14被实施为微处理器14，而且优选地用作针对第一计算单元12的计算功率扩展。
但是，可替换地，也可设想的是，另一计算单元14被实现为微控制器或者数字的信号处理器或者被实现为可编程的逻辑模块（FPGA）或者被实现为ASIC（特殊应用集成电路（application specific integrated circuit））。尤其是为了交换数据，第一计算单元12和另一计算单元14通过总线系统16彼此连接。
在一个优选的实施方式中，总线系统16是具有多根数据线和地址线的并行总线系统、尤其是高速总线系统。
在一个设计方案中，第一计算单元12的只读存储器被构造用于将数据转交到另一计算单元14。例如可设想的是，对于另一计算单元14的运行所需的程序被存储在第一计算单元12的只读存储器中。
按照在图2A中强烈简化并且示意性地示出的第一实施方式，另一计算单元14集成在第一计算单元12的第一半导体基层18上。有利地，另一计算单元14在共同的制造过程中与第一计算单元12一起被集成到半导体基层18上。优选地，控制设备10、尤其是计算单元12、14按照在汽车领域中常见的设计规则并且在遵循和考虑针对安全相关的电系统的标准的情况下来开发和设计，而且这样满足了ASILD（汽车安全完整性水平D）的要求。
内部总线系统16处在第一半导体基层18上，用于连接第一计算单元12与另一计算单元14。通过在一个共同的半导体基层18上布置，得到在第一与另一计算单元12、14之间的短的等待时间以及总线系统16的高总线带宽。
除了第一和另一计算单元12、14之外，优选地在半导体基层18上集成有存储元件20、诸如直接访问存储器（工作存储器、RAM、Random Access Memory）、只读存储器（ROM、PROM、（闪速-）EEPROM、非易失性存储器）、高速缓冲存储器以及必要时其它外围元件22、例如CAN-（控制器局域网络（Controller Area Network））、LIN-（局域互联网络（LocalInterconnect Network））、I2C-（内部集成电路（Inter-Integrated Circuit））、USB-、SPI-（串行外围界面（Serial Peripheral Interface））、串行或以太网-接口、PWM输出端、LCD-控制器和-驱动器以及模拟-数字-转换器、可编程数字的和/或模拟的或混合的功能块。
按照一个有利的实施方式，E/D元件24（仿真器/调试元件）集成在半导体基层18上。在微控制器的半导体元件上将在微控制器的区域内的E/D元件用作扩展是有利的，因为由此针对微控制器提供了仿真/调试应用。优选地，E/D元件24包括直接访问存储器。在一个设计方案中，E/D元件的直接访问存储器被构造为用于另一计算单元14的高速缓冲-扩展。
有利地，以这种方式也可以针对另一计算单元14实施由E/D元件24提供的分析-和诊断功能、例如设置断点（Breakpoint）。
在另一有利的实施方式中可以规定：按照本发明的至少一个另一计算单元14也被设置用于实施仿真-或调试应用，或与为此设置的E/D元件24一起被分配给第一计算单元12。换句话说，在一个实施方式中，也可以将至少一个另一计算单元14设置或布置在第一计算单元12的必要时已经存在的E/D单元24上。
按照在图2B中强烈简化并且示意性地示出的第二实施方式，另一计算单元14处在不同于第一半导体基层18的另一半导体基层26上。
除了另一计算单元14之外，另一半导体基层26可以包括E/D元件24。在这种情况下，另一半导体基层26可用作微控制器12的E/D扩展。在这种情况下，在实现另一计算单元14的情况下得到已经在上文描述的优点。
此外，第一和另一半导体元件18、26除了第一和另一计算单元12、14之外优选地包括存储元件20，诸如直接访问存储器（工作存储器、RAM、Random Access Memory）、只读存储器（ROM、PROM、（闪速-）EEPROM、非易失性存储器）、高速缓冲存储器以及必要时其它外围元件22、例如CAN-（控制器局域网络（Controller Area Network））、LIN-（局域互联网络（Local Interconnect Network））、I2C-（内部集成电路（Inter-Integrated Circuit））、USB-、SPI-（串行外围界面（Serial Peripheral Interface））、串行或以太网-接口、PWM输出端、LCD-控制器和-驱动器以及模拟-数字-转换器、可编程数字的和/或模拟的或混合的功能块。
按照在图2C中强烈简化并且示意性地示出的第三实施方式，另一计算单元14处在另一半导体基层26上，其中所述另一半导体基层26布置在第一半导体基层18上。
按照图2C的第一半导体基层18和另一半导体基层26优选地与来自图2B的半导体基层18、26功能等效地来构造。
另一半导体基层26可以借助于传统的键合方法（Bonding-Verfahren）安装在第一半导体基层18上。优选地，另一半导体基层26借助于“倒装芯片安装（德文：Wende-Montage）”在与朝向第一半导体基层18的活跃的接触侧没有其它连接线的情况下被安装在第一半导体基层18上。倒装芯片安装能够在安放同时实现半导体基层26与其周围环境的电接触。
计算单元12、14同样通过总线系统16来连接。通过将另一半导体基层26布置在半导体基层18上，得到在第一与另一计算单元12、14之间的短的等待时间以及总线系统16的高总线带宽。
按照在图3中示出的另一实施方式，第一半导体基层18布置在基层元件28上，第一计算单元12布置在所述第一半导体基层上。例如可以借助于上述“倒装芯片安装”来进行安装。在图3中示出的实施方式中，第一半导体基层18借助于键合技术安装在基层元件28的表面上。利用薄的连接线30来实现半导体基层18与基层元件28的接触。
另一半导体基层26借助于倒装芯片安装来安装在第一半导体基层18上。半导体基层26例如包括E/D元件24、另一计算单元14、直接访问存储器32、例如RAM；以及存储器-接口34、优选地DDR接口，用于连接另一计算单元14与外部存储器，以及其它存储元件、例如高速缓冲存储器和其它外围元件22。
在基层元件28的第一表面36上，存储器-接口38为了与外部存储器连接而被引向外。该接口例如可以与外部RAM、优选地DDR-SDRAM连接。同样，也可设想的是，将外部RAM直接安装在基层元件上。例如，存储器-接口38可以以机械方式构造为BGA（英文：ball gridarray（球阵列封装））-类型。
在一个优选的实施方式中，在基层元件28的第二表面40上布置焊料球42（英文solder balls），所述第二表面对置于第一表面36。这些焊料球42可以通过焊接例如与载体板（未绘出）连接。
此外，在所示出的实施方式中，基层元件28与只读存储器44、尤其是具有串行数据接口（例如SPI）的闪速存储器连接。例如，用于另一计算单元14的数据可以储存在只读存储器44中。在这种情况下，只读存储器44被构造用于将数据转交到另一计算单元14，或通过基层元件28与所述另一计算单元连接或能与所述另一计算单元连接。
按照在图4中示出的实施方式，导热装置46被设置用于将计算单元12、14中的至少一个计算单元的热损耗功率导出。为此，导热装置46与计算单元之一、优选地与两个计算单元12、14热接触。计算单元12、14布置在半导体基层18、26上，而且在图4中示出的实施方式中被导热装置覆盖。为了计算单元12、14与导热装置46更好地接触，例如可以在计算单元12、14与导热装置46之间设置导热膏或液态金属。导热装置46实现了与控制设备10的壳体的热连接。壳体部分48在图4中示意性地被勾画出。因此，通过在图4中描绘的实施方式，实现了图4中的计算单元“向上”的散热。
在一个优选的实施方式中，导热装置46的Rth的热阻在大约4-6K/W（开尔文每瓦特）之间。
在另一优选的实施方式中，第一计算单元12（图2A）分配有超过一个另一计算单元14。例如，被构造为微控制器的第一计算单元12可分配有两个或者四个微处理器，所述微处理器就上述描述的意义下表示另一计算单元14。特别优选地，计算单元12、14中的每个计算单元都可拥有自己的本地的高速缓冲存储器、尤其是第一级高速缓冲。
在特别优选的实施方式中可能的是，将至少一个另一计算单元14布置在E/D扩展24（图2A）上、即与用于第一计算单元12的必要时存在的E/D扩展24相结合。由此可能的是，例如在相同的半导体制造过程中如第一计算单元12那样制造了实现第一计算单元12的计算功率扩展的另一计算单元14。

Claims (13)

1.控制设备（10），尤其是用于内燃机的控制设备，所述控制设备具有第一计算单元（12），其特征在于，在所述控制设备（10）中布置有至少一个另一计算单元（14）、尤其是用于扩展所述第一计算单元（12）的计算功率的至少一个另一计算单元，其中所述第一和所述至少一个另一计算单元（12、14）通过至少一个总线系统（16）彼此连接。
2.根据权利要求1所述的控制设备（10），其中，所述第一计算单元（12）是如下微控制器，所述微控制器包括至少一个处理器、至少一个直接访问存储器和/或至少一个只读存储器，并且其中，所述至少一个另一计算单元（14）是微控制器或微处理器或数字的信号处理器或FPGA或ASIC。
3. 根据权利要求1或2所述的控制设备（10），其中，所述另一计算单元（14）具有如下计算功率，所述计算功率在至少约每兆赫兹6 DMips、Dhrystone MIPS、每秒数百万条指令的范围内，优选地在至少约每兆赫兹8 DMips的范围内。
4.根据上述权利要求中任一项所述的控制设备（10），其中，所述第一和所述至少一个另一计算单元（12、14）布置在第一半导体基层（18）上。
5.根据权利要求1至3中任一项所述的控制设备（10），其中，所述第一计算单元（12）布置在第一半导体基层（18）上，并且其中，所述另一计算单元（14）布置在不同于所述第一半导体基层（18）的另一半导体基层（26）上。
6.根据上述权利要求中任一项所述的控制设备（10），其中，所述第一计算单元（12）和/或所述至少一个另一计算单元（14）分配有至少一个高速缓冲存储器。
7.根据上述权利要求中任一项所述的控制设备（10），其中，所述至少一个另一计算单元（14）分配有只读存储器（44），其中所述只读存储器尤其是被构造为具有串行数据接口的闪速存储器。
8.根据上述权利要求4至7中任一项所述的控制设备（10），其中，设置至少一个具有用于电接触的器件的基层元件（28），而且在所述基层元件（28）的第一表面（36）上布置至少一个所述第一半导体基层（18），其中所述基层元件（28）包括对置于所述第一表面（36）的第二表面（40），所述第二表面被设置用于与载体板接触。
9.根据权利要求8所述的控制设备（10），其中，至少一个直接访问存储器（32）布置在所述基层元件（28）上，用于连接所述第一和/或所述另一计算单元。
10.根据上述权利要求中任一项所述的控制设备（10），其中，存储器-接口（34、38）被设置用于连接所述至少一个另一计算单元（14）与直接访问存储器。
11.根据权利要求10所述的控制设备（10），其中，所述存储器-接口为了连接所述至少一个另一计算单元（14）与直接访问存储器而在所述基层元件（28）的第一表面（36）上被引向外，而且所述存储器-接口尤其是DDR存储器-接口。
12.根据上述权利要求中任一项所述的控制设备（10），其中，导热装置（46）、尤其是导热片或导热垫被设置用于导出所述计算单元（12、14）中的至少一个计算单元的热损耗功率。
13.根据权利要求12所述的控制设备（10），其中，所述导热装置（46）与所述计算单元（12、14）中的至少一个计算单元以及壳体部分（48）热接触，使得所述至少一个计算单元（12、14）的热损耗功率能通过所述壳体部分（48）被导出。
CN201711308949.8A 2016-12-12 2017-12-11 控制设备 Active CN108228392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016224747.6 2016-12-12
DE102016224747.6A DE102016224747A1 (de) 2016-12-12 2016-12-12 Steuergerät

Publications (2)

Publication Number Publication Date
CN108228392A true CN108228392A (zh) 2018-06-29
CN108228392B CN108228392B (zh) 2024-01-02

Family

ID=62201318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711308949.8A Active CN108228392B (zh) 2016-12-12 2017-12-11 控制设备

Country Status (2)

Country Link
CN (1) CN108228392B (zh)
DE (1) DE102016224747A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087998A1 (en) * 2000-12-28 2002-07-04 Burns Geoffrey Francis Control architecture for a high-throughput multi-processor channel decoding system
US20070158854A1 (en) * 2005-12-27 2007-07-12 Intel Corporation Laser ablation and imprinting hybrid processing for fabrication of high density interconnect flip chip substrates
US20070297713A1 (en) * 2006-06-13 2007-12-27 Daoqiang Lu Chip-to-chip optical interconnect
US20090300420A1 (en) * 2006-03-28 2009-12-03 Aue Axelue Method for Testing at Least One Arithmetic Unit Installed in a Control Unit
CN101796484A (zh) * 2008-06-26 2010-08-04 拉塞尔·H·菲什 线程优化的多处理器架构
US20100327424A1 (en) * 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same
CN202183045U (zh) * 2010-11-09 2012-04-04 帝斯贝思数字信号处理和控制工程有限公司 测试装置与硬件在环仿真器
US8237274B1 (en) * 2010-05-13 2012-08-07 Xilinx, Inc. Integrated circuit package with redundant micro-bumps
CN104160497A (zh) * 2011-12-20 2014-11-19 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
CN104598405A (zh) * 2015-02-03 2015-05-06 杭州士兰控股有限公司 扩展芯片及可扩展的芯片系统及控制方法
CN104657297A (zh) * 2015-02-03 2015-05-27 杭州士兰控股有限公司 计算设备扩展系统及扩展方法
CN104718532A (zh) * 2012-10-16 2015-06-17 大陆-特韦斯贸易合伙股份公司及两合公司 用于在冗余运行的机动车控制程序之间交换数据的接口
WO2016053146A1 (ru) * 2014-09-30 2016-04-07 Открытое Акционерное Общество "Байкал Электроникс" Компьютерная система
US20160183374A1 (en) * 2014-12-18 2016-06-23 Mani Prakash Cpu package substrates with removable memory mechanical interfaces

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087998A1 (en) * 2000-12-28 2002-07-04 Burns Geoffrey Francis Control architecture for a high-throughput multi-processor channel decoding system
US20070158854A1 (en) * 2005-12-27 2007-07-12 Intel Corporation Laser ablation and imprinting hybrid processing for fabrication of high density interconnect flip chip substrates
US20090300420A1 (en) * 2006-03-28 2009-12-03 Aue Axelue Method for Testing at Least One Arithmetic Unit Installed in a Control Unit
US20070297713A1 (en) * 2006-06-13 2007-12-27 Daoqiang Lu Chip-to-chip optical interconnect
CN101796484A (zh) * 2008-06-26 2010-08-04 拉塞尔·H·菲什 线程优化的多处理器架构
US20100327424A1 (en) * 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
US8237274B1 (en) * 2010-05-13 2012-08-07 Xilinx, Inc. Integrated circuit package with redundant micro-bumps
CN202183045U (zh) * 2010-11-09 2012-04-04 帝斯贝思数字信号处理和控制工程有限公司 测试装置与硬件在环仿真器
CN104160497A (zh) * 2011-12-20 2014-11-19 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
CN104718532A (zh) * 2012-10-16 2015-06-17 大陆-特韦斯贸易合伙股份公司及两合公司 用于在冗余运行的机动车控制程序之间交换数据的接口
WO2016053146A1 (ru) * 2014-09-30 2016-04-07 Открытое Акционерное Общество "Байкал Электроникс" Компьютерная система
US20160183374A1 (en) * 2014-12-18 2016-06-23 Mani Prakash Cpu package substrates with removable memory mechanical interfaces
CN104598405A (zh) * 2015-02-03 2015-05-06 杭州士兰控股有限公司 扩展芯片及可扩展的芯片系统及控制方法
CN104657297A (zh) * 2015-02-03 2015-05-27 杭州士兰控股有限公司 计算设备扩展系统及扩展方法

Also Published As

Publication number Publication date
CN108228392B (zh) 2024-01-02
DE102016224747A1 (de) 2018-06-14

Similar Documents

Publication Publication Date Title
US10616992B2 (en) Circuit board and method for manufacturing the same
JP6781163B2 (ja) マルチダイパッケージにおける通信のための方法および回路
CN204614457U (zh) 半导体装置
KR20110137565A (ko) 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
CN102541120A (zh) 半导体器件以及控制其温度的方法
JP2010080801A (ja) 半導体装置
CN103681528B (zh) 半导体封装件及其制法与中介板结构
US20150262708A1 (en) Semiconductor packages and data storage devices including the same
JP2009010390A (ja) 半導体素子及びその製造方法、並びに半導体素子を備えるスタックモジュール、カード及びシステム
CN105633035B (zh) 封装基板及其半导体封装
Matsumoto et al. Experimental thermal resistance evaluation of a three-dimensional (3D) chip stack, including the transient measurements
CN107104085A (zh) 功率图优化的热感知3d芯片封装
CN105428347A (zh) 一种微系统三维芯片叠层封装的改进方法
CN107946290B (zh) 用于高带宽内存应用的中介层加热器
CN108228392A (zh) 控制设备
TW200406906A (en) Electronic circuit apparatus and integrated circuit device
Mimura et al. System module: A new chip-on-chip module technology
CN111446232A (zh) 一种芯片封装件
US20230197660A1 (en) Solder interconnect hierarchy for heterogeneous electronic device packaging
CN211375603U (zh) 一种基于XC7Z045高性能通用信号处理SiP电路技术装置
CN102270612A (zh) 芯片封装体与电子组装体
Hu et al. 3D heterogeneous integration structure based on 40 nm-and 0.18 µm-technology nodes
CN109524377B (zh) 一种芯片的重布线结构
TWI355055B (en) Carrier structure of a system-on-chip (soc) with a
Heinig et al. Model abstraction of 3D-integrated/interposer-based high performance systems for faster (thermal) simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant