CN108206700B - 开关电容电路及其操作方法和集成电路 - Google Patents
开关电容电路及其操作方法和集成电路 Download PDFInfo
- Publication number
- CN108206700B CN108206700B CN201711386215.1A CN201711386215A CN108206700B CN 108206700 B CN108206700 B CN 108206700B CN 201711386215 A CN201711386215 A CN 201711386215A CN 108206700 B CN108206700 B CN 108206700B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- coupled
- switch
- network
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
- H03M3/408—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of an LC circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
公开了一种开关电容电路及其操作方法和集成电路。根据一个实施例,操作开关电容电路的方法包括:使用具有耦接至开关电容电路的输入节点的输入端和耦接至电容器的输出端的电压缓冲器对电容器进行预充电;将输入节点耦接至电容器,其中,在电容器上收集第一电荷;以及使用积分器对第一电荷进行积分。
Description
技术领域
本发明总体上涉及电子电路,更具体地,涉及用于开关电容电路的系统和方法。
背景技术
在许多电子应用中通常使用模数转换器,以将模拟信号转换为数字信号。在现实世界中,大多数数据或信号由模拟信号——例如温度、声音、光、压力等——来表征。通过ADC将在时间和幅度上连续的这些模拟信号转换成相对于时间离散并且相对于幅度被量化的数字信号。ADC架构基于最终应用、成本、速度和分辨率而变化。各种类型的ADC包括例如闪存ADC、Delta-sigmaADC,逐次逼近型ADC和双斜率ADC。
正越来越多地使用ADC的一个常见应用是机动车辆行业。例如,可以使用ADC来数字化机动车辆内的各种传感器(例如在机动车辆的发动机系统、传动系统和排气系统内使用的压力传感器、温度传感器、加速度计和位置传感器)提供的模拟信号。通常,这些传感器利用汽车底盘内的长电感布线而连接至发动机控制器的ADC。这些电线的长度以及它们与发电机电气和机械干扰的接近度使得它们易于耦合高电压瞬变,高电压瞬变可能潜在地损坏与电线连接的集成ADC内的敏感电路。为了防止对敏感电子部件的损坏,可以使用各种保护器件,例如电阻器、二极管和晶体管,以便抑制高电压和电流。然而,这些附加的保护部件可能会损害ADC的精度和工作。
发明内容
根据一个实施例,一种操作开关电容电路的方法包括:使用具有耦接至开关电容电路的输入节点的输入端和耦接至电容器的输出端的电压缓冲器对电容器进行预充电;将输入节点耦接至电容器,其中,在电容器上收集第一电荷;以及使用积分器对第一电荷进行积分。
附图说明
为了更全面地理解本发明及其优点,现在参考以下结合附图进行的描述,在附图中:
图1示出了基于微控制器的电子系统100的框图;
图2a示出了根据一个实施例的开关电容积分器的示意图,图2b示出了伴随的波形图,并且图2c示出了开关电容积分器的根据一个实施例的电压缓冲器;
图3a和3b示出了根据另一实施例的开关电容积分器的示意图;
图4示出了根据一个实施例的时钟发生电路的示意图;
图5示出了根据一个实施例的方法的框图;以及
图6示出了根据一个实施例的ΣΔ模数转换器的框图。
除非另有说明,否则不同图中的相应数字和符号通常指相应的部分。附图被绘制成清楚地说明优选实施例的相关方面,而不一定是按比例绘制的。为了更清楚地说明某些实施例,指示相同结构、材料或工艺步骤的变型的字母可以跟随在图号之后。
具体实施方式
以下将详细讨论所公开的实施例的实现和使用。然而,应当理解,本发明提供可以在各种各样的特定环境中体现的许多适用的发明构思。所讨论的特定实施例仅仅是实现和使用本发明的特定方式的说明,而不限制本发明的范围。
将针对特定环境中的优选实施例(过采样数据转换器中使用的开关电容电路)来描述本公开的实施例。本公开的实施例还可以应用于利用诸如传感器和麦克风接口的开关电容电路的各种系统。
在一个实施例中,通过在将采样电容器连接至输入端口之前用缓冲电路对采样电容器进行预充电,来增加开关电容电路的有效输入阻抗。与用于经由缓冲电路对电容器充电的总电流量相比,通过使用缓冲电路将采样电容器充电到接近其最终电压,当连接输入端时,更少量的电流从输入端口流向电容器。从输入端口的角度看,充电电流的这种减少有效地显现为减小的输入阻抗。在一些实施例中,可以使用低电流缓冲电路,其仅在连接输入端口之前部分地预充电电容器,从而提供功率节省。
通过以这种方式增加开关电容电路的输入阻抗,可以使用更高的源阻抗来操作开关电容电路本身。例如,在开关电容电路被实现在集成电路上的一个实施例中,具有高电阻的电阻器可以耦接在开关电容电路的输入端口与输入端之间。例如,可以使用电阻器来保护开关电容电路的输入端免受高静电放电(ESD)电流的影响。
图1示出了可以用于例如各种机动车辆和工业应用中的基于微控制器的电子系统100的框图。如图所示,系统100包括集成电路110,其包括多个sigma-delta模数转换器(ΣΔADC)112、114和116,其输出端耦接至片上微控制器118。驱动电路120、122和124也耦接至微控制器118。如图所示,每个ΣΔADC 112、114和116耦接至相应的传感器电路102、104和106;并且每个驱动电路120、122和124耦接至相应的致动器电路126、128和130。
系统100可以适用于各种系统应用。例如,在发动机控制系统中,传感器102、104和106可以表示例如各种机动车辆气压传感器、节气门位置传感器、踏板位置传感器以及其它类型的传感器。致动器126、128和130可以表示例如在阀、燃料喷射器、制动和其它系统中使用的各种继电器和螺线管。或者,系统100可以适用于其它类型的系统,包括但不限于功率逆变器和液压及气动管理系统。
在机动车辆和工业系统中可能出现的一个问题是引入到将传感器102、104和106连接至集成电路110的布线和电缆中的噪声和瞬变。在所示的示例中,将传感器102、104和106连接至集成电路110的每个电线的长度约为1米,并且这些电缆的布线电感由寄生电感Lp表示。在机动车辆或工业设备的工作期间产生的大电流瞬变可以耦合到寄生电感Lp,并在每条线上产生高电压瞬变。为了避免对集成电路110上的敏感晶体管的损坏和破坏,可以使用ESD保护器件(例如保护二极管和串联电阻)来减轻ESD的影响。然而,使用这样的保护器件可能降低ΣΔADC112、114和116的操作和性能。
在各种实施例中,集成电路110可以在诸如硅衬底的单个半导体衬底上实现。可以使用诸如CMOS、BiCMOS和其它技术的各种制造技术来实现集成电路110上的电路,这取决于特定系统及其规格。
图2a示出了可以用于实现图1所示的ΣΔADC 112、114和116的前端电路的单端积分电路200。在工作期间,电阻器RIN保护积分电路200内的各种器件免受可能存在于输入VIN处的高电压和高电流的影响。为了解决由电阻RIN引入的增加的RC时间常数,在串联电容器经由开关SA耦接至输入引脚VIN之前,使用电压缓冲器214对串联电容器CS进行预充电。在各种实施例中,电压缓冲器214可以被用于对串联电容器CS仅进行部分地充电。当在CS已经被预充电之后将输入引脚VIN耦接至电容器CS时,电容器CS继续经由电阻器RIN被充电。因此,即使当电压缓冲器214被配置成对电容器CS仅进行部分地充电时,也可以实现高线性度。
如图所示,积分电路200包括串联电容器CS、运算放大器216和反馈电容器CF。串联电容器CS经由包括开关SA和SB的第一开关网络耦接至输入端VIN。电压缓冲器214还经由包括开关SC和SD的第二开关网络将输入端VIN耦接至串联电容器CS,并且串联电容器CS还经由包括开关SE和SF的第三开关网络耦接至运算放大器216的负输入端。控制电路220表示开关控制逻辑,其驱动分别连接至开关SA、SB、SC、SD、SE和SF的控制端口的控制信号和在各种实施例中,开关SA、SB、SC、SD、SE和SF中的每一个可以例如以使用NMOS晶体管、PMOS晶体管和/或CMOS传输门的体CMOS工艺实现,在CMOS传输门中NMOS和PMOS晶体管并联连接并以互补方式被驱动。或者,可以根据所使用的特定制造技术来使用其它开关晶体管类型。控制电路220可以使用现有技术中已知的数字状态机或其它数字控制电路结构来实现。
电压缓冲器214可以使用现有技术中已知的电压缓冲电路来实现,并且运算放大器可以使用现有技术中已知的运算放大电路来实现。在一个特定实施例中,使用轨到轨(rail-to-rail)输入级和输出级来实现电压缓冲器214,其中输入级包括NMOS差分对和PMOS差分对。在各种实施例中,电压缓冲器214的稳定时间在大约三个RC时间常数至大约五个RC时间常数之间,其中RC时间常数是电阻器RIN的电阻和串联电容器CS的电容的乘积。或者,可以使用在该范围之外的时间常数。
图2b示出了说明控制信号和的相对定时的时序图。在时刻t0处,控制信号和有效,其经由电压缓冲器214将节点VIN有效地耦接至串联电容器CS的第一端子,并且将串联电容器CS的第二端子耦接至地。从时刻t0到t1,电容器CS经由电压缓冲器214被预充电。在时刻t1处,信号和被激活,其将节点VIN直接耦接至串联电容器CS的第一端子,将串联电容器CS与电压缓冲器214的输出端断开,并且将串联电容器CS的第二端子耦接至地。因此,从时刻t0到大约时刻t2,串联电容器CS被充电。
在时刻t2处,控制信号和有效(asserted),其经由开关SD将串联电容器CS的第一端子有效地耦接至地,并且经由开关SE将运算放大器216的负输入端耦接至串联电容器CS的第二端子。在时刻t3处,控制信号和有效,其经由开关SB将串联电容器CS的第一端子有效地耦接至地,并且经由开关SE将运算放大器216的负输入端耦接至串联电容器CS的第二端子。因此,从时刻t2到大约时刻t4,在控制信号激活时被存储在串联电容器CS上的电荷在控制信号激活时被传送到反馈电容器CF。从时刻t4到时刻t8,上述操作自身循环重复,并且自身持续重复。在诸如图2a所示的一些单端积分器实施例中,开关SB和SD的操作可以被合并到由控制信号控制的单个开关中。在本发明的一些实施例中,控制信号和中的每一个以非重叠方式操作,以避免电荷泄漏。
图2c示出了可以用于实现图2a所示的缓冲电路214的、根据一个实施例的轨到轨缓冲电路214。如图所示,缓冲电路具有:NMOS差分对输入级,其包括NMOS晶体管230和232并且由电流源234偏置;以及PMOS差分对输入级,其包括PMOS晶体管240和242并且由电流源238偏置。NMOS差分对的NMOS晶体管230的漏极电流经由包括PMOS晶体管236和246的PMOS电流镜而被镜像到输出节点OUT,同时PMOS差分对的PMOS晶体管240的漏极电流经由包括NMOS晶体管244和248的NMOS电流镜而被镜像到输出节点OUT。输入节点IN耦接至NMOS差分对的NMOS晶体管230的栅极和PMOS差分对的PMOS晶体管240的栅极。从输出节点OUT向NMOS晶体管232和PMOS晶体管242的栅极提供单位增益反馈。
在工作期间,当输入节点IN的电压是中间轨(mid-rail)使得NMOS差分对和PMOS差分对两者都符合时,NMOS差分对和PMOS差分对两者的输出经由相应的NMOS电流镜和PMOS电流镜被镜像到输出节点OUT。当输入电压节点IN足够低,使得NMOS晶体管230和232关断时,缓冲器的工作由PMOS差分对的晶体管240和242以及NMOS晶体管244和248保持。类似地,当输入电压节点IN足够高,使得PMOS晶体管240和242关断时,缓冲器的工作由NMOS差分对的晶体管230和232以及PMOS晶体管236和246保持。应当理解,图2c所示的轨到轨缓冲电路214仅仅是可用于本文描述的实施例的开关电容电路的许多可能的缓冲器实现中的一个。
图3a示出了根据本发明的另一实施例的差分积分器300。差分积分器300的工作原理与图2a所示的单端积分器200的工作原理相似。然而,差分积分器300包括差分信号路径,其中使用两个串联电容器CSA和CSB来实现串联电容器CS,并且使用电容器CFA和CFB来实现反馈电容器CF。运算放大器306可以使用现有技术中已知的全差分放大电路来实现。
串联电容器CSA和CSB经由包括开关S1、S2、S3和S4的第一开关网络耦接至输入端VINP和VINN。电压缓冲器302和304还经由包括开关S5、S6、S7和S8的第二开关网络将输入端VINP和VINN耦接至串联电容器CSA和CSB。串联电容器CSA和CSB还经由包括开关S9、S10、S11和S12的第三开关网络耦接至运算放大器306的输入端。图2a所示的控制电路220可以用于产生连接至开关S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11和S12的控制端口的控制信号和在各种实施例中,开关S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11和S12中的每一个可以例如以使用NMOS晶体管、PMOS晶体管和/或CMOS传输门的体CMOS工艺实现,在CMOS传输门中NMOS和PMOS晶体管并联连接并以互补方式被驱动。或者,可以根据所使用的特定制造技术来使用其它开关晶体管类型。
电压缓冲器302和304可以以与上面关于图2a和2c描述的电压缓冲器214类似的方式来实现。在各种实施例中,电压缓冲器214的稳定时间在大约三个RC时间常数至大约五个RC时间常数之间,其中RC时间常数是电阻器RIN的电阻和串联电容器CS的电容的乘积。或者,可以使用在该范围之外的时间常数。
积分器300的工作根据图2a所示的时序图进行。在时刻t0处,控制信号和有效,其经由电压缓冲器304和开关S5将节点VINP有效地耦接至串联电容器CSA的第一端子,经由电压缓冲器304和开关S8将节点VINN耦接至串联电容器CSB的第一端子,并且将共模电压vcm经由开关S9耦接至电容器CSA的第二端子并经由开关S10耦接至电容器CSB的第二端子。因此,从时刻t0到t1,串联电容器CSA和CSB经由电压缓冲器304和302被预充电。在时刻t1处,信号和被激活,其经由开关S1将节点VINP直接耦接至串联电容器CSA的第一端子,并且经由开关S4将节点VINN耦接至串联电容器CSB的第一端子。因此,从时刻t1到大约时刻t2,串联电容器CSA和CSB直接从输入端VINP和VINN充电。
在时刻t2处,控制信号和有效,其经由电压缓冲器304和开关S6将节点VINP有效地耦接至串联电容器CSB的第一端子,经由电压缓冲器302和开关S7将节点VINN耦接至串联电容器CSA的第一端子,经由开关S11将放大器306的正输入端耦接至串联电容器CSA的第二端子,并且经由开关S12将放大器306的负输入端耦接至串联电容器CSB的第二端子。在时刻t3处,控制信号和有效,其经由开关S3将串联电容器CSB的第一端子有效地耦接至节点VINP,并且经由开关S2将串联电容器CSA的第一端子耦接至节点VINN。因此,从时刻t2到大约时刻t4,被存储在串联电容器CSA和CSB上的电荷在控制信号激活时被传送到反馈电容器CFA和CFB。在本发明的一些实施例中,控制信号 和中的每一个以非重叠的方式操作,以避免电荷泄漏。
在一个实施例中,电阻器RIN的电阻约为15KΩ,电容器CSA和CSB约为20fF,并且电容器CFA和CFB约为2pF。然而,应当理解,这些部件值仅仅是可用于根据实施例的积分器的许多可能的部件值的示例。
在一个实施例中,图2a所示的开关电容积分器200和图3a所示的开关电容积分器300可以适用于如图3b所示的ΣΔADC前端的第一个积分器,图3b示出了开关电容积分器350。图3b所示的开关电容积分器350具有与图3a所示的开关电容积分器300相同的结构,其中添加了耦接至积分器的节点A和B的一位开关电容器DAC 352。DAC 352耦接至差分参考电压VREFP和VREFN,差分参考电压VREFP和VREFN具有满量程输入或其一部分的差分电压。信号fbp表示ΣΔADC的比较器或量化器(参见图6)的数字输出,并且信号fbn是使用变换器(inverter)354生成的信号fbp的逆(参见图6)。
如图所示,DAC 352包括具有开关S13、S14、S15和S16、电容器CDA和CDB的第一DAC开关网络以及具有开关S17、S18、S19和S20的第二DAC开关网络。在工作期间,当控制信号有效时,第一DAC开关网络中的开关S13和S16被激活,并且当控制信号有效时,第一DAC开关网络中的开关S14和S15被激活。类似地,当反馈信号fbp有效时,第二DAC开关网络中的开关S17和S20被激活,并且当反馈信号fbn有效时,第二开关网络中的开关S18和S19被激活。应当理解,DAC 352仅是可以并入根据实施例的ΣΔADC中的许多可能的DAC结构中的一个。例如,可以实现多位DAC而不是一位DAC。
图4示出了可用于实现图2a所示的控制器220的一部分的时钟发生电路400。如图所示,时钟发生电路400包括从双时钟频率信号2.fs产生信号a和ā的变换器402。具有反馈变换器406的寄存器408将信号的频率二分频以产生具有频率fs的逻辑脉冲。非重叠时钟发生器410以不重叠的方式产生相位和以防止信号和同时有效。非重叠时钟发生电路410可以使用现有技术中已知的非重叠时钟发生电路来实现。
图5示出了根据本发明的一个实施例的操作开关电容电路的方法500的流程图。在步骤502中,使用具有耦接至开关电容电路的输入节点的输入端和耦接至电容器的输出端的电压缓冲器来对电容器进行预充电。通过使用诸如上面关于图2a描述的电压缓冲器214或上面关于图3a和图3b描述的电压缓冲器302和304的电压缓冲器,电容器可以至少部分地被充电而不加载开关电容滤波器的输入节点。因此,开关电容滤波器的输入节点可以耦接至高阻抗源和/或高电阻可以耦接在开关电容电路的输入节点与电容器之间,以便例如提供针对输入节点处的高电压和电流的保护。在一些实施例中,电压缓冲器可以被配置成仅部分地对电容器充电。
在步骤504中,将输入节点耦接至电容器,使得在电容器上收集第一电荷。在电容器被部分充电的实施例中,通过耦接至开关电容电路的输入节点的源而将对电容器充电所需的剩余电荷提供给输入节点。然而,由于电容器至少部分地被充电,因此由耦接至开关电容电路的输入节点的源提供的总电荷量减少到不采用输入缓冲器的电路。
在步骤506中,使用积分器对第一电荷进行积分。在一些实施例中,积分器可以使用在反馈中具有电容器的放大器来实现,例如上面关于图2a描述的放大器216和反馈电容器CF以及上面关于图3a和图3b描述的放大器306和反馈电容器CFA和CFB。例如,关于图2a的实施例,通过闭合开关SE和SB将电容器CS上的电荷传送到电容器CF。由于从电容器CS传送到电容器CF的电荷被添加到已经被存储在电容器CF上的电荷,因此放大器216结合反馈电容器CF有效地用作积分器。在步骤506之后,可以以步骤502恢复操作。
图6示出了利用根据实施例的开关电容积分器的ΣΔADC 600的框图。如图所示,ΣΔADC 600包括调制器610、数字滤波器620和抽取器622。调制器610对模拟输入进行采样并产生数字比特流,数字滤波器620对数字比特流进行低通滤波,并且抽取器622对数字滤波器620的输出进行下采样。在一个示例实施例中,调制器610以20MHz的采样率对模拟输入进行采样,数字滤波器620具有100kHz的带宽,并且抽取器622用因子100将采样减少到200kHz。应当理解,这些采样率和带宽仅仅是许多可能示例中的一个,并且其它采样率和带宽可以在替选的实施例中使用。
调制器610包括积分器614、量化器和数模转换器(DAC)618。积分器614使用例如以上描述的那些实施例开关电容积分电路来实现。量化器616对积分器614的输出进行量化以产生数字比特流。在一些实施例中,量化器616可以是使用现有技术中已知的比较电路实现的单比特量化器。或者,量化器616可以是例如使用闪存模数转换器实现的多比特量化器。DAC 618将数字比特流转换为适合于输入到积分器614的模拟电压DAC_OUT。在一些实施例中,电阻器612耦接至积分器614的输入端,以限制在模拟输入处看到的电压和电流瞬变。虽然调制器610被示为具有单端输入的一阶调制器,但是取决于特定实施例及其规格,可以在替选实施例中使用更高阶的调制器和/或差分输入。
数字滤波器620可以使用数字低通平均滤波器和/或现有技术中已知的其它类型的低通滤波器来实现。抽取器622被配置成通过选择由数字滤波器620提供的每n个样本中的一个来用因子n对数字滤波器620的输出进行下采样,并且可以使用现有技术中已知的抽取滤波器来被实现。数字滤波器620和抽取滤波器622可以例如使用定制或标准单元逻辑、使用数字信号处理器(DSP)或现有技术中已知的其它类型的数字逻辑在集成电路上被实现。在各种实施例中,ΣΔADC 600的所有元件可以在单个半导体衬底上实现为单个集成电路,或者可以在分离的电路之间被划分。
在此总结本发明的示例实施例。也可以根据本文提交的说明书和权利要求的全部内容而理解其它实施例。
示例1.一种操作开关电容电路的方法,所述方法包括:使用具有耦接至开关电容电路的输入节点的输入端和耦接至电容器的输出端的电压缓冲器来对电容器进行预充电;将输入节点耦接至电容器,其中,在电容器上收集第一电荷;以及使用积分器对第一电荷进行积分。
示例2.根据示例1的方法,还包括:量化所积分的第一电荷以形成量化值;以及将量化值反馈到电容器。
示例3.根据示例1或2的方法,还包括抽取量化值。
示例4.根据示例1至3中任一项的方法,其中:将输入节点耦接至电容器包括经由电阻器将输入节点耦接至电容器;以及电压缓冲器的稳定时间小于电阻器和电容器的RC时间常数的五倍。
示例5.一种开关电容电路,包括:电容器;第一开关,其具有耦接至开关电容电路的输入端口的第一节点和耦接至电容器的第二节点;电压缓冲器,其具有耦接至第一开关的第一节点的输入端和耦接至电容器的输出端;第二开关,其耦接在电压缓冲器的输出端与电容器之间;以及控制器。在第一阶段中,控制器被配置成停用第一开关并激活第二开关,其中,电容器经由第一开关与输入端口断开,以及电容器通过第二开关连接至电压缓冲器的输出端。在第一阶段之后的第二阶段中,控制器被配置成激活第一开关并停用第二开关,其中,电容器经由第一开关连接至输入端口,以及电容器通过第二个开关与电压缓冲器的输出端断开。
示例6.根据示例5的开关电容电路,还包括耦接至电容器的积分器,积分器被配置成对电容器的电荷进行积分。
示例7.根据示例5或6的开关电容电路,还包括耦接在开关电容电路的输入端口与第一开关的第一节点之间的电阻器。
示例8.根据示例7的开关电容电路,其中,电压缓冲器具有小于五个时间常数的稳定线,其中,每个时间常数是电阻器的电阻和电容器的电容的乘积。
示例9.根据示例5至8中任一项的开关电容电路,其中,电容器、电压缓冲器、第一开关和第二开关被设置在集成电路上。
示例10.一种集成电路,包括:第一电容器网络;第一开关网络,其耦接在集成电路的输入引脚与第一电容器网络的第一端口之间;电压缓冲器,其具有耦接至第一电容器网络的第一端口的输入端;第二开关网络,其耦接在电压缓冲器的输出端与第一电容器网络的第一端口之间;以及控制器。在第一阶段中,控制器被配置成停用第一开关网络并激活第二开关网络,其中,第一电容器网络经由第一开关网络与输入引脚断开,以及第一电容器网络通过第二开关网络连接至电压缓冲器的输出端。在第一阶段之后的第二阶段中,控制器被配置成激活第一开关网络并停用第二开关网络,其中,第一电容器网络经由第一开关网络连接至输入引脚,以及第一电容器网络通过第二开关网络与电压缓冲器的输出端断开。
示例11.根据示例10的集成电路,还包括:耦接至第一电容器网络的第二端口的积分电路;以及耦接在积分电路与第一电容器网络的第二端口之间的第三开关网络。控制器还被配置成在第一阶段和第二阶段期间停用第三开关网络,其中,积分电路与第一电容器网络断开,以及在第二阶段之后的第三阶段期间激活第三开关网络,其中,积分电路连接至第一电容器网络。
示例12.根据示例11的集成电路,其中,控制器还被配置成:在第三阶段中,激活第二开关网络并停用第一开关网络;以及在第三阶段之后的第四阶段中,激活第一开关网络,停用第二开关网络并激活第三开关网络。
示例13.根据示例12的集成电路,其中:第一电容器网络包括第一电容器和第二电容器;电压缓冲器包括具有耦接至第一端口的第一端子的输入端的第一缓冲器和具有耦接至第一端口的第二端子的输入端的第二缓冲器;在第一阶段和第三阶段期间,第二开关网络被配置成将第一缓冲器的输出端连接至第一电容器的第一端子,并且将第二缓冲器的输出端连接至第二电容器的第一端子;以及在第二阶段和第四阶段期间,第一开关网络被配置成将第一端口的第一端子连接至第一电容器的第一端子,并且将第二端口的第二端子连接至第二电容器的第一端子。
示例14.根据示例13的集成电路,其中:在第三阶段和第四阶段期间,第三开关网络被配置成将第一电容器的第二端子连接至积分电路的第一输入节点,并且被配置成将第二电容器的第二端子连接至积分电路的第二输入节点;以及在第一阶段和第二阶段期间,第三开关网络被配置成:将第一电容器的第二端子与积分电路的第一输入节点断开,将第二电容器的第二端子与积分电路的第二输入节点断开,并且将第一电容器的第二端子连接至第二电容器的第二端子。
示例15.根据示例14的集成电路,其中,第三开关网络还被配置成将第一电容器的第二端子和第二电容器的第二端子连接至共模参考电压。
示例16.根据示例10至15中任一项的集成电路,其中,积分电路包括:具有耦接至第一电容器网络的输入端的放大器;以及耦接在放大器的输入端与放大器的输出端之间的电容器。
示例17.根据示例10至16中任一项的集成电路,还包括:量化器,其具有耦接至积分电路的输出端的输入端;以及数模转换器,其具有耦接至量化器的输出端的输入端和耦接至控制器的输出端。
示例18.根据示例10至17中任一项的集成电路,还包括电阻器,其具有耦接至输入引脚的第一端和耦接至第一开关网络和电压缓冲器的输入端的第二端。
示例19.根据示例18的集成电路,其中,电压缓冲器的稳定时间小于电阻器和第一电容器网络中的电容的RC时间常数的五倍。
本发明的实施例的优点包括通过使用电压缓冲器对电容器预充电来操作具有高源阻抗的开关电容电路的能力。在电压缓冲器被配置成仅部分地对电容器充电的实施例中,可以有利地减小由电压缓冲器使用的功率,同时保持高线性度。另一个优点包括将开关电容滤波器与容易发生高压电流扰动的源进行对接的能力。
虽然已经参照说明性实施例描述了本发明,但是本说明书并不意图被解释为限制性的。参照说明书,对本领域技术人员来说,说明性实施例以及本发明的其它实施例的各种修改和组合将是显而易见的。因此,意图是所附权利要求涵盖任何这样的修改或实施例。
Claims (19)
1.一种操作开关电容电路的方法,所述方法包括:
在第一阶段中,使用电压缓冲器对电容器进行预充电,所述电压缓冲器具有耦接至所述开关电容电路的输入节点的输入端和经由第一开关耦接至所述电容器的输出端;
在所述第一阶段之后的第二阶段中,使用所述输入节点对所述电容器充电,所述电容器经由第二开关耦接至所述输入节点,其中,在所述电容器上收集第一电荷;以及
使用积分器对所述第一电荷进行积分,
其中,所述第一开关在所述第一阶段中激活并且在所述第二阶段中停用,并且所述第二开关在所述第一阶段中停用并且在所述第二阶段中激活。
2.根据权利要求1所述的方法,还包括:
量化被积分的第一电荷以形成量化值;以及
将所述量化值反馈到所述电容器。
3.根据权利要求2所述的方法,还包括抽取所述量化值。
4.根据权利要求1所述的方法,其中:
将所述输入节点耦接至所述电容器包括经由电阻器将所述输入节点耦接至所述电容器;以及
所述电压缓冲器的稳定时间小于所述电阻器和所述电容器的RC时间常数的五倍。
5.一种开关电容电路,包括:
电容器;
第一开关,其具有耦接至所述开关电容电路的输入端口的第一节点和耦接至所述电容器的第二节点;
电压缓冲器,其具有耦接至所述第一开关的第一节点的输入端和耦接至所述电容器的输出端;
第二开关,其耦接在所述电压缓冲器的输出端与所述电容器之间;以及
控制器,其被配置成:
在第一阶段中,停用所述第一开关并激活所述第二开关,其中,使用所述电压缓冲器对所述电容器进行预充电,所述电容器经由所述第一开关与所述输入端口断开,以及所述电容器通过所述第二开关而被连接至所述电压缓冲器的输出端,以及
在所述第一阶段之后的第二阶段中,激活所述第一开关并停用所述第二开关,其中,使用所述输入端口对所述电容器进行充电,所述电容器经由所述第一开关而被连接至所述输入端口,以及所述电容器通过所述第二开关与所述电压缓冲器的输出端断开。
6.根据权利要求5所述的开关电容电路,还包括耦接至所述电容器的积分器,所述积分器被配置成对所述电容器的电荷进行积分。
7.根据权利要求5所述的开关电容电路,还包括耦接在所述开关电容电路的输入端口与所述第一开关的第一节点之间的电阻器。
8.根据权利要求7所述的开关电容电路,其中,所述电压缓冲器的稳定时间小于时间常数的五倍,其中,所述时间常数是所述电阻器的电阻和所述电容器的电容的乘积。
9.根据权利要求5所述的开关电容电路,其中,所述电容器、所述电压缓冲器、所述第一开关和所述第二开关被设置在集成电路上。
10.一种集成电路,包括:
第一电容器网络;
第一开关网络,其耦接在所述集成电路的输入引脚与所述第一电容器网络的第一端口之间;
电压缓冲器,其具有耦接至所述第一电容器网络的第一端口的输入端;
第二开关网络,其耦接在所述电压缓冲器的输出端与所述第一电容器网络的第一端口之间;以及
控制器,其被配置成:
在第一阶段中,停用所述第一开关网络并激活所述第二开关网络,其中,使用所述电压缓冲器对所述第一电容器网络进行预充电,所述第一电容器网络经由所述第一开关网络与所述输入引脚断开,以及所述第一电容器网络通过所述第二开关网络而被连接至所述电压缓冲器的输出端,以及
在所述第一阶段之后的第二阶段中,激活所述第一开关网络并停用所述第二开关网络,其中,使用所述输入引脚对所述电容器进行充电,所述第一电容器网络经由所述第一开关网络而被连接至所述输入引脚,以及所述第一电容器网络通过所述第二开关网络与所述电压缓冲器的输出端断开。
11.根据权利要求10所述的集成电路,还包括:
耦接至所述第一电容器网络的第二端口的积分电路;以及
耦接在所述积分电路与所述第一电容器网络的第二端口之间的第三开关网络,其中,所述控制器还被配置成:
在所述第一阶段和所述第二阶段期间停用所述第三开关网络,其中,所述积分电路与所述第一电容器网络断开,以及
在所述第二阶段之后的第三阶段期间激活所述第三开关网络,其中,所述积分电路连接至所述第一电容器网络。
12.根据权利要求11所述的集成电路,其中,所述控制器还被配置成:
在所述第三阶段中,激活所述第二开关网络并停用所述第一开关网络;以及
在所述第三阶段之后的第四阶段中,激活所述第一开关网络,停用所述第二开关网络并激活所述第三开关网络。
13.根据权利要求12所述的集成电路,其中:
所述第一电容器网络包括第一电容器和第二电容器;
所述电压缓冲器包括具有耦接至所述第一端口的第一端子的输入端的第一缓冲器和具有耦接至所述第一端口的第二端子的输入端的第二缓冲器;
在所述第一阶段和所述第三阶段期间,所述第二开关网络被配置成将所述第一缓冲器的输出端连接至所述第一电容器的第一端子,并且将所述第二缓冲器的输出端连接至所述第二电容器的第一端子;以及
在所述第二阶段和所述第四阶段期间,所述第一开关网络被配置成将所述第一端口的第一端子连接至所述第一电容器的第一端子,并且将所述第二端口的第二端子连接至所述第二电容器的第一端子。
14.根据权利要求13所述的集成电路,其中:
在所述第三阶段和所述第四阶段期间,所述第三开关网络被配置成将所述第一电容器的第二端子连接至所述积分电路的第一输入节点,并且被配置成将所述第二电容器的第二端子连接至所述积分电路的第二输入节点;以及
在所述第一阶段和所述第二阶段期间,所述第三开关网络被配置成将所述第一电容器的第二端子与所述积分电路的第一输入节点断开,将所述第二电容器的第二端子与所述积分电路的第二输入节点断开,并且将所述第一电容器的第二端子连接至所述第二电容器的第二端子。
15.根据权利要求14所述的集成电路,其中,所述第三开关网络还被配置成将所述第一电容器的第二端子和所述第二电容器的第二端子连接至共模参考电压。
16.根据权利要求11所述的集成电路,其中,所述积分电路包括:
具有耦接至所述第一电容器网络的输入端的放大器;以及
耦接在所述放大器的输入端与所述放大器的输出端之间的电容器。
17.根据权利要求11所述的集成电路,还包括:
量化器,其具有耦接至所述积分电路的输出端的输入端;以及
数模转换器,其具有耦接至所述量化器的输出端的输入端和耦接至所述控制器的输出端。
18.根据权利要求10所述的集成电路,还包括:
电阻器,其具有耦接至所述输入引脚的第一端和耦接至所述第一开关网络和所述电压缓冲器的输入端的第二端。
19.根据权利要求18所述的集成电路,其中,所述电压缓冲器的稳定时间小于所述电阻器和所述第一电容器网络的电容的RC时间常数的五倍。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/385,527 | 2016-12-20 | ||
US15/385,527 US9787291B1 (en) | 2016-12-20 | 2016-12-20 | System and method for a switched capacitor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108206700A CN108206700A (zh) | 2018-06-26 |
CN108206700B true CN108206700B (zh) | 2022-02-11 |
Family
ID=59981463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711386215.1A Active CN108206700B (zh) | 2016-12-20 | 2017-12-20 | 开关电容电路及其操作方法和集成电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9787291B1 (zh) |
CN (1) | CN108206700B (zh) |
DE (1) | DE102017130462A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109889033A (zh) * | 2017-05-22 | 2019-06-14 | 南京矽力杰半导体技术有限公司 | 隔离型开关电容变换器 |
US10578681B2 (en) * | 2017-10-26 | 2020-03-03 | Infineon Technologies Ag | Sensors using digitally assisted 1/x analog gain compensation |
JP2019193139A (ja) * | 2018-04-26 | 2019-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 制限回路および電子装置 |
CN110113052B (zh) | 2019-05-10 | 2022-03-22 | 深圳锐越微技术有限公司 | 模数转换器的前级驱动模块及模数转换装置 |
US10897261B1 (en) | 2020-03-05 | 2021-01-19 | Infineon Technologies Ag | Analog-to-digital converter with a supplementary digital-to-analog converter for offset and gain error measurements |
US11418210B2 (en) * | 2020-05-05 | 2022-08-16 | Omni Design Technologies, Inc. | Digital-to-analog converter with reference voltage selection switch |
US11190198B1 (en) * | 2020-11-19 | 2021-11-30 | Novatek Microelectronics Corp. | Switched capacitor circuit and capacitive DAC |
US11881874B2 (en) * | 2022-02-17 | 2024-01-23 | Invensense, Inc. | Motion sensor with sigma-delta analog-to-digital converter having resistive continuous-time digital-to-analog converter feedback for improved bias instability |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094155A (en) * | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
US7539243B1 (en) * | 2008-03-31 | 2009-05-26 | International Business Machines Corporation | Method and system for low-power integrating decision feedback equalizer with fast switched-capacitor feed forward path |
CN101677235A (zh) * | 2008-09-16 | 2010-03-24 | 联发科技股份有限公司 | 环路滤波器、量化器、数模转换器以及运算放大器 |
CN102193033A (zh) * | 2010-03-08 | 2011-09-21 | 上海海栎创微电子有限公司 | 一种具有快速响应的自电容变化测量电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193376A (ja) * | 2002-12-12 | 2004-07-08 | Fuji Xerox Co Ltd | 発光素子駆動装置 |
TW200832868A (en) * | 2007-01-26 | 2008-08-01 | Univ Nat Chiao Tung | Pre-charge sample-and-hold circuit |
US8009077B1 (en) * | 2009-06-08 | 2011-08-30 | Cirrus Logic, Inc. | Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference |
US8125262B2 (en) * | 2009-08-19 | 2012-02-28 | Analog Devices, Inc. | Low power and low noise switched capacitor integrator with flexible input common mode range |
US8614639B1 (en) * | 2012-08-24 | 2013-12-24 | Himax Imaging, Inc. | Integrator ramp generator with DAC and switched capacitors |
US9035693B2 (en) * | 2013-08-14 | 2015-05-19 | Nanya Technology Corporation | Temperature detecting apparatus, switch capacitor apparatus and voltage integrating circuit thereof |
KR102092904B1 (ko) * | 2013-11-06 | 2020-03-24 | 삼성전자주식회사 | 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들 |
-
2016
- 2016-12-20 US US15/385,527 patent/US9787291B1/en active Active
-
2017
- 2017-12-19 DE DE102017130462.2A patent/DE102017130462A1/de active Granted
- 2017-12-20 CN CN201711386215.1A patent/CN108206700B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094155A (en) * | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
US7539243B1 (en) * | 2008-03-31 | 2009-05-26 | International Business Machines Corporation | Method and system for low-power integrating decision feedback equalizer with fast switched-capacitor feed forward path |
CN101677235A (zh) * | 2008-09-16 | 2010-03-24 | 联发科技股份有限公司 | 环路滤波器、量化器、数模转换器以及运算放大器 |
CN102193033A (zh) * | 2010-03-08 | 2011-09-21 | 上海海栎创微电子有限公司 | 一种具有快速响应的自电容变化测量电路 |
Non-Patent Citations (1)
Title |
---|
Current Reference Pre-Charging Techniques for Low-Power Zero-Crossing Pipeline-SAR ADCs;Jayanth Kuppambatti;《IEEE Journal of Solid-State Circuits 》;20141231;683-696 * |
Also Published As
Publication number | Publication date |
---|---|
CN108206700A (zh) | 2018-06-26 |
US9787291B1 (en) | 2017-10-10 |
DE102017130462A1 (de) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108206700B (zh) | 开关电容电路及其操作方法和集成电路 | |
US7102557B1 (en) | Switched capacitor DAC | |
US10972062B2 (en) | Class-D amplifier and method | |
EP2256933B1 (en) | Sigma-delta modulator | |
US7944386B2 (en) | Apparatus for and method of performing an analog to digital conversion | |
WO2007145001A1 (en) | A/d converter and a/d converting method | |
US6194946B1 (en) | Method and circuit for compensating the non-linearity of capacitors | |
CN111342840B (zh) | 精密的电流到数字转换器 | |
US11867584B2 (en) | Parasitic insensitive sampling in sensors | |
US10284222B1 (en) | Delta-sigma converter with pre-charging based on quantizer output code | |
JP5198427B2 (ja) | シグマデルタ変調器 | |
US6836228B1 (en) | Analog-to-digital converter with switched integrator | |
CN104283564A (zh) | 用于σδ 模拟-数字转换器的积分器输出摆动降低技术 | |
EP4113847A1 (en) | A sigma delta modulator and method therefor | |
JP7161178B2 (ja) | 静電容量検出回路 | |
JP5843629B2 (ja) | D/a変換器 | |
Pandu et al. | Low Frequency CMOS Sigma-Delta Analog to Digital Converter for Medical Application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |