CN108203076A - 晶圆键合方法 - Google Patents

晶圆键合方法 Download PDF

Info

Publication number
CN108203076A
CN108203076A CN201810005643.3A CN201810005643A CN108203076A CN 108203076 A CN108203076 A CN 108203076A CN 201810005643 A CN201810005643 A CN 201810005643A CN 108203076 A CN108203076 A CN 108203076A
Authority
CN
China
Prior art keywords
interconnection layer
bonding
wafer
interconnection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810005643.3A
Other languages
English (en)
Other versions
CN108203076B (zh
Inventor
刘玮荪
冯凯
黄锦才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810005643.3A priority Critical patent/CN108203076B/zh
Publication of CN108203076A publication Critical patent/CN108203076A/zh
Application granted granted Critical
Publication of CN108203076B publication Critical patent/CN108203076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

提供一种晶圆键合方法，包括：提供第一晶圆和第二晶圆，所述第一晶圆包括第一键合面，所述第二晶圆包括第二键合面；在所述第一键合面上形成第一互连层；在所述第一互连层表面形成第二互连层，所述第一互连层位于所述第一键合面和第二互连层之间；在所述第二键合面上形成第三互连层；使所述第三互连层和第二互连层相互贴合，且所述第三互连层位于第二互连层与第二晶圆之间；使所述第三互连层和第二互连层相互贴合之后，对所述第二互连层和第三互连层进行键合处理，使所述第三互连层与第二互连层反应，形成互连部，所述键合处理的温度小于第三互连层与第一互连层的共晶温度。所述晶圆键合方法能够有效控制第一键合面和第二键合面之间的间距。

Description

晶圆键合方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合方法。
背景技术
晶圆键合技术是指将两片晶圆互相结合，并使表面原子相互反应产生共价键，使两表面间的键合能(Bonding Energy)达到一定强度，而使这两晶圆片结为一体。
随着MEMS(Micro-Electro-Mechanical Systems，微机电系统)技术的不断发展及其在工业、汽车、医疗、军事等各个领域的巨大市场需求量，对MEMS器件的集成化提出更高的要求。晶圆键合成为MEMS技术发展和实用化的关键技术。由于MEMS晶圆表面的平整度和光洁度达不到硅-硅直接键合的要求，因此需要一种对晶圆表面要求不高、键合处理的温度低且键合强度高的键合技术。
共晶键合是采用金属作为过渡层从而实现硅-硅键合的一种间接键合手段。共晶键合具有以下优点，使其成为MEMS晶圆键合的关键技术：由于MEMS晶圆采用半成熟的半导体工艺，界面易于形成欧姆接触，寄生参数小，键合处理的温度较低，残余应力小，图形化容易实现且精度较大。
然而现有的共晶键合技术不容易控制晶圆之间的间距。
发明内容
本发明解决的问题是提供一种晶圆键合方法，能够精确控制晶圆之间的间距。
为解决上述问题，本发明提供一种晶圆键合方法，包括：提供第一晶圆和第二晶圆，所述第一晶圆包括第一键合面，所述第二晶圆包括第二键合面；在所述第一键合面上形成第一互连层；在所述第一互连层表面形成第二互连层，所述第一互连层位于所述第一键合面和第二互连层之间；在所述第二键合面上形成第三互连层，所述第三互连层与第二互连层的共晶温度小于所述第三互连层与第一互连层的共晶温度；使所述第三互连层和第二互连层相互贴合，且所述第三互连层位于第二互连层与第二晶圆之间；使所述第三互连层和第二互连层相互贴合之后，对所述第二互连层和第三互连层进行键合处理，使所述第三互连层与第二互连层反应，形成互连部，所述键合处理的温度小于第三互连层与第一互连层的共晶温度。
可选的，所述第一互连层的材料包括硅或硅锗中的一种或两种组合；所述第二互连层的材料包括锗；所述第三互连层的材料为铝或金。
可选的，所述第一互连层的材料为硅锗，且沿自所述第二互连层至所述第一晶圆的方向上，所述第一互连层中硅的含量逐渐增加。
可选的，形成所述第一互连层和第二互连层的工艺包括化学气相沉积工艺；形成所述第一互连层的反应气体包括硅源气体和锗源气体，所述硅源气体包括：Si2H6、SiH4或二氯甲硅烷中的一种或多种组合，所述锗源气体包括GeH4；形成所述第一互连层的工艺参数包括：所述硅源气体的流量为100sccm～300sccm，所述锗源气体的流量为100sccm～400sccm；形成所述第二互连层的反应气体包括GeH4；形成所述第二互连层的工艺参数包括：反应气体流量为300sccm～500sccm。
可选的，所述第一互连层的材料为硅锗，所述第三互连层的材料为铝；所述键合处理的工艺参数包括：键合处理的温度为415℃～424℃；压力为10KN～60KN；
可选的，所述第一互连层的材料为锡；所述第二互连层的材料为铟；所述第三互连层的材料为金或铜。
可选的，所述第三互连层的材料为金，所述键合处理的工艺参数包括：键合处理的温度大于或等于156℃且小于280℃。
可选的，所述第三互连层和第二互连层相互贴合之后，所述第一键合面与第二键合面之间的间距为1.2微米～3.9微米。
可选的，所述第一互连层的厚度为0.1微米～0.2微米；所述第二互连层的厚度为0.3微米～1微米；第三互连层的厚度为0.8微米～2.7微米。
可选的，所述第一键合面表面具有移动设备，所述移动设备用于沿垂直于所述第一键合面的方向移动。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的晶圆键合方法中，形成第二互连层之前，在所述第一键合面形成第一互连层。由于所述第三互连层与第二互连层的共晶温度小于所述第三互连层与第一互连层的共晶温度，且所述键合处理过程中，所述键合处理的温度小于第三互连层与第一互连层的共晶温度。在键合处理过程中，当所述第二互连层完全反应之后，键合处理的温度达不到第一互连层与第三互连层反应的温度，从而使反应停止，因此，所述第一互连层能够控制键合处理过程。由于所述第一互连层和第二互连层的厚度之和使第一键合面和第二键合面之间具有一定间距，因此通过控制第一互联层沿垂直于第一键合面的尺寸，能够使第二互联层沿垂直于所述第一键合面的尺寸不至于过大，从而能够形成互连部的材料较少，因此在所述键合处理过程中，所述互连部材料不容易从所述第一互连层和第三互连层之间的间隙中流出，从而能够有效控制第一键合面和第二键合面之间的间距。同时，在沿平行于所述第一键合面的方向上，所述第一互连层的尺寸小于所述第一键合面的尺寸，在沿平行于所述第一键合面的方向上，所述第一互连层对互连部材料的吸附作用较弱，从而不容易使互连部材料流出所述第一互连层和第三互连层之间的间隙，从而能够提高第一键合面与第二键合面之间的间距。
进一步，所述第二互连层的材料为锗，所述第一互连层的材料为硅锗，且沿自所述第一晶圆至第二互连层的方向上，所述第一互连层中锗的含量逐渐增加。所述第一互连层中锗的含量逐渐增加，则在所述第一互连层与第二互连层的接触面上，所述第二互连层中锗的含量较高，则所述第一互连层与第二互连层的接触面的共晶温度与第一互连层的共晶温度较接近。在所述键合处理过程中，部分第一互连层材料与第三互连层反应，从而使得连接部材料原子与所述第二互连层材料原子之间相互渗透，进而使得键合强度较高。
附图说明
图1和图2是一种晶圆键合方法各步骤的结构示意图；
图3至图7是本发明的晶圆键合方法一实施例各步骤的结构示意图。
具体实施方式
晶圆键合方法存在诸多问题，例如：晶圆之间的间距不容易控制。
现结合一种晶圆键合方法，分析晶圆之间的间距不容易控制的原因：
图1和图2是一种晶圆键合方法各步骤的结构示意图。
请参考图1，提供CMOS晶圆110和MEMS晶圆120，所述CMOS晶圆110包括第一键合面，所述MEMS晶圆120包括第二键合面；在所述第一键合面表面形成第一互连层111；在所述第二键合面表面形成第二互连层121。
请参考图2，使所述第一互连层111与第二互连层121贴合；对所述第一互连层111和第二互连层121进行键合处理，使第一互连层111与第二互连层121反应，形成互连部122。
其中，所述键合处理的步骤包括：对所述第一互连层111与第二互连层121加压加热处理。在所述加压加热处理过程中，所述互连部122处于半液体的状态，由于所述互连部122材料较多，在压力的作用下，部分互连部材料会被从第一互连层111和第二互连层122之间的间隙中挤出。导致第一键合面和第二键合面之间的间距不容易控制，从而不容易实现所形成半导体结构性能的一致性。另外，部分互连部材料会被挤出，容易导致所形成的互连部122沿垂直于第二键合面方向上的尺寸较小，从而导致所述第一键合面和第二键合面之间的间距较小，进而影响所形成的半导体结构的性能。
特别是，第二键合面上往往具有可移动结构，所述可移动结构可以沿垂直于第二键合面的方向移动。所述CMOS晶圆110可以通过测量可移动结构顶部与所述第一键合面之间的电容，从而获取所述移动结构的移动速度。如果所述第一键合面和第二键合面之间的间距过小，容易限制所述移动结构的移动，从而影响所形成半导体结构的性能。
为解决所述技术问题，本发明提供了一种晶圆键合方法，包括：在所述第一键合面上形成第一互连层；在所述第一互连层表面形成第二互连层，所述第一互连层位于所述第一键合面和第二互连层之间；在所述第二键合面上形成第三互连层；对所述第二互连层和第三互连层进行键合处理，使所述第三互连层与第二互连层反应，形成互连部，所述键合处理的温度小于第三互连层与第一互连层的共晶温度。所述晶圆键合方法能够有效控制第一键合面和第二键合面之间的间距。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图7是本发明的晶圆键合方法一实施例各步骤的结构示意图。
请参考图3，提供第一晶圆210和第二晶圆220，所述第一晶圆210包括第一键合面201，所述第二晶圆220包括第二键合面202。
本实施例中，所述第一晶圆210为MEMS晶圆，所述第一晶圆210第一键合面201上具有可移动结构，所述可移动结构用于沿垂直于所述第一键合面201的方向移动。在其他实施例中，所述第一晶圆210可以为CMOS晶圆。
所述可移动结构可以为MEMS器件，例如MEMS麦克风。
本实施例中，所述第二晶圆220为CMOS晶圆，所述第二晶圆220中具有CMOS器件。所述CMOS器件用于通过检测所述可移动结构与第一键合面201之间的电容，从而检测所述可移动结构的移动速度。在其他实施例中，所述第二晶圆可以为MEMS晶圆或承载晶圆。
所述第一晶圆210和第二晶圆220侧的材料包括硅和金属。
请参考图4，在所述第一键合面201上形成第一互连层211；在所述第一互连层211表面形成第二互连层212，所述第一互连层211位于所述第一键合面201和第二互连层212之间。
所述第二互连层212用于与后续形成的第三互连层221键合，从而实现第一晶圆210与第二晶圆220之间的电连接；所述第一互连层211用于控制后续键合处理过程中，所述第二互连层212与第三互连层221之间的反应，从而控制所形成互连部的尺寸。
所述第一互连层211和第二互连层212的厚度之和使第一键合面201和第二键合面202之间具有一定间距，因此通过控制第一互联层211沿垂直于第一键合面201的尺寸，能够使第二互联层212沿垂直于所述第一键合面201的尺寸不至于过大，从而能够使形成的互连部222的尺寸较小。
本实施例中，所述第一互连层211的材料为硅锗，且沿自所述第二互连层212至所述第一晶圆210的方向上，所述第一互连层211中硅的含量逐渐增加。硅锗具有良好的导电性，能够降低所述第一互连层211的电阻。
所述第二互连层221的材料为锗，所述第一互连层211的材料为硅锗，且沿自所述第一晶圆210至第二互连层212的方向上，所述第一互连层211中锗的含量逐渐增加。所述第一互连层211中锗的含量逐渐增加，则在所述第一互连层211与第二互连层212的接触面上，所述第二互连层212中锗的含量较高，则所述第一互连层211与第二互连层212的接触面的共晶温度与第一互连层211的共晶温度较接近。在所述键合处理过程中，部分第一互连层211材料与第三互连层221反应，从而使得后续形成的连接部材料原子与所述第二互连层212材料原子之间相互渗透，进而使得键合强度较高。
在其他实施例中，所述第一互连层的材料还可以包括硅；或者所述第一互连为硅锗，且所述第一互连层中硅的含量为定值。
本实施例中，所述第二互连层212的材料为锗。锗具有良好的导电性，能够降低所述第二互连层212的电阻。
本实施例中，形成所述第一互连层211和第二互连层212的工艺包括化学气相沉积工艺。
具体的，形成所述第一互连层211的反应气体包括：硅源气体和锗源气体，所述硅源气体包括：Si2H6、SiH4或SiH2Cl2中的一种或多种组合，锗源气体包括：GeH4；形成所述第一互连层211的工艺参数包括：硅源气体的流量为100～300sccm，锗源气体的流量为100sccm～400sccm；反应温度为380℃～480℃；气体压强为100mTorr～300mTorr。
需要说明的是，在形成所述第一互连层211的过程中，逐渐减小硅源气体的流量，从而使所述第一互连层211中锗的含量逐渐增加。
形成所述第二互连层212的反应气体包括GeH4；形成所述第二互连层212的工艺参数包括：气体流量为100sccm～400sccm；反应温度为380℃～480℃；气体压强100mTorr～300mTorr。
本实施例中，所述第一互连层211与第二互连层212通过同一设备形成。在形成所述第一互连层211和第二互连层212的过程中，锗源气体的流量相同，反应温度和压强相同。仅在反应过程中逐渐减小硅源气体的流量。当硅源气体的流量为零之后，形成第二互连层212，所述第二互连层212的材料为锗。在其他实施例中，当所述第一互连层中锗的含量不变时，形成第一互连层的过程中，硅源气体和锗源气体的流量保持不变；形成第一互连层之后，停止向所述第一键合面通入硅源气体。
如果所述第二互连层212的厚度过小，后续形成的互连部222在沿垂直于第一键合面201方向上的尺寸过小，容易导致所述第一晶圆210和第二晶圆220的键合强度较低。如果所述第二互连层212厚度过大，容易使后续键合处理过程中互连部222材料被挤出，从而导致第一键合面201与第二键合面202之间的间距难以控制。具体的，本实施例中，所述第二互连层212的厚度为0.3微米～1微米。
如果所述第一互连层211的厚度过小，容易导致后续键合处理之后，所述第一键合面201与第二键合面202之间的间距过小，从而不利于所述第一晶圆210上移动设备的正常工作，且如果所述第一互连层211的厚度过小，不利于控制所述第二互连层212与第三互连层221之间的反应；如果所述第一互连层211的厚度过大，容易增加成本。具体的，本实施例中，所述第一互连层211的厚度为0.1微米～0.2微米。
请参考图5，在所述第二键合面202上形成第三互连层221，所述第三互连层221与第二互连层212的共晶温度小于所述第三互连层221与第一互连层211的共晶温度。
本实施例中，所述第三互连层221的材料为铝。铝原子的扩散能力小，不容易污染第一晶圆210和第二晶圆220。在其他实施例中，所述第三互连层的材料还可以为金。
本实施例中，铝与锗的共晶温度小于铝与硅锗的共晶温度。
形成所述第三互连层221的工艺包括电镀工艺。
所述第三互连层221在沿垂直于所述第二键合面202方向上的尺寸为所述第三互连层221的厚度。
如果所述第三互连层221的厚度过小，容易导致后续形成的互连部222的尺寸过小，容易降低第一晶圆210与第二晶圆220的键合强度；如果所述第三互连层221的厚度过大，容易增加形成第三互连层221的工艺难度。
通过所述第二互连层212的厚度控制所述键合反应的过程，从而控制所形成互连部222的厚度。因此，所述第二互连层212需完全反应，所述第三互连层221的质量与第二互连层212所述的质量之比大于或等于所述互连部222中第二互连层212材料原子与第三互连层221材料原子的质量比。具体的，本实施例中，所述第三互连层221的质量与第二互连层212所述的质量之比等于所述互连部222中第二互连层212材料原子与第三互连层221材料原子的质量比。
由于第三互连层221与第二互连层212形成互连部222之后，所述互连部222中第三互连层221材料原子的质量百分比为49％，所述互连部222中第二互连层212材料原子的质量百分比为51％。本实施例中，使所述第三互连层221的质量与第二互连层212所述的质量之比等于所述互连部222中第二互连层212材料原子与第三互连层221材料原子的质量比。具体的，所述第三互连层221的厚度为0.8微米～2.7微米。
在其他实施例中，所述第一互连层的材料包括铟或铟锡中的一种或两种组合；所述第二互连层的材料为铟；所述第三互连层的材料为金或铜。
请参参考图6，使所述第三互连层221和第二互连层212相互贴合，且所述第三互连层221位于第二互连212层与第二晶圆220之间。
所述第三互连层221和第二互连层212相互贴合之后，如果所述第一键合面201与第二键合面202之间的间距过小，不利于所述移动设备的工作；所述第三互连层221和第二互连层212相互贴合之后，如果所述第一键合面201与第二键合面202之间的间距过大，不利于提高所形成半导体结构的集成度。具体的，本实施例中，所述第三互连层221和第二互连层212相互贴合之后，所述第一键合面201与第二键合面202之间的间距为1.2微米～3.9微米。
请参考图7，使所述第三互连层221(如图6所示)和第二互连层212(如图6所示)相互贴合之后，对所述第一互连结构和第三互连层221进行键合处理，形成互连部222，所述键合处理的温度小于第三互连层221与第一互连层211的共晶温度，且使所述第三互连层221与第二互连层212反应。
所述键合处理的温度小于第三互连层221与第一互连层211的共晶温度。在键合处理过程中，当所述第二互连层212完全反应之后，由于键合处理的温度达不到第一互连层211与第三互连层221反应的温度，从而使反应停止，因此，所述第一互连层211能够控制键合处理过程。由于所述第一互连层211能够使第二互联层212沿垂直于所述第一键合面201的尺寸不至于过大，从而能够使形成的互连部222的尺寸较小，因此在所述键合处理过程中，所述互连部材料不容易从所述第一互连层211和第三互连层221之间的间隙中流出，从而能够有效控制第一键合面201和第二键合面202之间的间距。
同时，在沿平行于所述第一键合面201的方向上，所述第一互连层211的尺寸小于所述第一键合面201的尺寸，在沿平行于所述第一键合面201的方向上，所述第一互连层211对互连部材料的吸附作用较弱，从而不容易使互连部材料流出所述第一互连层211和第三互连层221之间的间隙，从而能够提高第一键合面201与第二键合面202之间的间距。
铝与锗的共晶温度为415℃～424℃，铝与硅的共晶温度为580℃，铝与硅锗的共晶温度大于424℃且小于580℃。
所述键合处理的温度大于或等于第二互连层212与第三互连层221的共晶温度，且小于第三互连层221与第一互连层211的共晶温度。因此，本实施例中，所述键合处理的工艺参数包括：所述键合处理的温度为415℃～424℃；压力为10KN～60KN。
在其他实施例中，当所述第一互连层的材料为硅，第二互连层的材料为锗，第三互连层的材料为铝时，则所述键合处理的温度大于或等于419℃且小于580℃。当所述第一互连层的材料为硅，第二互连层的材料为锗，所述第三互连层的材料为金，键合处理的温度大于或等于361℃且小于370℃。当所述第一互连层的材料为硅锗，第二互连层的材料为锗，所述第三互连层的材料为金，键合处理的温度为361℃。当所述第一互连层的材料为锡，所述第二互连层的材料为铟，所述第三互连层的材料为金时，键合处理的温度大于或等于156℃且小于280℃。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第一晶圆包括第一键合面，所述第二晶圆包括第二键合面；
在所述第一键合面上形成第一互连层，在沿平行于所述第一键合面的方向上，所述第一互连层的尺寸小于所述第一键合面的尺寸；
在所述第一互连层表面形成第二互连层，所述第一互连层位于所述第一键合面和第二互连层之间；
在所述第二键合面上形成第三互连层，所述第三互连层与第二互连层的共晶温度小于所述第三互连层与第一互连层的共晶温度；
使所述第三互连层和第二互连层相互贴合，且所述第三互连层位于第二互连层与第二晶圆之间；
使所述第三互连层和第二互连层相互贴合之后，对所述第二互连层和第三互连层进行键合处理，形成互连部，所述键合处理的温度小于第三互连层与第一互连层的共晶温度，并使所述第三互连层与第二互连层反应。
2.如权利要求1所述的晶圆键合方法，其特征在于，所述第一互连层的材料包括硅或硅锗中的一种或两种组合，所述第二互连层的材料为锗，所述第三互连层的材料为铝或金。
3.如权利要求2所述的晶圆键合方法，其特征在于，所述第一互连层的材料为硅锗，且沿自所述第一晶圆至第二互连层的方向上，所述第一互连层中锗的原子含量逐渐增加。
4.如权利要求3所述的晶圆键合方法，其特征在于，形成所述第一互连层和第二互连层的工艺包括：化学气相沉积工艺；形成所述第一互连层的反应气体包括硅源气体和锗源气体，所述硅源气体包括：Si2H6、SiH4或SiH2Cl2中的一种或多种组合，所述锗源气体包括GeH4；形成所述第一互连层的工艺参数包括：所述硅源气体的流量为100sccm～300sccm，所述锗源气体的流量为100sccm～400sccm；
形成所述第二互连层的反应气体包括GeH4；形成所述第二互连层的工艺参数包括：反应气体流量为300sccm～500sccm。
5.如权利要求2所述的晶圆键合方法，其特征在于，所述第一互连层的材料为硅锗，所述第三互连层的材料为铝；所述键合处理的工艺参数包括：键合处理的温度为415℃～424℃；压力为10KN～60KN。
6.如权利要求1所述的晶圆键合方法，其特征在于，所述第一互连层的材料为锡，所述第二互连层的材料为铟，所述第三互连层的材料为金或铜。
7.如权利要求6所述的晶圆键合方法，其特征在于，所述第三互连层的材料为金，所述键合处理的工艺参数包括：键合处理的温度大于或等于156℃且小于280℃。
8.如权利要求1所述的晶圆键合方法，其特征在于，所述第一互连层的厚度为0.1微米～0.2微米；所述第二互连层的厚度为0.3微米～1微米；第三互连层的厚度为0.8微米～2.7微米。
9.如权利要求1所述的晶圆键合方法，其特征在于，所述第一互连层和第二互连层在沿平行于第一键合面方向上的尺寸相等。
10.如权利要求1所述的晶圆键合方法，其特征在于，所述第一键合面表面具有可移动结构，所述可移动结构用于沿垂直于所述第一键合面的方向移动。
CN201810005643.3A 2018-01-03 2018-01-03 晶圆键合方法 Active CN108203076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810005643.3A CN108203076B (zh) 2018-01-03 2018-01-03 晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810005643.3A CN108203076B (zh) 2018-01-03 2018-01-03 晶圆键合方法

Publications (2)

Publication Number Publication Date
CN108203076A true CN108203076A (zh) 2018-06-26
CN108203076B CN108203076B (zh) 2020-04-14

Family

ID=62606173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810005643.3A Active CN108203076B (zh) 2018-01-03 2018-01-03 晶圆键合方法

Country Status (1)

Country Link
CN (1) CN108203076B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068325A1 (en) * 2009-01-21 2012-03-22 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
CN103043603A (zh) * 2011-08-16 2013-04-17 飞思卡尔半导体公司 将mems连接到接合晶片
CN103964366A (zh) * 2013-01-30 2014-08-06 因文森斯公司 封闭的mems器件的内部电接触
CN104891429A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 一种改善铝锗共晶键合工艺的方法
CN105845589A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US20170174504A1 (en) * 2014-11-06 2017-06-22 Analog Devices, Inc. MEMS Sensor Cap with Multiple Isolated Electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068325A1 (en) * 2009-01-21 2012-03-22 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
CN103043603A (zh) * 2011-08-16 2013-04-17 飞思卡尔半导体公司 将mems连接到接合晶片
CN103964366A (zh) * 2013-01-30 2014-08-06 因文森斯公司 封闭的mems器件的内部电接触
US20170174504A1 (en) * 2014-11-06 2017-06-22 Analog Devices, Inc. MEMS Sensor Cap with Multiple Isolated Electrodes
CN105845589A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN104891429A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 一种改善铝锗共晶键合工艺的方法

Also Published As

Publication number Publication date
CN108203076B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US11192340B2 (en) Device modified substrate article and methods for making
Huang et al. Demonstration and electrical performance of Cu–Cu bonding at 150° C with Pd passivation
CN106133899B (zh) 用于半导体和插入物加工的载体粘结方法和制品
JP6272807B2 (ja) ２つの金属表面を永久的に接続するための方法
Hu et al. Development of low temperature CuCu bonding and hybrid bonding for three-dimensional integrated circuits (3D IC)
US10543662B2 (en) Device modified substrate article and methods for making
CN108122823A (zh) 晶圆键合方法及晶圆键合结构
TWI625081B (zh) 用於金屬接合的暫時界面梯度接合
TWI476839B (zh) 晶圓次微米接合方法及其接合層
KR20210068588A (ko) 기판들을 본딩하기 위한 방법들
CN112567495A (zh) 半导体结构及其形成方法
Lai et al. Characterization of interfacial structure for low-temperature direct bonding of Si substrates sputtered with Ag nanotwinned films
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
US20100224994A1 (en) Low Temperature Metal to Silicon Diffusion and Silicide Wafer Bonding
CN108203076A (zh) 晶圆键合方法
TWI667764B (zh) 半導體結構及其形成方法
TW201637153A (zh) 散熱基板
CN112567506A (zh) 半导体结构及其形成方法
TW200540505A (en) Integrated circuit having a strengthened passivation structure
US10541224B1 (en) Bonding process with inhibited oxide formation
CN106158729A (zh) 半导体结构的形成方法
CN105140199B (zh) 顶层金属薄膜结构以及铝制程工艺方法
WO2014206086A1 (zh) 一种键合方法及采用该键合方法形成的键合结构
Huang et al. Cu-Based Thermocompression Bonding and Cu/Dielectric Hybrid Bonding for Three-Dimensional Integrated Circuits (3D ICs) Application. Nanomaterials 2023, 13, 2490
Suga Low temperature bonding for 3D integration—A review of the surface activated bonding (SAB)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant