CN108198826A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN108198826A
CN108198826A CN201810069889.7A CN201810069889A CN108198826A CN 108198826 A CN108198826 A CN 108198826A CN 201810069889 A CN201810069889 A CN 201810069889A CN 108198826 A CN108198826 A CN 108198826A
Authority
CN
China
Prior art keywords
insulating layer
hole slot
layer
ring
crosses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810069889.7A
Other languages
English (en)
Other versions
CN108198826B (zh
Inventor
牟广营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810069889.7A priority Critical patent/CN108198826B/zh
Publication of CN108198826A publication Critical patent/CN108198826A/zh
Application granted granted Critical
Publication of CN108198826B publication Critical patent/CN108198826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种阵列基板及其制作方法。该阵列基板包括：第一金属层，形成于衬底基板上；第一绝缘层，形成于所述第一金属层上；第一环状过孔槽，贯穿所述第一绝缘层。本公开通过在阵列基板上形成环状过孔槽，能够降低过孔拐角数量。

Description

阵列基板及其制作方法
技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板及其制作方法。
背景技术
TFT-LCD(Liquid Crystal Display-Thin Film Transistor，液晶显示-薄膜晶体)是以液晶为介质、以薄膜晶体管为控制元件的集大规模半导体集成电路技术和平板光源技术于一体的光电子产品。
TFT-LCD产品制造流程主要包括三部分：阵列(Array)工程，液晶成盒(Cell)工程和模组(Module)工程。Array工程主要是完成TFT玻璃基板的制备；Cell工程主要是液晶成盒工程；Module工程主要是在封口的液晶盒上绑定IC(Integrated Circuit，芯片)和FPC(Flexible Printed Circuit，软板)的工程，从而基本完成液晶显示屏的制造过程。
为保证产品质量，需要在产品生产过程中进行性能测试。在液晶显示屏的Cell工程之后的液晶成盒(Cell)阶段进行测试可以筛选出不合格的半成品，避免这些半成品进入下一步Module工序而浪费IC等资材。液晶在成盒工段结束后需要进行测试，即成盒检测工序。
目前，Cell阶段的电学性能测试过程，主要是将成盒的触摸显示屏(或称液晶盒)的信号线引脚，即栅极驱动电路外接一个数字信号源，由数字信号源输出测试时序进行检测。
过孔是不同导电膜层相连接的关键结构，过孔类型很多，如像素(pixel)区用以连接源漏层(S/D)与第二电极层(例如2nd ITO)的小型过孔；CT(Cell Test)Pad(成盒测试引脚)等处用以连接两层金属及表面ITO(Indium tin oxide，氧化铟锡)的面积较大的过孔群。虽然不同类型过孔的连接作用不同，但搭接状态是衡量所有过孔的重要指标。
针对CT pad过孔的设计，如图1和2所示，一般是方形小过孔集群的方式，方形小过孔的面积利用率高，但拐角位置的刻蚀搭接容易出现不良，过孔密度越大，出现不良的可能性就越高。
因此，现有技术中的技术方案还存在有待改进之处。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制作方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种阵列基板，包括：第一金属层，形成于衬底基板上；第一绝缘层，形成于所述第一金属层上；第一环状过孔槽，贯穿所述第一绝缘层。
在本公开的一种示例性实施例中，还包括：第二金属层，形成于有所述第一环状过孔槽的所述第一绝缘层上；第二绝缘层，形成于所述第二金属层上；第二环状过孔槽，贯穿所述第二绝缘层；其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
在本公开的一种示例性实施例中，还包括：第一电极层，形成于有所述第二环状过孔槽的所述第二绝缘层上；第三绝缘层，形成于所述第一电极层上；第三环状过孔槽，贯穿所述第三绝缘层；其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
在本公开的一种示例性实施例中，还包括：第二电极层，形成于有所述第三环状过孔槽的所述第三绝缘层上；测试引脚，形成于所述第二电极层上，用于成盒测试或者阵列测试。
在本公开的一种示例性实施例中，还包括：第二绝缘层，形成于所述第一绝缘层上；其中所述第一环状过孔槽还贯穿所述第二绝缘层。
在本公开的一种示例性实施例中，还包括：第一电极层，形成于有所述第一环状过孔槽的所述第二绝缘层上；测试引脚，形成于所述第一电极层上，用于成盒测试或者阵列测试。
根据本公开的一个方面，提供一种阵列基板的制作方法，包括：在衬底基板上形成第一金属层；在所述第一金属层上形成第一绝缘层；在所述第一绝缘层上形成贯穿所述第一绝缘层的第一环状过孔槽。
在本公开的一种示例性实施例中，还包括：在形成有所述第一环状过孔槽的所述第一绝缘层上形成第二金属层；在所述第二金属层上形成第二绝缘层；在所述第二绝缘层上形成贯穿所述第二绝缘层的第二环状过孔槽；其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
在本公开的一种示例性实施例中，还包括：在形成有所述第二环状过孔槽的所述第二绝缘层上形成第一电极层；在所述第一电极层上形成第三绝缘层；在所述第三绝缘层上形成贯穿所述第三绝缘层的第三环状过孔槽；其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
在本公开的一种示例性实施例中，还包括：在所述第一绝缘层上形成第二绝缘层；形成贯穿所述第一绝缘层和所述第二绝缘层的所述第一环状过孔槽。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出现有技术中一种阵列基板的示意图。
图2示出现有技术中另一种阵列基板的示意图。
图3示出本公开示例性实施例中一种阵列基板的示意图。
图4示出本公开示例性实施例中另一种阵列基板的示意图。
图5示出本公开示例性实施例中一种阵列基板的制作方法的流程图。
图6-14示出图3所示阵列基板的制作方法的示意图。
图15-20示出图4所示阵列基板的制作方法的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。
需要指出的是，在附图中，为了图示的清晰可能会夸大层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
图1示出现有技术中一种阵列基板的示意图。
如图1所示，这是第一种CT Pad类型，CT Pad上存在gate金属层、SD金属层(Sourceand Drain Metal)、ITO等导电层。这种类型的CT Pad包括最表层ITO、GI(Gate Insulator，gate金属绝缘层)过孔槽(图示中简称为过槽)和PVX(Passivation，钝化层)过槽。图示中的黑色就是CT(cell test)时针头扎到Pad上留下的痕迹。
图2示出现有技术中另一种阵列基板的示意图。
如图2所示，这是第二种CT Pad类型，CT Pad上存在Gate、ITO等导电层。这种类型的CT Pad包括Via过槽。
本公开实施方式首先提供了一种阵列基板，包括：第一金属层，形成于衬底基板上；第一绝缘层，形成于所述第一金属层上；第一环状过孔槽，贯穿所述第一绝缘层。本公开实施例通过在阵列基板上形成环状过孔槽，能够降低过孔拐角数量。
图3示出本公开示例性实施例中一种阵列基板的示意图。
本实施例的阵列基板，包括：第一金属层(图中未示出，这里为gate金属层(Gatemetal))，形成于衬底基板(图中未示出，这里以玻璃基板(glass)为例，但本公开并不限定于此)上；第一绝缘层(图中未示出，这里为gate金属绝缘层(Gate Insulator，简称GI层)，形成于Gate metal层上；第一环状过孔槽(本实施例为图示中的GI过槽)，贯穿所述GI层。
本实施例中，可以通过制作GI掩膜板(GI mask)，即采用GI掩膜板形成GI过槽。
在示例性实施例中，该阵列基板还包括：第二金属层(图中未示出，这里为SDmetal即SD金属层)，形成于有所述第一环状过孔槽即GI过槽的所述第一绝缘层即GI层上；第二绝缘层(图中未示出，这里为PVX1层)，形成于所述第二金属层即SD metal上；第二环状过孔槽(PVX1过槽)，贯穿所述第二绝缘层即PVX1；其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
本实施例中，可以在阵列基板的SD metal上沉积钝化层PVX1，可以使用正性光刻胶，并使用灰调掩膜法，再通过干刻和灰化工艺的结合，在所述钝化层PVX1上生成第二环状过孔槽。根据不同产品钝化层PVX1的不同厚度，设计PVX1mask的曝光量，控制第二环状过孔槽的深度。
本实施例中，GI过槽和第二环状过孔槽的位置不会重叠，因为如果一下子把两层绝缘层(GI和PVX)都去掉，把两层金属(Gate metal和SD metal)和ITO一下子连起来，容易断，所以要单独接触，也就出现了上述两种槽。
在示例性实施例中，该阵列基板还包括：第一电极层(图中未示出，这里以ITO1为例，但本公开并不限定于此)，形成于有所述第二环状过孔槽的所述第二绝缘层上；第三绝缘层(图中未示出，这里以PVX2为例，但本公开并不限定于此)，形成于所述第一电极层上；第三环状过孔槽(PVX2过槽)，贯穿所述第三绝缘层；其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
本实施例中，可以在阵列基板的ITO1上沉积钝化层PVX2，对应所述第二环状过孔槽的位置在钝化层PVX2上生成第三环状过孔槽。所述第二环状过孔槽和所述第三环状过孔槽对应位置，孔径和形状相同并且了连通成一体共同组成了该阵列基板的PVX过槽。
本实施例中，可以使用负性光刻胶在钝化层PVX2上生成第三环状过孔槽，所述第三环状过孔槽贯穿钝化层PVX2。在其他实施例中，也可以使用正性光刻胶，并采用狭缝掩膜法或者灰调掩膜法，对应所述第二环状过孔槽的位置，在钝化层PVX2上形成所述第三环状过孔槽。
本实施例中，GI和PVX分别位于该阵列基板的不同的膜层，它们分别把gate、SD和ITO隔绝开，达到绝缘的目的。其中GI过槽和PVX过槽可以分别通过GI掩膜板和PVX掩膜板形成。GI过槽是把SD和gate金属连在一起，PVX过槽是把ITO和SD连在一起。这样，gate、SD和ITO都连接在一起了。其中，GI掩膜板和PVX掩膜板的形状可以理解为，哪一层需要过孔，哪一层就去掉相对应的位置。现有技术中CT Pad上原本有很多的小过孔，本实施例将其设计成环状槽型，使得测试信号可以传输通畅。
需要说明的是，该阵列基板中的GI过槽和PVX过槽整体构成环状过孔槽，GI过槽和PVX过槽之间并没有大小之分，只要是环状即可。GI和PVX本身就是阵列基板的构成膜层，只是在需要过孔的位置把它们去掉，然后就可以实现ITO和金属的接触，即导通。这样设计的前提是在CT Pad位置，这Gate、SD和ITO等导电层都有，因此需要都连在一起。
本实施例中的过孔槽分为GI过槽与PVX过槽两种，与现有设计的GI孔与PVX孔搭接设计相同，仅需变更mask设计图形即可实现。
在示例性实施例中，该阵列基板还包括：第二电极层(图中未示出，这里以ITO2为例，但本公开并不限定于此)，形成于有所述第三环状过孔槽的所述第三绝缘层上；测试引脚，形成于所述第二电极层上，用于成盒测试或者阵列测试。
本实施例中，所述测试焊点为CT Pad，其可以有两方面作用，一是Array test的glass信号传输，由表层ITO经过过孔进入底层金属到panel(显示面板)内部，二是Celltest时，CT(Cell Test)点灯设备的金属探头与表层ITO接触，通过过孔传输CT测试信号。因此为提高CT Pad信号传导效率，本实施例可以通过环状的过孔槽的形式，从降低过孔拐角等角度出发进行改善。
如图3所示，本公开实施方式提供的阵列基板，将小型过孔群集合设计为环状过孔槽，大幅降低过孔拐角数量，例如拐角数量由400个减小至100个以内，从而使得表层ITO的线性跨接均一性更高，测试信号的传输更加畅通，同时该方案实现简单。
需要说明的是，虽然本实施例中以方形环状为例说明GI过槽和PVX过槽，但GI过槽和PVX过槽是可以变形的，比如圆环也是可以的。本公开对此不作限定。
图4示出本公开示例性实施例中另一种阵列基板的示意图。
如图4所示，该阵列基板，包括：第一金属层(图中未示出，这里为gate金属层(Gatemetal))，形成于衬底基板(图中未示出，这里以玻璃基板(glass)为例，但本公开并不限定于此)上；第一绝缘层(Gate Insulator，简称GI层)，形成于所述第一金属层上；第一环状过孔槽(本实施例为图示中的Via过槽)，贯穿所述第一绝缘层。
在示例性实施例中，该阵列基板还包括：第二绝缘层(图中未示出，这里为PVX层)，形成于所述第一绝缘层上；其中所述第一环状过孔槽还贯穿所述第二绝缘层。
在示例性实施例中，该阵列基板还包括：第一电极层(图中未示出，这里以ITO为例，但本公开并不限定于此)，形成于有所述第一环状过孔槽的所述第二绝缘层上；测试引脚，形成于所述第一电极层上，用于成盒测试或者阵列测试。
本实施例中，所述测试焊点为CT Pad，其可以有两方面作用，一是Array test的glass信号传输，由表层ITO经过过孔进入底层金属到panel(显示面板)内部，二是Celltest时，CT(Cell Test)点灯设备的金属探头与表层ITO接触，通过过孔传输CT测试信号。因此为提高CT Pad信号传导效率，本实施例可以通过环状的过孔槽的形式，从降低过孔拐角等角度出发进行改善。
需要说明的是，图4所示阵列基板对应的图2所示阵列基板的改进，即在CT Pad位置没有SD层，只有Gate和ITO，此时只需要把中间的GI和PVX都去掉就可以将导电层都连在一起了。
本实施例中，可以通过Via mask上的半色调掩膜开口，在阵列基板CT Pad区域形成Via过槽。
本公开实施方式提供的阵列基板，是一种新型的CT Pad过孔槽设计结构，可以应用于TFT-LCD应用领域，通过减少方形小过孔拐角的数量，提高过孔群搭接良率，从而能够提高CT检测的稳定性。
需要说明的是，本公开实施例中的cell指cell工序结束后，会对屏进行点灯检测。cell工序主要就是两层基板的对盒工艺。
本实施方式针对CT Pad等面积较大的过孔群，出现不良过孔的几率较高，对CT设备探针的要求高，本公开提供一种新型的CT Pad过孔槽结构，减少方形小过孔拐角的数量，增加表层ITO的线性跨接，从而使得均一性更高，有利于提高不同导电层搭接良率与传导效率，确保检测针头与屏的Pad可以很好的接触，提高CT检测的稳定性。
图5示出本公开示例性实施例中一种阵列基板的制作方法的流程图。
如图5所示，本实施例中的阵列基板的制作方法可以包括以下步骤。
在步骤S110中，在衬底基板上形成第一金属层。
在步骤S120中，在所述第一金属层上形成第一绝缘层。
在步骤S130中，在所述第一绝缘层上形成贯穿所述第一绝缘层的第一环状过孔槽。
在示例性实施例中，所述方法还包括：在形成有所述第一环状过孔槽的所述第一绝缘层上形成第二金属层；在所述第二金属层上形成第二绝缘层；在所述第二绝缘层上形成贯穿所述第二绝缘层的第二环状过孔槽；其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
在示例性实施例中，所述方法还包括：在形成有所述第二环状过孔槽的所述第二绝缘层上形成第一电极层；在所述第一电极层上形成第三绝缘层；在所述第三绝缘层上形成贯穿所述第三绝缘层的第三环状过孔槽；其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
在示例性实施例中，所述方法还包括：在所述第一绝缘层上形成第二绝缘层；形成贯穿所述第一绝缘层和所述第二绝缘层的所述第一环状过孔槽。
下面分别通过图6-14对上述图3所示的阵列基板的制作方法进行示例说明，并通过图15-20对上述图4所示的阵列基板的制作方法进行示例说明。
图6-14示出图3所示阵列基板的制作方法的示意图。
如图6所示，在透明基板(例如，glass)上形成gate金属层。
具体地，在透明基板上形成gate金属层，在gate金属层上，通过构图工艺形成栅线的图案。
其中，gate金属层用于形成栅线的图案，而在透明基板上形成gate金属层时，可以通过沉积、涂覆或溅射的方式来形成。当然，实际应用中，还可以通过其他的方式，本发明实施例对此不作具体限定。
另外，在gate金属层上，通过构图工艺形成栅线图案的过程可以为：在gate金属层的表面上涂覆光刻胶，采用用于形成栅线图案的掩膜板，对涂覆光刻胶的基板进行曝光，使用显影液，对曝光后的基板进行显影，进而在涂覆光刻胶的基板上形成与用于形成栅线图案的掩膜板相对应的图形，之后，再使用刻蚀液，对显影后的基板进行刻蚀，最后剥离光刻胶，从而形成栅线的图案。
继续参考图6，在形成有gate金属层的基板上形成gate金属绝缘层(GI)。
如图7所示，在gate金属绝缘层的表面，采用GI掩膜板，通过构图工艺形成至少一个gate金属绝缘层GI过孔槽(图示中简写为GI槽)，该至少一个GI过孔槽用于贯穿栅绝缘层以暴露出栅线。
如图8所示，在形成有至少一个GI过孔槽的基板表面依次形成SD金属层，gate金属层与SD金属层在至少一个GI过孔槽的位置处直接相连。
如图9所示，在形成有gate金属层与SD金属层的基板上形成钝化层(PVX1)。
如图10所示，在钝化层(PVX1)的表面，采用PVX1掩膜板，通过构图工艺在阵列基板形成至少一个PVX1过孔槽(图示中简写为PVX1槽)，该至少一个PVX1过孔槽用于贯穿钝化层(PVX1)以暴露SD金属层。
在本发明实施例中，在gate金属绝缘层上通过构图工艺形成至少一个GI过孔槽，以贯穿gate金属绝缘层，将该至少一个GI过孔槽处的gate金属层暴露在外，并通过至少一个GI过孔槽处的gate金属层上形成SD金属层的图案，实现gate金属层与SD金属层的图案的直接相连。
如图11所示，在具有至少一个PVX1过孔槽的PVX1层上形成第一电极层(ITO1)。
如图12所示，在ITO1上形成钝化层(PVX2)。
如图13所示，在钝化层(PVX2)的表面，采用PVX2掩膜板，通过构图工艺在阵列基板形成至少一个PVX2过孔槽(图示中简写为PVX2槽)，该至少一个PVX2过孔槽用于贯穿钝化层(PVX2)以暴露ITO1的图案。
如图14所示，在形成有至少一个PVX2过孔槽的PVX2上形成ITO2即第二电极层。此时，该阵列基板上的GI过槽和PVX过槽已经形成。其中PVX1过槽和PVX2过槽共同构成了PVX过槽。
该阵列基板的制作方法中其他未说明的内容可以参照上述图3的阵列基板的实施例的内容，或者参考现有技术中阵列基板的制作工艺，在此不再详述。
图15-20示出图4所示阵列基板的制作方法的示意图。
如图15所示，在透明基板(glass)上形成gate金属层。
具体地，在透明基板上形成gate金属层，在gate金属层上，通过构图工艺形成栅线的图案。
其中，gate金属层用于形成栅线的图案，而在透明基板上形成gate金属层时，可以通过沉积、涂覆或溅射的方式来形成。当然，实际应用中，还可以通过其他的方式，本发明实施例对此不作具体限定。
另外，在gate金属层上，通过构图工艺形成栅线图案的过程可以为：在gate金属层的表面上涂覆光刻胶，采用用于形成栅线图案的掩膜板，对涂覆光刻胶的基板进行曝光，使用显影液，对曝光后的基板进行显影，进而在涂覆光刻胶的基板上形成与用于形成栅线图案的掩膜板相对应的图形，之后，再使用刻蚀液，对显影后的基板进行刻蚀，最后剥离光刻胶，从而形成栅线的图案。
继续参考图15，在形成有栅线图案的基板上形成gate金属绝缘层(GI层)。
如图16所示，在gate金属绝缘层的表面，形成SD金属层。
如图17所示，采用SD掩膜板，通过构图工艺将阵列基板上的SD金属层去除。
如图18所示，在GI层形成PVX层。
如图19所示，通过Via mask在阵列基板上形成至少一个Via过孔槽。
其中，该Via过孔槽同时贯穿PVX层和GI层以暴露出gate金属层。
如图20所示，在形成有至少一个Via过孔槽的PVX层上形成ITO层。
其中，该ITO层与Gate金属层在该至少一个Via过孔槽位置处直接相连。
该阵列基板的制作方法中其他未说明的内容可以参照上述图4的阵列基板的实施例的内容，或者参考现有技术中阵列基板的制作工艺，在此不再详述。
本公开实施方式提供的阵列基板的制作方法，提供了一种新型的CT pad过孔槽结构，减少方形小过孔拐角的数量，增加表层ITO的线性跨接，从而使得均一性更高。有利于提高不同导电层搭接良率与传导效率，提高CT检测的稳定性。
本发明实施例还提供了一种显示装置，包括上述实施例中的阵列基板。
其中，所述显示装置可以是液晶显示器、电子纸、OLED、高分子发光二极管(polymer light-emitting diode，PLED)等显示器件，以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种阵列基板，其特征在于，包括：
第一金属层，形成于衬底基板上；
第一绝缘层，形成于所述第一金属层上；
第一环状过孔槽，贯穿所述第一绝缘层。
2.根据权利要求1所述阵列基板，其特征在于，还包括：
第二金属层，形成于有所述第一环状过孔槽的所述第一绝缘层上；
第二绝缘层，形成于所述第二金属层上；
第二环状过孔槽，贯穿所述第二绝缘层；
其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
3.根据权利要求2所述阵列基板，其特征在于，还包括：
第一电极层，形成于有所述第二环状过孔槽的所述第二绝缘层上；
第三绝缘层，形成于所述第一电极层上；
第三环状过孔槽，贯穿所述第三绝缘层；
其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
4.根据权利要求3所述阵列基板，其特征在于，还包括：
第二电极层，形成于有所述第三环状过孔槽的所述第三绝缘层上；
测试引脚，形成于所述第二电极层上，用于成盒测试或者阵列测试。
5.根据权利要求1所述阵列基板，其特征在于，还包括：
第二绝缘层，形成于所述第一绝缘层上；
其中所述第一环状过孔槽还贯穿所述第二绝缘层。
6.根据权利要求5所述阵列基板，其特征在于，还包括：
第一电极层，形成于有所述第一环状过孔槽的所述第二绝缘层上；
测试引脚，形成于所述第一电极层上，用于成盒测试或者阵列测试。
7.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成第一金属层；
在所述第一金属层上形成第一绝缘层；
在所述第一绝缘层上形成贯穿所述第一绝缘层的第一环状过孔槽。
8.根据权利要求7所述制作方法，其特征在于，还包括：
在形成有所述第一环状过孔槽的所述第一绝缘层上形成第二金属层；
在所述第二金属层上形成第二绝缘层；
在所述第二绝缘层上形成贯穿所述第二绝缘层的第二环状过孔槽；
其中，所述第一环状过孔槽与所述第二环状过孔槽位置不重叠。
9.根据权利要求8所述制作方法，其特征在于，还包括：
在形成有所述第二环状过孔槽的所述第二绝缘层上形成第一电极层；
在所述第一电极层上形成第三绝缘层；
在所述第三绝缘层上形成贯穿所述第三绝缘层的第三环状过孔槽；
其中，所述第二环状过孔槽和所述第三环状过孔槽位置相对应。
10.根据权利要求7所述制作方法，其特征在于，还包括：
在所述第一绝缘层上形成第二绝缘层；
形成贯穿所述第一绝缘层和所述第二绝缘层的所述第一环状过孔槽。
CN201810069889.7A 2018-01-24 2018-01-24 阵列基板及其制作方法 Active CN108198826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810069889.7A CN108198826B (zh) 2018-01-24 2018-01-24 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810069889.7A CN108198826B (zh) 2018-01-24 2018-01-24 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN108198826A true CN108198826A (zh) 2018-06-22
CN108198826B CN108198826B (zh) 2020-02-07

Family

ID=62591032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810069889.7A Active CN108198826B (zh) 2018-01-24 2018-01-24 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN108198826B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216648A (zh) * 2008-01-09 2008-07-09 上海广电光电子有限公司 一种易测量的液晶显示用tft阵列基板
CN105629617A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 一种显示基板及显示装置
CN106486498A (zh) * 2016-10-14 2017-03-08 武汉华星光电技术有限公司 一种显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216648A (zh) * 2008-01-09 2008-07-09 上海广电光电子有限公司 一种易测量的液晶显示用tft阵列基板
CN105629617A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 一种显示基板及显示装置
CN106486498A (zh) * 2016-10-14 2017-03-08 武汉华星光电技术有限公司 一种显示面板

Also Published As

Publication number Publication date
CN108198826B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN109375405B (zh) 显示面板及其制作方法、显示装置
CN111430439B (zh) 一种显示面板及显示装置
CN105372859B (zh) 液晶显示器件及其制造方法
CN101071217B (zh) 液晶显示器制造方法
US20210096677A1 (en) Touch Display Panel and Detection Method thereof, and Touch Display Apparatus
CN104020902B (zh) 一种触摸屏及显示装置
CN103713778B (zh) 用于光控显示装置的彩膜基板及制备方法、光控显示装置
CN109471279B (zh) 阵列基板以及液晶显示面板
CN110047412A (zh) 显示面板及其制备方向、显示面板母板及其测试方法
CN206340298U (zh) 一种基板及显示装置
US11538883B2 (en) OLED display panel and OLED device with wire overlying step in via-holes, and manufacturing method thereof
CN103534643B (zh) 液晶显示装置以及其制造方法
CN107219701A (zh) 阵列基板及显示装置
CN103135304B (zh) 阵列基板及其制造方法
CN109557735A (zh) 一种显示面板、制造方法和显示装置
CN104766869A (zh) 阵列基板及其制备方法、显示装置
CN103681514A (zh) 阵列基板及其制作方法、显示装置
KR20150084127A (ko) 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
CN105096785B (zh) 阵列基板母板及其制造方法、显示面板及母板
CN108535925B (zh) 显示面板和显示装置
CN102455532B (zh) 液晶显示装置触摸检测单元、触摸显示单元和检测方法
CN202533686U (zh) 一种阵列基板及显示设备
CN116093023B (zh) 显示面板的制备方法、显示面板及显示装置
CN108198826A (zh) 阵列基板及其制作方法
CN106990632A (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant