CN108183707A - 一种低噪声自动频率控制装置及其控制方法 - Google Patents

一种低噪声自动频率控制装置及其控制方法 Download PDF

Info

Publication number
CN108183707A
CN108183707A CN201810123338.4A CN201810123338A CN108183707A CN 108183707 A CN108183707 A CN 108183707A CN 201810123338 A CN201810123338 A CN 201810123338A CN 108183707 A CN108183707 A CN 108183707A
Authority
CN
China
Prior art keywords
frequency
divider
low noise
programmable
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810123338.4A
Other languages
English (en)
Inventor
林树明
徐肯
梁振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RISING MICRO ELECTRONICS CO Ltd
Original Assignee
RISING MICRO ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RISING MICRO ELECTRONICS CO Ltd filed Critical RISING MICRO ELECTRONICS CO Ltd
Priority to CN201810123338.4A priority Critical patent/CN108183707A/zh
Publication of CN108183707A publication Critical patent/CN108183707A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明公开了一种低噪声自动频率控制装置及其控制方法，该装置包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块和可编程小数分频器，所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接。本发明将晶振连接至低噪声连接点，提高系统的接收性能，通过可编程小数分频器来控制分频比，节省芯片面积和功耗，可广泛应用于半导体技术领域。

Description

一种低噪声自动频率控制装置及其控制方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种低噪声自动频率控制装置及其控制方法。
背景技术
锁相环是通信终端芯片中的重要模块，其只要由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)、压控振荡器(VCO)和分频器(Divider)等主要模块组成。在锁相环芯片外设有晶振时钟，晶振时钟向锁相环输入参考基准时钟信号，鉴频鉴相器检测分频器的输出时钟和基准时钟的频率和相位差，并根据该差别调整电荷泵输出电流的方向，电荷泵输出的电流经过环路滤波器后得到稳定的直流电压信号，该电压信号作为压控振荡器的控制信号，该控制信号控制VCO的输出频率，通过这样的闭环操作，最终使得分频器的输出信号和基准时钟的频率(或相位)相等。假设分频器的分频比为N，那么最终的锁相环输出的频率可以表示为：Fout＝N×Fref，其中Fref为基准时钟的频率。实际环路工作时，锁相环中每个模块产生的噪声和晶振时钟输入的噪声都会增加整个锁相环的输出噪声，这些噪声会降低整个芯片的接收(或发射)性能。其中，由晶振提供的基准时钟的噪声在锁相环的输出端主要表现为近端的相位噪声，其对小带宽的应用场景会产生重大的影响。
锁相环输出信号的频率决定了通信终端芯片接收(或发射)通道的接收(或发射)信号的频率，因此，若通信终端芯片频率不满足系统正常工作的要求的话，则需要通过一定的校准技术来调整锁相环的输出频率，使通信终端芯片和外部通讯系统的频率保持一致，实现整个系统的正常通信。
图2为现有调整锁相环输出频率的技术系统框图。现有技术对频率的校准是在保持锁相环的分频比不变的情况下，通过调整晶振的振荡频率来实现的。其工作方式如下：首先，AFC校准模块检测通信终端芯片和外部通讯系统的频率误差，通过预设的算法计算出此时需调整的数模转换器(DAC)的数字输入字，并将该DAC的控制字通过控制接口输入到通信终端芯片里面的高精度DAC，通过调整DAC的输出电压来改变晶体振荡器的振荡频率，使手机终端的频率和外部通讯系统的频率一致。
由于实际的DAC输出电压必定存在一定的噪声和扰动，该噪声(或扰动)作用在晶振的控制管脚上，会导致晶振的输出时钟发生微小的偏差，这种偏差称为的相位噪声。该噪声主导了锁相环输出信号的近端相位噪声，会导致终端的整体接收(或发射)系统性能的下降，尤其是在小带宽的应用环境下。所以，为了降低晶体振荡器的输出噪声，需要对DAC的输出噪声做很好的优化，这种做法不仅提高芯片的设计难度，还会导致芯片面积和功耗的增加，增加了芯片成本。
名词解释：
双模预标定器(英文为Prescaler)：是一个具有两种分频比(N和N+1)的分频器，其分频比的选择由一个1-bit的数字信号控制，当该数字信号为“1”时，分频比为N+1；否则分频比为N。
AFC：AFC为Automatic frequency control的缩写，中文意思是自动频率控制。
发明内容
为了解决上述技术问题，本发明的目的是提供一种低噪声的自动控制频率装置。
本发明的另一目的是提供一种低噪声的自动控制频率装置的控制方法。
本发明所采用的技术方案是：
一种低噪声自动频率控制装置，包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块和可编程小数分频器，所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接；
所述AFC校准模块用于根据外部通讯系统发送的频率信息选择分频器控制字，并将分频器控制字发送至可编程小数分频器；
所述可编程小数分频器用于根据分频器控制字调整分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致。
进一步，所述低噪声连接点为地端。
进一步，所述频率调整输出模块包括鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，所述鉴频鉴相器依次与电荷泵、环路滤波器及压控振荡器连接，所述压控振荡器的输出端通过可编程小数分频器与鉴频鉴相器的第一输入端连接，所述晶振的时钟信号输出端与鉴频鉴相器的第二输入端连接。
进一步，所述可编程小数分频器包括双模预定标器和可编程计数器，所述压控振荡器的输出端与双模预标定器的输入端连接，所述可编程计数器与双模预标定器连接，所述AFC校准模块的输出端与可编程计数器的输入端连接，所述双模预定标器的输出端与鉴频鉴相器的第一输入端连接。
本发明所采用的另一技术方案是：
一种低噪声自动频率控制装置的控制方法，包括以下步骤：
检测通信终端芯片与外部通讯系统的频率误差，并判断频率误差是否超过预设的误差范围，若是，根据外部通讯系统的频率选择分频器控制字；
根据分频器控制字调整可编程小数分频器的分频比，从而使通信终端芯片与外部通讯系统的频率一致。
进一步，还包括双模预定标器选择分频比值的步骤，具体为：
判断可编程计数器的输出信号是否为高电平，若是，双模预定标器选择第一分频比值；反之，双模预定标器选择第二分频比值。
进一步，所述根据分频器控制字调整可编程小数分频器的分频比的步骤，具体为：
根据分频器控制字从预设的周期数值中选择相应的周期数，并根据周期数计算并调整分频比。
进一步，还包括预先设计周期数值的步骤，具体为：
结合晶振基准频率和通讯中的信道频率设计并存储周期数值。
进一步，所述分频比为小数分频比。
本发明的有益效果是：一种低噪声自动频率控制装置，包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块和控制接口，所述锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和可编程小数分频器，所述鉴频鉴相器依次与电荷泵、环路滤波器及压控振荡器连接，所述压控振荡器的输出端通过可编程小数分频器与鉴频鉴相器的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与鉴频鉴相器的第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接；所述AFC校准模块用于根据外部通讯系统发送的频率信息选择分频器控制字，并将分频器控制字发送至可编程小数分频器；所述可编程小数分频器用于根据分频器控制字调整分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致。通过将晶振的控制管脚接至低噪声连接点，减少晶振向锁相环输入的噪声，从而降低锁相环输出信号的近端相位噪声，提高整体接收系统的性能，通过可编程小数分频器来控制分频比，无需设计高精度、低噪声的DAC，从而降低芯片的设计难度，节省了芯片的面积和功耗，降低了芯片成本。
本发明的另一有益效果：一种低噪声自动频率控制装置的控制方法，包括以下步骤：检测通信终端芯片与外部通讯系统的频率误差，并判断频率误差是否超过预设的误差范围，若是，根据外部通讯系统的频率选择分频器控制字；根据分频器控制字调整可编程小数分频器的分频比，从而使通信终端芯片与外部通讯系统的频率一致。可编程小数分频器根据分频器控制字改变分频比，从而改变锁相环的输出频率，避免通过改变晶振的频率引入过多的噪声，因提高了整体接收系统的性能，通过可编程小数分频器来控制分频比，无需设计高精度、低噪声的DAC，从而降低芯片的设计难度，节省了芯片的面积和功耗，降低了芯片成本。
附图说明
图1是本发明一种低噪声自动频率控制装置的结构框图；
图2是现有的调整锁相环输出频率装置的结构框图；
图3是本发明一种低噪声自动频率控制装置的控制方法步骤流程图。
具体实施方式
实施例一
参照图1，一种低噪声自动频率控制装置，包括通信终端芯片和晶振5，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块6和可编程小数分频器，所述频率调整输出模块6的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块6的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块6第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接；
所述AFC校准模块用于根据外部通讯系统发送的频率信息选择分频器控制字，并将分频器控制字发送至可编程小数分频器；
所述可编程小数分频器用于根据分频器控制字调整分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致；
所述频率调整输出模块6包括鉴频鉴相器1、电荷泵2、环路滤波器3和压控振荡器4，所述鉴频鉴相器1依次与电荷泵2、环路滤波器3及压控振荡器4连接，所述压控振荡器4的输出端通过可编程小数分频器与鉴频鉴相器1的第一输入端连接，所述晶振5的时钟信号输出端与鉴频鉴相器1的第二输入端连接。
上述装置的工作原理为：所述鉴频鉴相器1检测可编程小数分频器和晶振5均输出的频率差和相位差，并根据检测到的差别调整电荷泵2输出电流的方向，电荷泵2输出的电流经过环路滤波器3之后得到稳定的直流电压信号，所述直流电压信号作为压控振荡器4的控制信号，所述控制信号控制压控振荡器4的输出频率。因为由晶振5产生的相位噪声主导了锁相环输出信号的近端相位噪声，故通过将控制管脚连接至低噪声连接点上，避免噪声对晶振5输出的基准时钟的影响，从而降低锁相环输出信号的近端相位噪声。信号经过天线、接收通道和数据接口到AFC校准模块，AFC校准模块检测通信终端芯片与外部通讯系统的频率的误差，判断误差是否超出预设范围，并在判断超出范围时，根据外部通讯系统的频率选择分频器控制字，并将分频器控制字通过控制接口发送至可编程小数分频器，根据分频器控制字调整可编程小数分频器的分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致。其中，所述外部通讯系统包括基站或地面站。上述装置将晶振5的控制管脚连接至低噪声连接点，极大地降低晶振5输出时钟的相位噪声，尤其是近端的相位噪声，从而提高了通信终端芯片接收和发射的性能，尤其是在小带宽的应用场景中。另外，通过可编程小数分频器来控制分频比，省去通信终端芯片中自动频率控制的DAC，无需设计高精度、低噪声的DAC，从而降低芯片的设计难度，节省了芯片的面积和功耗，降低了芯片成本。
进一步作为优选的实施方式，所述低噪声连接点为地端。
由于地电压往往是整个电路系统中最干净的电压，所以，本具体实施例中把晶振的控制管脚直接接地，因此将基准时钟的相位噪声降到最低的水平。这样可以消除DAC的输出噪声对本振信号的近端相噪的影响，改善接收和发射的整体性能，尤其是在小带宽的应用系统中。
进一步作为优选的实施方式，所述通信终端芯片还包括缓冲器，晶振的时钟信号输出端通过缓冲器与频率调整输出模块6第二输入端连接。
通过缓冲器，可使得晶振输出的时钟信号更加稳定和精准。
进一步作为优选的实施方式，所述可编程小数分频器包括双模预定标器和可编程计数器，所述压控振荡器的输出端与双模预标定器的输入端连接，所述可编程计数器与双模预标定器连接，所述AFC校准模块的输出端与可编程计数器的输入端连接，所述双模预定标器的输出端与鉴频鉴相器的第一输入端连接。
所述双模预定标器的分频比可以在N和N+1之间切换，其模式切换的控制信号可以是一个可编程计数器的进位信号(溢出信号)，如果可编程计数器的输出信号为高电平，则双模预定标器的分频比为N+1，否则为N。其中，N和N+1代两个分频比值。所述寄存器用于计算分频比。
进一步作为优选的实施方式，所述可编程计数器的精度为16位。
实施例二
参照图3，一种低噪声自动频率控制装置的控制方法，包括以下步骤：
S1、预先设计周期数值。该步骤具体为：结合晶振基准频率和通讯中的信道频率设计并存储周期数值。
在通讯时，终端与外部通讯系统会选择不同的信道进行通讯，不同的信道的频率不同，故先设计和存储所有的信道周期数值。
S2、双模预定标器选择分频比值。该步骤具体为：判断可编程计数器的输出信号是否为高电平，若是，双模预定标器选择第一分频比值；反之，双模预定标器选择第二分频比值。
在本实施例中，第一分频比值为81，第二分频比值为80，当可编程计数器的进位信号为高电平时，双模预定标器选择81；否则，双模预定标器选择80。
S3、检测通信终端芯片与外部通讯系统的频率误差，并判断频率误差是否超过预设的误差范围，若是，根据外部通讯系统的频率选择分频器控制字。
S4、根据分频器控制字调整可编程小数分频器的分频比，从而使通信终端芯片与外部通讯系统的频率一致。其中，所述根据分频器控制字调整可编程小数分频器的分频比的步骤，具体为：根据分频器控制字从预设的周期数值中选择相应的周期数，并根据周期数计算并调整分频比。
结合以下详细例子对第二实施例进行解释说明。
当终端与外部通讯系统进行通讯时，AFC校准模块从外部通讯系统的下行信息中获取到通讯的信道和频率信息，AFC校准模块检测检测通信终端芯片与外部通讯系统的频率误差，判断频率误差是否超过预设的误差范围，若是，则根据信道和频率信息选择相应的分频器控制字，并将分频器控制字发送至可编程小数分频器，可编程小数分频器根据分频器控制字从预设的周期数值中选择相应的周期数，并根据周期数计算并调整分频比。当双模预定标器选择第一分频比值时，计算分频比的公式如下：
其中，Navg为分频比，N+1为第一分频比值，N为第二分频比值，K为周期数，k为寄存器精度的位数。K为在2k的时钟周期内发生溢出的周期数，则没有发生溢出的周期数为2k-K。在本实施例中k为16，N+1为81，N为80，当选择了周期数K后，可以计算得分频比Navg。比如当获得的频率信息为2100MHz，可编程小数分频器根据分频器控制字选择了K为50410，从而得到Navg＝80.76919，进而锁相环的输出的频率为2099.9989MHz，满足了通信终端芯片与外部通讯系统的频率一致的要求，所述通信终端芯片与外部通讯系统的频率一致是两者的频率误差在满足相应的标准，即两者的误差小于预设的误差。在寄存器的个数k足够大的前提下，可以得到非常精确的分频比，在本实施例中，k＝16时，已经能够满足现有的技术要求。
通过上述方法，可编程小数分频器根据分频器控制字改变分频比，从而改变锁相环的输出频率，无需通过改变晶振的频率，避免引入过多的噪声，从而提高了整体接收系统的性能，通过可编程小数分频器来控制分频比，无需设计高精度、低噪声的DAC，从而降低芯片的设计难度，节省了芯片的面积和功耗，降低了芯片成本。另外，上述所述的分频比为小数分频比，小数分频比能够更加精准地分频，从而得到更加精准的输出频率。
在上述详细例子中，双模预定标器选择第一分频比值，如果双模预定标器选择第二分频比值时，则计算分频比的公式如下：
其中，Navg为分频比，N+1为第一分频比值，N为第二分频比值，K为周期数，k为寄存器精度的位数。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种低噪声自动频率控制装置，其特征在于，包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块和可编程小数分频器，所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接，
所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接；
所述AFC校准模块用于根据外部通讯系统发送的频率信息选择分频器控制字，并将分频器控制字发送至可编程小数分频器；
所述可编程小数分频器用于根据分频器控制字调整分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致。
2.根据权利要求1所述的一种低噪声自动频率控制装置，其特征在于，所述低噪声连接点为地端。
3.根据权利要求1所述的一种低噪声自动频率控制装置，其特征在于，所述频率调整输出模块包括鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，所述鉴频鉴相器依次与电荷泵、环路滤波器及压控振荡器连接，所述压控振荡器的输出端通过可编程小数分频器与鉴频鉴相器的第一输入端连接，所述晶振的时钟信号输出端与鉴频鉴相器的第二输入端连接。
4.根据权利要求3所述的一种低噪声自动频率控制装置，其特征在于，所述可编程小数分频器包括双模预定标器和可编程计数器，所述压控振荡器的输出端与双模预标定器的输入端连接，所述可编程计数器与双模预标定器连接，所述AFC校准模块的输出端与可编程计数器的输入端连接，所述双模预定标器的输出端与鉴频鉴相器的第一输入端连接。
5.一种低噪声自动频率控制装置的控制方法，其特征在于，包括以下步骤：
检测通信终端芯片与外部通讯系统的频率误差，并判断频率误差是否超过预设的误差范围，若是，根据外部通讯系统的频率选择分频器控制字；
根据分频器控制字调整可编程小数分频器的分频比，从而使通信终端芯片与外部通讯系统的频率一致。
6.根据权利要求5所述的一种低噪声自动频率控制装置的控制方法，其特征在于，还包括双模预定标器选择分频比值的步骤，具体为：
判断可编程计数器的输出信号是否为高电平，若是，双模预定标器选择第一分频比值；反之，双模预定标器选择第二分频比值。
7.根据权利要求6所述的一种低噪声自动频率控制装置的控制方法，其特征在于，所述根据分频器控制字调整可编程小数分频器的分频比的步骤，具体为：
根据分频器控制字从预设的周期数值中选择相应的周期数，并根据周期数计算并调整分频比。
8.根据权利要求7所述的一种低噪声自动频率控制装置的控制方法，其特征在于，还包括预先设计周期数值的步骤，具体为：
结合晶振基准频率和通讯中的信道频率设计并存储周期数值。
9.根据权利要求5-8任一项所述的一种低噪声自动频率控制装置的控制方法，其特征在于，所述分频比为小数分频比。
CN201810123338.4A 2018-02-07 2018-02-07 一种低噪声自动频率控制装置及其控制方法 Pending CN108183707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810123338.4A CN108183707A (zh) 2018-02-07 2018-02-07 一种低噪声自动频率控制装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810123338.4A CN108183707A (zh) 2018-02-07 2018-02-07 一种低噪声自动频率控制装置及其控制方法

Publications (1)

Publication Number Publication Date
CN108183707A true CN108183707A (zh) 2018-06-19

Family

ID=62552307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810123338.4A Pending CN108183707A (zh) 2018-02-07 2018-02-07 一种低噪声自动频率控制装置及其控制方法

Country Status (1)

Country Link
CN (1) CN108183707A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490777A (zh) * 2019-01-29 2020-08-04 大唐移动通信设备有限公司 一种晶振频率检测方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797639A (en) * 1987-05-22 1989-01-10 The United States Of America As Represented By The Secretary Of The Air Force Low noise crystal controlled oscillator
US5179359A (en) * 1992-03-16 1993-01-12 Hughes Aircraft Company Digitally controlled frequency generator including a crystal oscillator
JP2000241535A (ja) * 1999-02-19 2000-09-08 Micro Wave Lab:Kk 近距離レーダ装置
CN1643789A (zh) * 2002-03-14 2005-07-20 艾利森公司 直接自动频率控制方法和设备
JP2006157514A (ja) * 2004-11-30 2006-06-15 Kyocera Kinseki Corp 水晶発振器及びその製造方法
US20080267264A1 (en) * 2007-04-26 2008-10-30 Scranton Timothy F Low phase noise clock generator for device under test
CN201402282Y (zh) * 2009-02-26 2010-02-10 河海大学常州校区 阻抗测量仪的信号源
TW201110563A (en) * 2009-09-07 2011-03-16 Fci Inc Phase locked loop having retiming part for jitter removing of programmable frequency divider
CN104038215A (zh) * 2014-06-13 2014-09-10 南京邮电大学 一种∑-△分数频率综合器用自动频率校准电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797639A (en) * 1987-05-22 1989-01-10 The United States Of America As Represented By The Secretary Of The Air Force Low noise crystal controlled oscillator
US5179359A (en) * 1992-03-16 1993-01-12 Hughes Aircraft Company Digitally controlled frequency generator including a crystal oscillator
JP2000241535A (ja) * 1999-02-19 2000-09-08 Micro Wave Lab:Kk 近距離レーダ装置
CN1643789A (zh) * 2002-03-14 2005-07-20 艾利森公司 直接自动频率控制方法和设备
JP2006157514A (ja) * 2004-11-30 2006-06-15 Kyocera Kinseki Corp 水晶発振器及びその製造方法
US20080267264A1 (en) * 2007-04-26 2008-10-30 Scranton Timothy F Low phase noise clock generator for device under test
CN201402282Y (zh) * 2009-02-26 2010-02-10 河海大学常州校区 阻抗测量仪的信号源
TW201110563A (en) * 2009-09-07 2011-03-16 Fci Inc Phase locked loop having retiming part for jitter removing of programmable frequency divider
CN104038215A (zh) * 2014-06-13 2014-09-10 南京邮电大学 一种∑-△分数频率综合器用自动频率校准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曾云等: "10GHz低相噪扩频时钟发生器的设计与实现", 《湖南大学学报(自然科学版)》, vol. 43, no. 2, pages 109 - 114 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490777A (zh) * 2019-01-29 2020-08-04 大唐移动通信设备有限公司 一种晶振频率检测方法及装置
CN111490777B (zh) * 2019-01-29 2023-04-11 大唐移动通信设备有限公司 一种晶振频率检测处理方法及装置、逻辑器件、存储介质

Similar Documents

Publication Publication Date Title
CN101227189B (zh) 频率合成器、自动频率校正电路及频率校正方法
US7129793B2 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method
US7439816B1 (en) Phase-locked loop fast lock circuit and method
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
KR100197360B1 (ko) 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법
US7907022B2 (en) Phase-locked loop and method for operating the same
US20020125961A1 (en) Pll cycle slip compensation
CN113014254B (zh) 锁相环电路
US7312666B2 (en) PLL circuit configured to distribute its loop control signal to CDR circuits
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
CN111386657A (zh) 数字时间转换器（dtc）辅助的全数字锁相环（adpll）电路
CN106817126B (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
CN1656685B (zh) 锁相环及其校准方法
US20040196940A1 (en) Low noise divider module for use in a phase locked loop and other applications
CN207884600U (zh) 一种低噪声自动频率控制装置
JP3253631B2 (ja) 位相同期ループのためのエラー抑圧回路およびそのための方法
US7292832B2 (en) Timing and frequency control method and circuit for digital wireless telephone system terminals
CN101421930A (zh) 配置锁相环电路的方法以及系统
US9979403B1 (en) Reference clock architecture for integrated circuit device
CN108183707A (zh) 一种低噪声自动频率控制装置及其控制方法
US6281727B1 (en) Fine-tuning phase-locked loop PLL using variable resistor between dual PLL loops
US9385688B2 (en) Filter auto-calibration using multi-clock generator
EP1422826B1 (en) Exact self-calibration of a pll with multiphase clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination