CN108183074A - 薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN108183074A
CN108183074A CN201711453724.1A CN201711453724A CN108183074A CN 108183074 A CN108183074 A CN 108183074A CN 201711453724 A CN201711453724 A CN 201711453724A CN 108183074 A CN108183074 A CN 108183074A
Authority
CN
China
Prior art keywords
layer
groove
gate insulating
insulating layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711453724.1A
Other languages
English (en)
Other versions
CN108183074B (zh
Inventor
韦显旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201711453724.1A priority Critical patent/CN108183074B/zh
Publication of CN108183074A publication Critical patent/CN108183074A/zh
Application granted granted Critical
Publication of CN108183074B publication Critical patent/CN108183074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制造方法，其包括：提供基板，所述基板包括相对设置的第一表面及第二表面；在所述第一表面形成源极；在所述第一表面及所述源极上形成栅极绝缘层，所述栅极绝缘层覆盖所述源极和所述第一表面；在所述栅极绝缘层上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层以露出所述源极；在所述第一沟槽内形成栅极；在所述第二沟槽内形成有源层；在所述栅极绝缘层的表面上形成像素电极层，所述像素电极层与所述有源层连接，与所述栅极绝缘。所述薄膜晶体管的制造方法能够制备一种尺寸小且开关比大的薄膜晶体管。

Description

薄膜晶体管及其制备方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其方法、阵列基板和显示面板。
背景技术
显示器以重量轻、体积小和薄形化等诸多优点越来越受到用户的关注。在显示器的应用中，为了保证在行周期内向液晶像素上即时准确地写入图像信号，需要增大薄膜晶体管的开态电流，以及为了加在液晶像素上的电压在一帧时间内基本保持不变，需要减小薄膜晶体管的关态电流，甚至为了提高图像质量，防止图像闪烁、残像和灰度错乱等情况出现，也要求像素在开态和关态转变过程中加在像素两端的电压保持一致。因此，如何提高薄膜晶体管的性能成为相关企业及科研人员的研究热点。
然而，由于在工艺条件的限制下，目前的薄膜晶体管的尺寸大且开关比小。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管及其制造方法，以实现提高薄膜晶体管的性能和实现薄膜晶体管的薄形化。
一种薄膜晶体管的制造方法，包括：
提供基板，所述基板包括相对设置的第一表面及第二表面；
在所述第一表面形成源极；
在所述第一表面及所述源极上形成栅极绝缘层，所述栅极绝缘层覆盖所述源极和所述第一表面；
在所述栅极绝缘层上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层以露出所述源极；
在所述第一沟槽内形成栅极；
在所述第二沟槽内形成有源层；
在所述栅极绝缘层的表面上形成像素电极层，所述像素电极层与所述有源层连接，与所述栅极绝缘。
其中，在所述栅极绝缘层的表面上形成像素电极层，所述像素电极层与所述有源层连接，与所述栅极绝缘的步骤中，包括，
在所述栅极绝缘层的表面上形成氧化物半导体层，并对所述氧化物半导体层进行构图工艺，以使所述氧化物半导体层与所述栅极绝缘；
对所述图案化后的氧化物半导体层进行导体化处理，以使所述氧化物半导体层形成像素电极层。
其中，对所述图案化后的氧化物半导体层进行导体化处理，以使所述氧化物半导体层形成像素电极层的步骤中，包括，
所述导体化处理为表面等离子体处理；所述表面等离子体处理采用的气体为氩气、氦气或者它们的混合气体。
其中，在所述第二沟槽内形成有源层的步骤中，包括，
在栅极绝缘层的表面形成第一氧化物半导体层，所述第一氧化物半导体层覆盖所述第二沟槽；
所述第一氧化物半导体层经图案化处理，以形成在第二沟槽内的所述有源层。
其中，在所述栅极绝缘层上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层以露出所述源极的步骤中，包括，
所述第一沟槽和所述第二沟槽经图案化处理同时形成。
其中，所述步骤“在所述第一表面形成源极”中包括
在所述第一表面形成第一金属层，并对所述第一金属层图案化处理，以形成所述源极。
其中，所述步骤“在所述第一沟槽内形成栅极”中包括
在栅极绝缘层的表面形成第二金属层，所述第二金属层覆盖所述第一沟槽；
所述第二金属层经图案化处理，以形成在第一沟槽内的所述栅极。
本申请提供一种薄膜晶体管，其包括基板、源极、栅极绝缘层、栅极、有源层和像素电极层；所述源极位于所述基板表面；所述栅极绝缘层覆盖所述源极和基板表面；所述栅极和有源层间隔嵌设于所述栅极绝缘层内，并凸出所述栅极绝缘层表面；所述有源层与所述源极连接，所述像素电极层设于所述栅极绝缘层表面，并与所述有源层连接，与栅极绝缘。
本申请提供一种阵列基板，其包括所述的薄膜晶体管。
本申请提供一种液晶显示面板，其包括所述的阵列基板。
由此，本发明实施例，通过在基板上形成源极及栅极绝缘层，栅极绝缘层覆盖所述源极和基板表面。并在栅极绝缘层内形成间隔设置的栅极和有源层，且所述有源层与源极连接。最后在栅极绝缘层的表面形成像素电极层，所述像素电极层与有源层连接。这样便形成了一种有源层形成于源极与像素电极层之间的垂直结构的薄膜晶体管。此外，通过调节栅极绝缘层的厚度也可以实现制备具有小宽度的有源层的薄膜晶体管，从而实现薄膜晶体管的窄形化和高开关比。
附图说明
为更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。
图1是本发明实施例的薄膜晶体管的制造方法的流程示意图。
图2和图3是图1中步骤S10和S20对应薄膜晶体管的部分截面结构示意图。
图4是图1中步骤S20的部分流程示意图。
图5-7是图1中步骤S30、S40和S50分别对应薄膜晶体管的部分截面结构示意图。
图8是图1中步骤S50的部分流程示意图。
图9是图1中步骤S60分别对应薄膜晶体管的部分截面结构示意图。
图10是图1中步骤S60的部分流程示意图。
图11是图1中步骤S70分别对应薄膜晶体管的部分截面结构示意图。
图12是图1中步骤S70的部分流程示意图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
参阅图1，图1为本发明薄膜晶体管的制造方法的流程示意图。所述薄膜晶体管的制造方法主要用于制备小尺寸及高开关比的薄膜晶体管。本实施例中，所述薄膜晶体管的制造方法包括但不仅限于包括步骤S10、步骤S20、步骤S30、步骤S40、步骤S50、步骤S60和步骤S70，各个步骤详细介绍如下：
步骤S10提供基板10，所述基板10包括相对设置的第一表面11及第二表面12；
如图2所示，基板10包括玻璃基板等可以实现透光的材料基板。基板10包括相对设置的第一表面11及第二表面12。其中，“相对”的含义是指互相对立的，本实施例中指的是所述第一表面11和所述第二表面12是互相对立的两个“面”。基板10的相对设置的第一表面11和第二表面12通过清洗或者表面处理使得第一表面11及第二表面12保持干净及均匀平整，这有利于后续所形成薄膜晶体管的厚度均匀，也避免因基板10表面存在杂质而影响薄膜晶体管的电学性能。
步骤S20在所述第一表面11形成源极20；
如图3所示，本实施例中，通过磁控溅射的原理沉积金属薄膜形成薄膜晶体管的所述源极。
在步骤S20“在所述第一表面11形成源极20”包括：
步骤S21在所述第一表面11形成第一金属层，并对所述第一金属层图案化处理，以形成所述源极20。请参阅图4。
本实施例中，首先在第一表面11上通过磁控溅射的原理沉积一层金属薄膜形成所述第一金属层。所述第一金属层可以为但不限于为铜、钼、铬、铝或者至少两种组合的合金。再通过光刻工艺在玻璃基板所述第一表面形成薄膜晶体管的所述源极图案；最后通过刻蚀的方法将第一金属层刻蚀成所述源极20。
应该理解，在本申请中，所述图案化即是指构图工艺，可包括光刻工艺，或包括光刻工艺以及刻蚀步骤，同时还可以包括喷墨打印、涂覆等其他用于形成预定图形的工艺；光刻工艺，是指包括光刻胶成膜、曝光机曝光、显影等工艺过程形成图形的工艺。刻蚀工艺包括利用酸液进行金属膜刻蚀的湿法刻蚀和利用等离子体进行非金属膜刻蚀的干法刻蚀两种。可根据本发明中所形成的结构选择相应的工艺。所述的磁控溅射原理是指通过射频电源或直流电源形成的等离子体内的具有高能量的气体离子撞击靶材表面,粒子从靶材表面射出并贴附到基板表面的过程。
步骤S30在所述第一表面11及所述源极20上形成栅极绝缘层30，所述栅极绝缘层30覆盖所述源极20和所述第一表面11；
如图5所示，栅极绝缘层30通过等离子体增强化学气相沉积方法形成，并覆盖第一表面11及源极20表面。栅极绝缘层30的厚度可精确地控制。所述栅极绝缘层30的材质可以为但不仅限于为氧化硅、氮化硅或者其组合。其中氮化硅成膜工艺利用等离子体增强化学气相沉积方法通过硅烷(SiH4)与氨气(NH3)混合气体作为反应气体,辉光放电生成等离子体在衬底上成膜。
步骤S40在所述栅极绝缘层30上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层30以露出所述源极20；请参阅图6。
本实施例中，所述第一沟槽和所述第二沟槽经图案化处理同时形成。这样可以减小工艺以及材料成本的投入。具体的，通过光刻和刻蚀工艺，在栅极绝缘层30的表面上刻蚀出第一沟槽和第二沟槽。所述第一沟槽投影位于所述两个源极20之间，这样可以有效地避免后续制备的栅极40与源极20电连接。所述第二沟槽正投影于所述源极20内，这样可以使后续制备的有源层50能够与源极20完全接触，保证有源层50与源极20的稳定连接，也可以实现薄膜晶体管的窄形化。在其他实施例里，第一沟槽和第二沟槽的位置不作限制，可以根据实际情况设置。
步骤S50在所述第一沟槽内形成栅极40。请参阅图7。
本实施例中，所述栅极40填充满所述第一沟槽。由于所述第一沟槽位于每两个源极20之间，使得所述栅极40与源极20绝缘连接。在其他实施例中，所述栅极40的位置不作限定。
请参阅图8，在所述步骤S50“在所述第一沟槽内形成栅极40”中包括：
步骤S51在栅极绝缘层30的表面形成第二金属层，所述第二金属层覆盖所述第一沟槽；
本实施例中，通过磁控溅射的方法在栅极绝缘层30的表面上沉积一层第二金属层。所述第二金属层覆盖所述第一沟槽。所述第二金属层材料可以为但不限于为铜、钼、铌、铝或者至少两种组合的合金。
步骤S52所述第二金属层经图案化处理，以形成在第一沟槽内的所述栅极40。
本实施例中，通过光刻和刻蚀等方法将第二金属层刻蚀形成栅极40。所述栅极40用于连线以输入栅极扫描信号控制薄膜晶体管的开关。
步骤S60在所述第二沟槽内形成有源层50；请参阅图9。
本实施例中，所述有源层50为金属氧化物半导体层，举例而言，所述有源层50可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。有源层50填充满所述第二沟槽。这样，有源层50的厚度将通过第二沟槽的深度决定。而所述第二沟槽的深度可通过沉积栅极绝缘层30的厚度来准确控制。因此，本实施例中，所述有源层50的厚度至少为0.4微米。当有源层50的厚度达到0.4微米时，薄膜晶体管的开态电流将显著的提高，而关态电流将显著地降低，因此薄膜晶体管的开关比将显著地提高。此外，通过不断地减小薄膜晶体管的宽度，可以实现薄膜晶体管的窄形化。在其他实施例中，所述有源层50的厚度不作出限制。可根据实际情况设置。
请参阅图10，在步骤S60在所述第二沟槽内形成有源层50中包括：
步骤S61在栅极绝缘层30的表面形成第一氧化物半导体层，所述第一氧化物半导体层覆盖所述第二沟槽。
本实施例中，所述第一氧化物半导体层通过等离子体增强化学气相沉积法形成。所述第一氧化物半导体层可以为但不仅限于为铟镓锌氧化物。
步骤S62所述第一氧化物半导体层经图案化处理，以形成在第二沟槽内的所述有源层50。
通过曝光和刻蚀等工艺对所述第一氧化物半导体层进行处理，使得所述第一氧化物半导体层填充于所述第二沟槽内。
步骤S70在所述栅极绝缘层30的表面上形成像素电极层60，所述像素电极层60与所述有源层50连接。请参阅图11。
本实施例中，在栅极绝缘层30的表面形成像素电极层60，用以配合源极20来驱动中间有源层50的运行。
在步骤S70“在所述栅极绝缘层30的表面上形成像素电极层60，所述像素电极层60与所述有源层50连接，与所述栅极40绝缘。”中包括：
请参阅图12，步骤S71在所述栅极绝缘层30的表面上形成氧化物半导体层，并对所述氧化物半导体层进行图案化工艺处理，以使所述氧化物半导体层与所述栅极40绝缘；
通过光刻和刻蚀等工艺对所述氧化物半导体层进行图案化工艺处理，使得形成与有源层50连接的用于像素电极层60的氧化物半导体层。
本实施例中，在栅极绝缘层30的表面形成的氧化物半导体层的材料与第一氧化物半导体层的材料一致，所述氧化物半导体层可以为但不仅限于为铟镓锌氧化物。在其他实施例中，也可以通过在栅极绝缘层30的表面形成第三金属层，并对所述第三金属层进行图案化处理，以形成像素电极层60。所述第三金属层可以为但不限于为铜、钼、铬、铝或者至少两种组合的合金。具体可根据实际情况设置。
步骤S72对所述图案化后的氧化物半导体层进行导体化处理，以使所述氧化物半导体层形成像素电极层60。
本实施例中，直接通过在栅极绝缘层30的表面形成与有源层50的相同材料的氧化物半导体层，并经导体化处理形成像素电极层60，可以相较于制备金属像素电极层有效地减小曝光或者刻蚀工艺，进而降低了制备工艺流程，从而节约材料工人的投入成本。同时，导体化处理第二层氧化物半导体，能够有效降低了有源层50与像素电极层60之间的接触电阻。
其中，所述导体化处理为表面等离子体处理；所述表面等离子体处理采用的气体为氩气、氦气或者它们的混合气体。
通过表面等离子体处理可以保证有源层50的性能不产生影响，从而保证薄膜晶体管的电学性能。
本实施例中，通过在基板10上形成源极20及栅极绝缘层30，栅极绝缘层30覆盖所述源极20和基板10表面。并在栅极绝缘层30内形成间隔设置的栅极40和有源层50，且所述有源层50与源极20连接。最后在栅极绝缘层30的表面形成像素电极层60，所述像素电极层60与有源层50连接，这样便形成了一种有源层50形成于源极20与像素电极层60之间的垂直结构的薄膜晶体管。这样，通过调节栅极绝缘层30的厚度也可以实现制备具有小宽度的有源层50的薄膜晶体管，从而实现薄膜晶体管的窄形化和高开关比。此外，由于所述像素电极层60经由与有源层50相同材料的半导体氧化物导体化形成，这样至少减小了一道曝光或者刻蚀工艺，降低了生产成本；同时导体化处理的第二层氧化物半导体做像素电极层60，有效的降低了像素电极层60和有源层50的接触电阻。
一种薄膜晶体管，其特征在于，包括基板10、源极20、栅极绝缘层30、栅极40、有源层50和像素电极层60；所述源极20设于所述基板10的表面上；所述栅极绝缘层30覆盖所述源极20和基板10表面；所述栅极40和有源层50间隔嵌设于所述栅极绝缘层30内，并伸出所述栅极绝缘层30表面；所述有源层50与所述源极20连接，所述像素电极层60设于所述栅极绝缘层30表面，并与所述有源层50连接，与栅极40绝缘。
本实施例中，所述薄膜晶体管的有源层50位于所述源极20与像素电极层60之间，且源极20与像素电极层60垂直方向设置。这样显著地减小了所述薄膜晶体管的宽度，从而实现薄膜晶体管的窄形化设置。此外，所述有源层50设于所述栅极绝缘层30内，且所述栅极绝缘层30可精确地控制，这样相较于在水平方向依次设置源极20、有源层50及漏极的薄膜晶体管，在垂直方向依次形成源极20、有源层50及像素电极层60和源极20连接的有源层50可以通过减小栅极绝缘层30的厚度来实现不断减小，从而制备一种小宽度的有源层50。具有小宽度的有源层50的薄膜晶体管可以显著地提高开态电流，和减小关态电流，从而显著地提高开关比。
本申请提供一种阵列基板，其包括所述的薄膜晶体管。
本实施例中，所述阵列基板包括具有尺寸小且高开关比的薄膜晶体管。
本申请提供一种液晶显示面板，所述显示面板包括上述阵列基板、彩膜基板及液晶层，所述液晶层夹持并密封于所述阵列基板和所述彩膜基板之间。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易的想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
提供基板，所述基板包括相对设置的第一表面及第二表面；
在所述第一表面形成源极；
在所述第一表面及所述源极上形成栅极绝缘层，所述栅极绝缘层覆盖所述源极和所述第一表面；
在所述栅极绝缘层上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层以露出所述源极；
在所述第一沟槽内形成栅极；
在所述第二沟槽内形成有源层；
在所述栅极绝缘层的表面上形成像素电极层，所述像素电极层与所述有源层连接，与所述栅极绝缘。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述栅极绝缘层的表面上形成像素电极层，所述像素电极层与所述有源层连接，与所述栅极绝缘的步骤中，包括，
在所述栅极绝缘层的表面上形成氧化物半导体层，并对所述氧化物半导体层进行构图工艺，以使所述氧化物半导体层与所述栅极绝缘；
对所述图案化后的氧化物半导体层进行导体化处理，以使所述氧化物半导体层形成像素电极层。
3.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，对所述图案化后的氧化物半导体层进行导体化处理，以使所述氧化物半导体层形成像素电极层的步骤中，包括，
所述导体化处理为表面等离子体处理；所述表面等离子体处理采用的气体为氩气、氦气或者它们的混合气体。
4.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述第二沟槽内形成有源层的步骤中，包括，
在栅极绝缘层的表面形成第一氧化物半导体层，所述第一氧化物半导体层覆盖所述第二沟槽；
所述第一氧化物半导体层经图案化处理，以形成在第二沟槽内的所述有源层。
5.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述栅极绝缘层上形成间隔设置的第一沟槽和第二沟槽，所述第二沟槽穿过所述栅极绝缘层以露出所述源极的步骤中，包括，
所述第一沟槽和所述第二沟槽经图案化处理同时形成。
6.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述步骤“在所述第一表面形成源极”中包括
在所述第一表面形成第一金属层，并对所述第一金属层图案化处理，以形成所述源极。
7.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述步骤“在所述第一沟槽内形成栅极”中包括
在栅极绝缘层的表面形成第二金属层，所述第二金属层覆盖所述第一沟槽；
所述第二金属层经图案化处理，以形成在第一沟槽内的所述栅极。
8.一种薄膜晶体管，其特征在于，包括基板、源极、栅极绝缘层、栅极、有源层和像素电极层；所述源极位于所述基板表面；所述栅极绝缘层覆盖所述源极和基板表面；所述栅极和有源层间隔嵌设于所述栅极绝缘层内，并凸出所述栅极绝缘层表面；所述有源层与所述源极连接，所述像素电极层设于所述栅极绝缘层表面，并与所述有源层连接，与栅极绝缘。
9.一种阵列基板，其特征在于，包括如权利要求8所述的薄膜晶体管。
10.一种液晶显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN201711453724.1A 2017-12-27 2017-12-27 薄膜晶体管及其制备方法、阵列基板和显示面板 Active CN108183074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711453724.1A CN108183074B (zh) 2017-12-27 2017-12-27 薄膜晶体管及其制备方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711453724.1A CN108183074B (zh) 2017-12-27 2017-12-27 薄膜晶体管及其制备方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN108183074A true CN108183074A (zh) 2018-06-19
CN108183074B CN108183074B (zh) 2020-08-04

Family

ID=62548094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711453724.1A Active CN108183074B (zh) 2017-12-27 2017-12-27 薄膜晶体管及其制备方法、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN108183074B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021179330A1 (zh) * 2020-03-13 2021-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133539A1 (en) * 2008-12-03 2010-06-03 Hoon Kang Thin-film transistor and method of manufacturing the same
CN102254938A (zh) * 2010-10-21 2011-11-23 友达光电股份有限公司 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133539A1 (en) * 2008-12-03 2010-06-03 Hoon Kang Thin-film transistor and method of manufacturing the same
CN102254938A (zh) * 2010-10-21 2011-11-23 友达光电股份有限公司 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021179330A1 (zh) * 2020-03-13 2021-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN108183074B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN103489877B (zh) 阵列基板及其制造方法和显示装置
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
US9812579B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN104218041A (zh) 阵列基板及制备方法和显示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN106252395B (zh) 一种薄膜晶体管及其制备方法
EP3252802B1 (en) Thin film transistor manufacturing method and array substrate manufacturing method
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN107946189A (zh) 一种薄膜晶体管及其制备方法
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN105070765B (zh) 薄膜晶体管、阵列基板、显示装置及制造方法
CN108198756A (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN102789106A (zh) 有机薄膜晶体管阵列基板及其制备方法以及显示装置
CN103354206A (zh) 过孔制作方法、显示面板制作方法及显示面板
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN109712993A (zh) 阵列基板及制造方法及显示装置
KR20130056579A (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN108269856A (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN110289307A (zh) 薄膜晶体管驱动背板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.