CN108170470A - Soc系统按位写装置 - Google Patents

Soc系统按位写装置 Download PDF

Info

Publication number
CN108170470A
CN108170470A CN201711465004.7A CN201711465004A CN108170470A CN 108170470 A CN108170470 A CN 108170470A CN 201711465004 A CN201711465004 A CN 201711465004A CN 108170470 A CN108170470 A CN 108170470A
Authority
CN
China
Prior art keywords
device interface
decoding
module
interface module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711465004.7A
Other languages
English (en)
Inventor
马爱永
孙波
夏宝林
陈贤哨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN201711465004.7A priority Critical patent/CN108170470A/zh
Publication of CN108170470A publication Critical patent/CN108170470A/zh
Priority to JP2020534266A priority patent/JP2021508871A/ja
Priority to US16/479,580 priority patent/US10824578B2/en
Priority to PCT/CN2018/123486 priority patent/WO2019128987A1/en
Priority to EP18897840.7A priority patent/EP3707597B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明提供一种SOC系统按位写装置。所述装置包括：从设备接口模块、译码模块和主设备接口模块，所述从设备接口模块，用于接收总线控制器主设备接口发送的写请求，并将写请求发送到译码模块；所述译码模块，用于接收从设备接口模块发送的写请求，对写请求进行译码，将译码后的有效信息发送到主设备接口模块；所述主设备接口模块，用于接收译码模块发送的有效信息，读取目标地址中的数据，对读取的数据进行位操作，得到新的数据，向总线控制器从设备接口发送写请求，将得到的新的数据写入目标地址对应的外设寄存器中。本发明能够有效减小指令存储空间，从而减小芯片面积，节约芯片成本。

Description

SOC系统按位写装置
技术领域
本发明涉及嵌入式系统技术领域，尤其涉及一种SOC系统按位写装置。
背景技术
目前，随着移动互联网的发展和SOC(System on Chip，片上系统)芯片设计技术的日益成熟，市场和消费者对嵌入式系统类产品提出了更高的要求。尤其是在由电池供电的便携式智能设备上，减小SOC芯片的面积显得尤为重要。
在芯片面积中存储模块所占的面积占了很大的比例，因此有效减小存储模块的面积，对架构、指令集设计及软硬件的分工提出了挑战。现有技术中，为有效减小指令存储空间，在有些SOC系统中设计专门的硬件模块，对于高频使用的多条指令均采用硬件方式实现，这种方案在减小指令存储空间方面具有实用价值。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
目前SOC系统中类似的硬件模块能够实现的功能单一，并且由模块内部的功能寄存器控制，当有不同位操作功能需求的情况下需要切换内部的控制寄存器，由此也会带来指令空间的开销。
发明内容
本发明提供的SOC系统按位写装置，能够有效减小指令存储空间，从而减小芯片面积，节约成本。
第一方面，本发明提供一种SOC系统按位写装置，所述装置与总线控制器主设备接口和总线控制器从设备接口相连，所述装置包括：从设备接口模块、译码模块和主设备接口模块，其中，
所述从设备接口模块，用于接收所述总线控制器主设备接口发送的写请求，并将所述写请求发送到译码模块，所述写请求包括映射地址和操作数；
所述译码模块，用于接收所述从设备接口模块发送的写请求，对所述写请求进行译码，将译码后的有效信息发送到所述主设备接口模块，所述译码后的有效信息包括目标地址、位选择信息和位有效数据；
所述主设备接口模块，用于接收所述译码模块发送的有效信息，读取所述目标地址中的数据，对读取的数据进行位操作，得到新的数据，向所述总线控制器从设备接口发送写请求，将得到的新的数据写入所述目标地址对应的外设寄存器中。
所述从设备接口模块，用于控制接收总线控制器的主设备接口发送的有效写请求。
可选地，所述译码模块，用于将接收到的写请求中的映射地址根据约定的映射关系转换为对应的目标地址及外设寄存器位。
可选地，所述主设备接口模块，用于根据所述位选择信息将读取到的数据的指定位修改为译码后的位有效数据，得到新的数据。
本发明实施例提供的SOC系统按位写装置，从设备接口模块接收总线控制器的主设备接口发送的写请求，并将接收到的地址和数据发送到译码模块，译码模块对接收到的地址和数据信息进行译码，再将译码后的有效信息发送到主设备接口模块，主设备接口模块根据接收到的译码信息，首先发送读请求到总线控制器从接口模块，得到读数据，然后再将译码后的数据和读数据按照译码信息处理后向总线控制器从接口发送写请求，完成按位写操作功能。与现有技术相比，本发明能够直接译码出主设备写请求的地址和数据，从而将主设备的位写操作转化为一次写请求来实现，可以有效减小指令存储空间，节约芯片成本。
附图说明
图1为本发明一实施例SOC系统按位写装置位于SOC系统中的示意图；
图2为本发明另一实施例SOC系统按位写装置与总线控制器的连接示意图；
图3为本发明一实施例SOC系统按位写装置实现方案的流程图；
图4为本发明一实施例从设备接口模块的工作流程图；
图5为本发明一实施例译码模块的工作流程图；
图6为本发明一实施例主设备接口模块的工作流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种SOC系统按位写装置，如图1所示，所述装置在SOC系统中连接在总线上，与主设备和外设通过总线相连接，所述装置独立于总线控制器、主设备和外设，如图2所示，所述装置与总线控制器主设备接口和总线控制器从设备接口相连，所述装置包括：从设备接口模块11、译码模块12和主设备接口模块13，其中，
所述从设备接口模块11，用于接收所述总线控制器主设备接口发送的写请求，并将所述写请求发送到译码模块12，所述写请求包括映射地址和操作数；
可选地，所述从设备接口模块11，用于控制接收总线控制器的主设备接口发送的有效写请求。
所述译码模块12，用于接收所述从设备接口模块11发送的写请求，对所述写请求进行译码，将译码后的有效信息发送到所述主设备接口模块13，所述译码后的有效信息包括目标地址、位选择信息和位有效数据；
可选地，所述译码模块12，用于将接收到的写请求中的映射地址根据约定的映射关系转换为对应的目标地址及外设寄存器位。
所述主设备接口模块13，用于接收所述译码模块12发送的有效信息，读取所述目标地址中的数据，对读取的数据进行位操作，得到新的数据，向所述总线控制器从设备接口发送写请求，将得到的新的数据写入所述目标地址对应的外设寄存器中。
可选地，所述主设备接口模块13，用于根据所述位选择信息将读取到的数据的指定位修改为译码后的位有效数据，得到新的数据。
本发明提供的SOC系统按位写装置是独立装置，位于主设备和总线控制器之间，该装置的位写操作与在总线内部或者主设备或者从设备内部的实现方式不同，该装置的实现方案为：对CPU发起的一次位写操作，首先将写操作发送到总线控制器；然后总线控制器将该请求发送到按位写装置；该装置再将这个写操作经译码处理，转换为对总线的位写操作。这种实现方式可以几乎不改变原总线控制器接口和内部实现方式，更方便扩展。
本发明中的SOC系统按位写装置，主要应用在SOC系统中软件有频繁位写操作的系统中。该装置接收对应映射地址的写请求，在接收到有效请求后，再对有效请求进行译码，译码后再发起一次读请求，位操作，写请求，完成位写操作。该装置可以将读请求，位操作，写请求三个指令转化为对该装置的一次写请求来实现，因此该装置在频繁位操作的SOC系统中，可以有效减小指令存储空间，从而达到节约成本的目的。
下面用具体例子对本发明提供的SOC系统按位写装置进行详细说明。
如图2所示的SOC系统按位写装置的示意图，该装置应用在总线控制器主设备接口和从设备接口之间，包括从设备接口模块、译码模块和主设备接口模块。如图3所示，为本发明一实施例SOC系统按位写装置的实现方案的具体步骤：
步骤一、从设备接口模块通过总线控制器主设备接口接收来自主设备的一次写请求，该请求包括映射地址A和操作数据B；
从设备接口模块负责维护和控制总线控制器的主设备接口发送的有效写请求，并且接收总线控制器的主设备接口发送的写请求信息，同时负责将接收到的信息进行数据处理后发送给译码模块，完成与译码模块的数据通讯。
具体地，从设备接口模块只接收来自总线控制器主设备接口发起的一次写请求，该请求地址属于该SOC系统按位写装置，对于其他地址请求由总线完成仲裁。
从设备接口模块接收到的写请求，其写控制信号中不是普通写的地址和数据信息。其中包含了写地址，位选择控制，写位数据有效位控制及位数据信息。如图4所示，为从设备接口模块的工作流程：
a1:检测是否接收到主机的有效写请求信号，如果有效跳转到步骤a2，否则继续在步骤a1；
a2:检测到有效写请求信号后，将接收到的地址和数据信号w_dt_adr发送到译码模块并且将发送到译码模块的req信号置1，跳转到步骤a3；
a3:检测是否接收到译码模块的有效应答信号ack是否为1，监测到为1后跳转到步骤a4，否则继续在步骤a3；
a4:检测到ack为1后，将req信号清0，跳转到步骤a1，如果没有监测到ack信号为1，继续在停留在步骤a3。
步骤二、译码模块对接收到的写请求进行译码，产生目标地址C和目标地址C所对应的寄存器的位D；
译码模块负责对接收到从设备接口模块的编码信息进行译码，并且将译码后的有效信息发送到主设备接口模块。该按位写装置的译码模块的实现方式相对于内部控制寄存器译码方式更具优势，因为内部控制寄存器的配置位选择控制和位有效数据，需要占用指令空间，而该装置的译码方式是由寄存器主控制接口当前请求的地址和数据直接译码出地址、位选择控制、位数据信息，该装置使用的直接译码方式相对于配置寄存器译码方式可以节省指令存储空间。如图5所示，为译码模块的工作流程：
b1:检测从设备接口模块发送的req信号是否为1，如果为1跳转到步骤b2；否则在步骤b1；
b2:根据接收到的w_dt_adr进行译码，译码得到目标地址C，位选择D，位数据B，跳转到步骤b3；
b3:译码模块将步骤b2得到的目标地址C、位选择D、位数据B发送到主设备接口模块13，并且将ym_req信号置1，跳转到步骤b4；
b4:检测是否接收到主设备接口模块的应答信号ym_ack是否为1，如果监测到ym_ack为1，跳转到步骤b5，否则继续在步骤b4；
b5:将ym_req信号清0，跳转到步骤b1。
译码模块根据约定的映射关系，将映射地址A映射成目标地址C以及目标地址C所对应的外设寄存器中的位D，根据约定的映射关系将主设备的写请求信息转换成提供给主设备接口模块的外设位操作信息。例如，译码模块12的译码方式为：
信号w_dt_adr来自有从设备接口模块接收到的地址信号w_adr和数据信号w_dt。位选择信号D来自于w_adr的低位(以32位数据宽度的总线，则来自于其低五位)；位数据信号则由w_adr的低两位来决定位数据来自于w_dt的哪一位，如果w_adr的低两位为0，则来自于w_dt的位0；如果w_adr的低两位为1，则来自于w_dt的位8；如果w_adr的低两位为2，则来自于w_dt的位16；如果w_adr的低两位为3，则来自于w_dt的位24。
步骤三、主设备接口模块发起一次读取目标地址C的请求，获取数据F；
步骤四、根据译码得到对应的寄存器的位D，将数据F中的第D位修改为B，生成新的数据G；
步骤五、发起一次写目标地址C的请求，使用数据G作为写数据，将数据G写到目标地址C对应的外设寄存器中。
主设备接口模块根据接收到译码信息，首先发起读请求到总线控制器从接口，得到读数据；然后再将译码后的数据和读数据按照译码信息处理，向总线控制器从接口发送写请求，完成按位写操作功能。如图6所示，为主设备接口模块的工作流程：
c1:检测ym_req信号是否有效，如果有效，跳转到步骤c2，否则停留在步骤c1；
c2:当检测到ym_req信号为1后，根据译码得到的目标地址C，向总线发送读请求报文，得到读数据F，完成读请求后，进入步骤c3；
c3:根据译码的到的位选择D，及位数据B。将数据F中的位D用数据B替换，得到写数据G，跳转到步骤c4；
c4:向目标地址C发送写数据G的请求，到总线控制器从设备接口，完成写请求后，进入步骤c5；
c5:将应答信号ym_ack值1，跳转到步骤c1。
本发明实施例提供的SOC系统按位写装置，从设备接口模块接收总线控制器的主设备接口发送的写请求，并将接收到的地址和数据发送到译码模块，译码模块对接收到的地址和数据信息进行译码，再将译码后的有效信息发送到主设备接口模块，主设备接口模块根据接收到的译码信息，首先发送读请求到总线控制器从接口模块，得到读数据，然后再将译码后的数据和读数据按照译码信息处理后向总线控制器从接口发送写请求，完成按位写操作功能。与现有技术相比，本发明能够直接译码出主设备写请求的地址和数据，从而将主设备的位写操作转化为一次写请求来实现，可以有效减小指令存储空间，节约芯片成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (4)

1.一种SOC系统按位写装置，其特征在于，所述装置与总线控制器主设备接口和总线控制器从设备接口相连，所述装置包括：从设备接口模块、译码模块和主设备接口模块，其中，
所述从设备接口模块，用于接收所述总线控制器主设备接口发送的写请求，并将所述写请求发送到译码模块，所述写请求包括映射地址和操作数；
所述译码模块，用于接收所述从设备接口模块发送的写请求，对所述写请求进行译码，将译码后的有效信息发送到所述主设备接口模块，所述译码后的有效信息包括目标地址、位选择信息和位有效数据；
所述主设备接口模块，用于接收所述译码模块发送的有效信息，读取所述目标地址中的数据，对读取的数据进行位操作，得到新的数据，向所述总线控制器从设备接口发送写请求，将得到的新的数据写入所述目标地址对应的外设寄存器中。
2.根据权利要求1所述的装置，其特征在于，所述从设备接口模块，用于控制接收总线控制器的主设备接口发送的有效写请求。
3.根据权利要求1所述的装置，其特征在于，所述译码模块，用于将接收到的写请求中的映射地址根据约定的映射关系转换为对应的目标地址及外设寄存器位。
4.根据权利要求1所述的装置，其特征在于，所述主设备接口模块，用于根据所述位选择信息将读取到的数据的指定位修改为译码后的位有效数据，得到新的数据。
CN201711465004.7A 2017-12-28 2017-12-28 Soc系统按位写装置 Pending CN108170470A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711465004.7A CN108170470A (zh) 2017-12-28 2017-12-28 Soc系统按位写装置
JP2020534266A JP2021508871A (ja) 2017-12-28 2018-12-25 システムオンチップシステムのビット単位書き込み装置
US16/479,580 US10824578B2 (en) 2017-12-28 2018-12-25 Bitwise writing apparatus for system-on-chip system
PCT/CN2018/123486 WO2019128987A1 (en) 2017-12-28 2018-12-25 Bitwise writing apparatus for system-on-chip system
EP18897840.7A EP3707597B1 (en) 2017-12-28 2018-12-25 Bitwise writing apparatus for system-on-chip system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465004.7A CN108170470A (zh) 2017-12-28 2017-12-28 Soc系统按位写装置

Publications (1)

Publication Number Publication Date
CN108170470A true CN108170470A (zh) 2018-06-15

Family

ID=62519289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465004.7A Pending CN108170470A (zh) 2017-12-28 2017-12-28 Soc系统按位写装置

Country Status (5)

Country Link
US (1) US10824578B2 (zh)
EP (1) EP3707597B1 (zh)
JP (1) JP2021508871A (zh)
CN (1) CN108170470A (zh)
WO (1) WO2019128987A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019128987A1 (en) * 2017-12-28 2019-07-04 C-Sky Microsystems Co., Ltd. Bitwise writing apparatus for system-on-chip system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112532207B (zh) * 2020-11-19 2024-01-26 浙江集速合芯科技有限公司 一种片上可变滤波器快速调谐的方法
CN117118828B (zh) * 2023-10-23 2024-01-23 上海芯联芯智能科技有限公司 一种协议转换器、电子设备及一种配置方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950279A (zh) * 2010-09-30 2011-01-19 华为技术有限公司 均衡数据信息流量的方法、总线系统和译码器
US9607682B1 (en) * 2016-03-28 2017-03-28 Amazon Technologies, Inc. Address decoding circuit
CN106940684A (zh) * 2016-01-05 2017-07-11 青岛海信电器股份有限公司 一种按比特写数据的方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307789B1 (en) * 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
WO2010029682A1 (ja) * 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 情報処理装置
KR20100063219A (ko) * 2008-12-03 2010-06-11 삼성전자주식회사 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치
CN101477504B (zh) * 2009-02-19 2011-07-20 浙江中控技术股份有限公司 数据传输系统及数据传输方法
KR101620460B1 (ko) * 2010-05-04 2016-05-13 삼성전자주식회사 인터커넥트, 그것을 포함하는 버스 시스템 그리고 버스 시스템의 동작 방법
CN103605632B (zh) 2013-11-18 2016-06-29 山东大学 一种axi总线与ahb总线的通信方法与装置
CN108170470A (zh) * 2017-12-28 2018-06-15 杭州中天微系统有限公司 Soc系统按位写装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950279A (zh) * 2010-09-30 2011-01-19 华为技术有限公司 均衡数据信息流量的方法、总线系统和译码器
CN106940684A (zh) * 2016-01-05 2017-07-11 青岛海信电器股份有限公司 一种按比特写数据的方法及装置
US9607682B1 (en) * 2016-03-28 2017-03-28 Amazon Technologies, Inc. Address decoding circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019128987A1 (en) * 2017-12-28 2019-07-04 C-Sky Microsystems Co., Ltd. Bitwise writing apparatus for system-on-chip system
US10824578B2 (en) 2017-12-28 2020-11-03 C-Sky Microsystems Co., Ltd. Bitwise writing apparatus for system-on-chip system

Also Published As

Publication number Publication date
EP3707597A4 (en) 2021-04-07
WO2019128987A1 (en) 2019-07-04
US10824578B2 (en) 2020-11-03
JP2021508871A (ja) 2021-03-11
US20190370200A1 (en) 2019-12-05
EP3707597B1 (en) 2024-02-28
EP3707597A1 (en) 2020-09-16

Similar Documents

Publication Publication Date Title
TWI444833B (zh) Ｓａｓ擴充器之資料預取
CN110309088B (zh) Zynq fpga芯片及其数据处理方法、存储介质
US20140351431A1 (en) Network communication method and system
CN108170470A (zh) Soc系统按位写装置
CN106373249A (zh) 叫号装置、银行网点的多渠道排队的方法以及系统
CN102023843B (zh) 函数的调用方法、装置及智能卡
CN104798010B (zh) 至少部分的串行存储协议兼容帧转换
CN108089822A (zh) 存储芯片的管理方法、系统、设备及存储介质
CN104571942B (zh) 数据存储系统和非信号分析方法
CN111756858A (zh) 嵌入式设备的远程开发处理系统、方法及装置
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN110515563A (zh) 一种存储池管理方法、系统、设备及计算机可读存储介质
CN109522162A (zh) 一种数据备份方法、系统、设备及计算机可读存储介质
CN111857545A (zh) 一种读写锁冲突判断方法、系统、设备及计算机介质
CN109992539A (zh) 双主机协同工作装置
CN101894082B (zh) 一种存储器装置及智能手机系统
CN109302669A (zh) 轮询机制的设置方法、装置、存储介质及电子设备
CN108962357A (zh) 一种注释方法、系统、设备及计算机可读存储介质
CN101290602A (zh) 存储器管理系统与方法
CN108068121A (zh) 一种人机交互控制方法、装置及机器人
CN107807889A (zh) 一种usb设备及usb设备驱动初始化的方法
CN107590088B (zh) 一种dma读操作的处理方法、系统及相关装置
US11010661B2 (en) Neural network chip, method of using neural network chip to implement de-convolution operation, electronic device, and computer readable storage medium
CN102981782B (zh) 数据处理方法及装置
CN110909389B (zh) 一种用于互联网金融平台的个人信息储存方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180615