CN108169543B - 高压检测电路 - Google Patents

Abstract

本发明提供一种高压检测电路，包括第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第三NMOS晶体管，其中：所述第一PMOS晶体管的栅端用于连接电源电压、源端用于连接待检测的编程高压信号、漏端连接所述第一NMOS晶体管的漏端和所述第二NMOS晶体管的栅端；所述第一NMOS晶体管的栅端用于连接编程使能信号的反相信号、源端接地；所述第二NMOS晶体管的漏端用于连接所述电源电压、源端连接所述第三NMOS晶体管的漏端；所述第三NMOS晶体管的栅端用于连接所述电源电压、源端接地；以及所述第二NMOS晶体管的源端的电压作为所述高压检测电路的结果信号。本发明所提供的高压检测电路将检测高压时抽取的直流电流功耗转移至从电源电压上抽取直流功耗，减小了功耗。

Description

高压检测电路

技术领域

本发明涉及半导体技术领域，具体而言涉及一种高压检测电路。

背景技术

高压检测电路用于检测高压是否达到一定的电压值，在达到该值时启动内部保护电路，以保护芯片内部器件承受高压，从而达到器件更长寿命的使用年限。现有的高压检测电路的设计往往是从高压上抽取直流电流功耗，这个直流电流功耗的大小，会加倍地从电源电压上抽取，因此会直接决定芯片内部总功耗的大小和高压电路性能的设计。

图1示出了现有的高压检测电路的示意性电路图，如图1所示，当待检测的编程高压VPP_DET的电压值达到VDD+Vth1+Vth2时(其中VDD为电源电压，Vth1为PMOS晶体管PM1的阈值电压，Vth2为PMOS晶体管PM2的阈值电压)，PM1导通、PM2导通，而NMOS晶体管NM1导通，PM1、PM2和NM1形成高压通路，因此对该高压VPP_DET的检测直接从该高压通路上抽取直流功耗，这样会导致功耗的浪费。

发明内容

针对现有技术的不足，本发明提供一种高压检测电路，其特征在于，所述高压检测电路包括第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第三NMOS晶体管，其中：所述第一PMOS晶体管的栅端用于连接电源电压、源端用于连接待检测的编程高压信号、漏端连接所述第一NMOS晶体管的漏端和所述第二NMOS晶体管的栅端；所述第一NMOS晶体管的栅端用于连接编程使能信号的反相信号、源端接地；所述第二NMOS晶体管的漏端用于连接所述电源电压、源端连接所述第三NMOS晶体管的漏端；所述第三NMOS晶体管的栅端用于连接所述电源电压、源端接地；以及所述第二NMOS晶体管的源端的电压作为所述高压检测电路的结果信号。

在本发明的一个实施例中，所述高压检测电路还包括第一反相器和第二反相器，所述第一反相器和所述第二反相器串联连接，所述第一反相器的输入端连接所述第二NMOS晶体管的源端，所述第二反相器的输出端的输出信号作为所述高压检测电路的结果信号。

在本发明的一个实施例中，所述高压检测电路还包括高压阈值调节单元，所述高压阈值调节单元包括所述第一PMOS晶体管和至少一个第二PMOS晶体管，其中一个所述第二PMOS晶体管的源端用于连接所述待检测的编程高压信号、栅端和漏端均连接所述第一PMOS晶体管的源端。

在本发明的一个实施例中，所述高压阈值调节单元中所述第二PMOS晶体管的数量为两个以上，各个所述第二PMOS晶体管之间串联，所述高压阈值调节单元所包括的PMOS晶体管的数量决定需要进行高压保护的高压阈值。

在本发明的一个实施例中，所述高压检测电路还包括第四NMOS晶体管，所述第四NMOS晶体管的栅端用于连接所述电源电压、漏端连接所述第一PMOS晶体管的漏端、源端连接所述第一NMOS晶体管的漏端。

在本发明的一个实施例中，所述高压检测电路还包括电容，所述电容的一端用于连接所述电源电压、另一端连接所述第二NMOS晶体管的栅端。

在本发明的一个实施例中，所述电容由第三PMOS晶体管实现，所述第三PMOS晶体管的源端和漏端均用于连接所述电源电压、栅端连接所述第二NMOS晶体管的栅端。

在本发明的一个实施例中，所述高压检测电路还包括开关，所述开关基于所述编程使能信号而决定所述第二NMOS晶体管与所述电源电压之间的连接的通断。

在本发明的一个实施例中，所述开关由第四PMOS晶体管实现，所述第四PMOS晶体管的栅端用于连接所述编程使能信号的反相信号、源端用于连接所述电源电压、漏端连接所述第二NMOS晶体管的漏端。

在本发明的一个实施例中，所述高压检测电路还包括电阻，所述电阻的一端连接所述第二NMOS晶体管的源端、另一端连接所述第三NMOS晶体管的漏端。

在本发明的一个实施例中，所述电阻由第五NMOS晶体管实现，所述第五NMOS晶体管的栅端用于连接所述电源电压、漏端连接所述第二NMOS晶体管的源端、源端连接所述第三NMOS晶体管的漏端。

本发明所提供的高压检测电路将检测高压时抽取的直流电流功耗转移至从电源电压上抽取直流功耗，而不是从待检测的高压上抽取直流功耗，减小了功耗，从而达到消除高压直流电流功耗同时又能检测高压的目的。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出现有的高压检测电路的示意性电路图；

图2示出根据本发明实施例的高压检测电路的示意性电路图；

图3示出根据本发明另一实施例的高压检测电路的示意性电路图；以及

图4示出根据本发明实施例的高压系统的示意性结构框图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了解决现有高压检测电路中的功耗浪费问题，本发明提供一种高压检测电路，该高压检测电路将检测高压时抽取的直流电流功耗转移至从电源电压上抽取直流功耗，可以在实现高压检测的同时有效减少功耗。下面结合图2描述根据本发明实施例的高压检测电路。

图2示出根据本发明实施例的高压检测电路200的示意性电路图。在本文中，高压是指编程/擦除电压。如图2所示，高压检测电路200包括第一PMOS晶体管PM1、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3。

其中，第一PMOS晶体管PM1的栅端连接电源电压VDD，源端连接待检测的编程高压信号VPP_DET，漏端连接第一NMOS晶体管NM1的漏端，并连接第二NMOS晶体管NM2的栅端。第一NMOS晶体管NM1的栅端连接编程使能信号PROG的反相信号PROGb，源端接地(VSS)。第二NMOS晶体管NM2的漏端连接电源电压VDD，源端连接第三NMOS晶体管NM3的漏端。第三NMOS晶体管NM3的栅端连接电源电压VDD，源端接地(VSS)。第二NMOS晶体管NM2的源端的电压VTDET作为高压检测电路200的结果信号。

下面描述该高压检测电路200的操作。

当编程使能信号PROG为低电平时(PROG＝“0”)，VPP_DET的电压等于VDD，第一PMOS晶体管PM1不导通，而PROGb为PROG的反相信号，即PROGb为高电平(PROGb＝“1”)，即第一NMOS晶体管NM1导通，将第二NMOS晶体管NM2栅端的信号VPPVTDET拉低到“0”，第二NMOS晶体管NM2不导通，第三NMOS晶体管NM3将第二NMOS晶体管NM2的源端的电压VTDET拉低到“0”，即该高压检测电路输出的高压保护使能信号为“0”，此时不启动保护内部器件的保护电路。

当编程使能信号PROG为高电平时(PROG＝“1”)，VPP_DET的电压开始上升，当VPP_DET的电压达到一定的电压值(该图2中该电压值等于VDD+Vth1，其中Vth1为第一PMOS晶体管PM1的阈值电压)时，第一PMOS晶体管PM1导通。而PROGb为PROG的反相信号，即PROGb为低电平(PROGb＝“0”)，即第一NMOS晶体管NM1不导通，即实现了不从待检测的高压上抽取直流功耗。当第一PMOS晶体管PM1导通时，VPPVTDET等于VPP_DET，即第二NMOS晶体管NM2的栅端接高电平，则第二NMOS晶体管NM2导通，而第三NMOS晶体管NM3导通，即实现了从电源电压VDD上抽取直流功耗VTDET，消除了从VPP_DET上抽取直流电流的方式，节省了高压上的功耗。VTDET为高电平，即该高压检测电路输出的高压保护使能信号为“1”，此时启动保护内部器件的保护电路。

基于上面的描述，根据本发明实施例的高压检测电路200将检测高压时抽取的直流电流功耗转移至从电源电压上抽取直流功耗，而不是从待检测的高压上抽取直流功耗，减小了功耗，从而达到消除高压直流电流功耗同时又能检测高压的目的。

在一个实施例中，高压检测电路200还可以包括第一反相器I1和第二反相器I2，如图2中所示的，它们可分别起到滤波和增强驱动能力的作用。其中，第一反相器I1和第二反相器I2串联连接，第一反相器I1的输入端连接第二NMOS晶体管NM2的源端，第二反相器I2的输出端的输出信号VPPHDET作为高压检测电路的结果信号。

在一个实施例中，高压检测电路200还可以包括高压阈值调节单元，该高压阈值调节单元包括第一PMOS晶体管PM1和至少一个第二PMOS晶体管(未在图2中示出，稍后参见图3讨论)。其中，当高压阈值调节单元包括第一PMOS晶体管PM1和一个第二PMOS晶体管PM2时，第二PMOS晶体管PM2的源端连接所述待检测的编程高压信号VPP_DET，栅端和漏端均连接第一PMOS晶体管PM1的源端。

也就是说，第二PMOS晶体管PM2的栅端电压等于第一PMOS晶体管PM1的漏端电压。而第一PMOS晶体管PM1的栅端电压为VDD，第一PMOS晶体管PM1导通时，第一PMOS晶体管PM1的漏端电压至少为VDD+Vth1；此时第二PMOS晶体管PM2的栅端电压为VDD+Vth1，第二PMOS晶体管PM2导通时，第二PMOS晶体管PM2的漏端电压至少为VDD+Vth1+Vth2，其中，Vth2为第二PMOS晶体管PM2的阈值电压。即当VPP_DET的电压值达到VDD+Vth1+Vth2时，第一PMOS晶体管PM1导通、第二PMOS晶体管PM2导通，该高压可被检测到。

在进一步的实施例中，该高压阈值调节单元可以包括两个以上的第二PMOS晶体管，这些第二PMOS晶体管之间彼此串联。下面通过举例的方式描述这些第二PMOS晶体管之间的串联连接。

例如，该高压阈值调节单元除包括第一PMOS晶体管PM1和第二PMOS晶体管PM2以外，还可包括又一个第二PMOS晶体管(为了与之前示例已描述的第二PMOS晶体管PM2相区别，将此处又包括的第二PMOS晶体管称为PM2’(未在图2中示出))，其中PMOS晶体管PM2’的源端连接待检测的编程高压信号VPP_DET，栅端和漏端均连接第二PMOS晶体管PM2的源端，第二PMOS晶体管PM2的栅端和漏端均连接第一PMOS晶体管PM1的源端，第一PMOS晶体管PM1的栅端连接VDD，漏端连接第二NMOS晶体管NM2的栅端。此时，当VPP_DET的电压值达到VDD+Vth1+Vth2+Vth2’时(其中Vth2’为PM2’的阈值电压)，第一PMOS晶体管PM1导通、第二PMOS晶体管PM2导通、PMOS晶体管PM2’导通，该高压可被检测到，从而输出高压保护使能信号为“1”，此时启动保护内部器件的保护电路。

又如，当该高压阈值调节单元除包括第一PMOS晶体管PM1和第二PMOS晶体管PM2、又一个第二PMOS晶体管PM2’以外，还可包括再一个第二PMOS晶体管PM2”，则PMOS晶体管PM2”的源端连接待检测的编程高压信号VPP_DET，栅端和漏端均连接PMOS晶体管PM2’的源端，PMOS晶体管PM2’的栅端和漏端均连接第二PMOS晶体管PM2的源端，第二PMOS晶体管PM2的栅端和漏端均连接第一PMOS晶体管PM1的源端，第一PMOS晶体管PM1的栅端连接VDD，漏端连接第二NMOS晶体管NM2的栅端。以此类推，该高压阈值调节单元所包括的PMOS晶体管的数量决定需要进行高压保护的高压阈值。

在一个实施例中，高压检测电路200还可以包括第四NMOS晶体管NM4(未在图2中示出，稍后参见图3讨论)，第四NMOS晶体管NM4的栅端连接电源电压VDD，漏端连接第一PMOS晶体管PM1的漏端，源端连接第一NMOS晶体管NM1的漏端。第四NMOS晶体管NM4的加入可以避免第一NMOS晶体管NM1的漏端因直接连接第一PMOS晶体管PM1的漏端而在第一PMOS晶体管PM1导通时导致第一NMOS晶体管NM1的漏端电压过高，可以起到保护第一NMOS晶体管NM1的作用。

在一个实施例中，高压检测电路200还可以包括电容(未在图2中示出)，该电容的一端连接电源电压VDD、另一端连接第二NMOS晶体管NM2的栅端。基于该电容，VPPVTDET可以向该电容充电，使得VPPVTDET处的电压随着VPP_DET电压的上升而缓慢上升，起到平滑滤波的作用，可以提高高压检测电路判别高压的准确性。

示例性地，该电容可以由PMOS晶体管实现，例如将其编号为第三PMOS晶体管PM3(未在图2中示出，稍后参见图3讨论)，其源端和漏端均连接电源电压VDD，栅端连接第二NMOS晶体管NM2的栅端。在其他示例中，也可以采用任何其他合适的器件实现该电容可实现的功能。

在一个实施例中，高压检测电路200还可以包括开关(未在图2中示出)，该开关基于编程使能信号PROG而决定第二NMOS晶体管NM2与电源电压VDD之间的连接的通断。如前所述，当编程使能信号PROG为低电平时，第二NMOS晶体管NM2不导通，此时如果将第二NMOS晶体管NM2直接连接VDD，可能会产生漏电流，基于该开关，可避免产生这种情况。即，当PROG为低电平时，该开关不打开，使第二NMOS晶体管NM2与VDD断开连接。当PROG为高电平时，该开关打开，使第二NMOS晶体管NM2与VDD连接。

示例性地，该开关可以由PMOS晶体管实现，例如将其编号为第四PMOS晶体管PM4(未在图2中示出，稍后参见图3讨论)，其栅端连接编程使能信号PROG的反相信号PROGb，源端连接电源电压VDD，漏端连接第二NMOS晶体管NM2的漏端。当PROG为低电平时，即PROGb为高电平，第四PMOS晶体管PM4不导通，即断开第二NMOS晶体管NM2与VDD的连接。当PROG为高电平时，即PROGb为低电平，第四PMOS晶体管PM4导通，即使得第二NMOS晶体管NM2与VDD连接。在其他示例中，也可以采用任何其他合适的器件实现该开关可实现的功能。

在一个实施例中，高压检测电路200还可以包括电阻(未在图2中示出)，该电阻的一端连接第二NMOS晶体管NM2的源端，另一端连接第三NMOS晶体管NM3的漏端。该电阻的加入可以避免第三NMOS晶体管NM3的漏端因直接连接第二NMOS晶体管NM2的源端而在第二NMOS晶体管NM2导通时导致第三NMOS晶体管NM3的漏端电压过高，可以起到保护第三NMOS晶体管NM3的作用。

示例性地，该电阻可以由NMOS管实现，例如将其编号为第五NMOS晶体管NM5(未在图2中示出，稍后参见图3讨论)，第五NMOS晶体管NM5的栅端连接电源电压VDD，漏端连接第二NMOS晶体管NM2的源端，源端连接第三NMOS晶体管NM3的漏端。在其他示例中，也可以采用任何其他合适的器件实现该电阻可实现的功能。

上述实施例描述了根据本发明实施例的高压检测电路可包括的器件(例如上述器件第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第四NMOS晶体管NM4、第五NMOS晶体管NM5)，这些器件可以单独加在高压检测电路200中，也可以以任何组合加在高压检测电路200中。此外，根据本发明实施例的高压检测电路所包括的器件被称为“第一/第二/第三/第四/第五PMOS/NMOS晶体管”，这样的名称仅为了便于描述，不具有限定作用。

下面结合图3描述根据本发明另一实施例的高压检测电路300的示意性电路图，在高压检测电路300中，除了包括高压检测电路200的器件以外，还包括了上述实施例中所描述的全部器件(例如上述器件第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第四NMOS晶体管NM4、第五NMOS晶体管NM5)，但是本领域普通技术人员可以理解，根据本发明实施例的高压检测电路300可以无需包括这些器件的全部，其可仅包括它们的一部分甚至不包括这些器件而得以实现。

如图3所示，高压检测电路300包括第一PMOS晶体管PM1、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第一反相器I1和第二反相器I2，高压检测电路300还包括第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第四NMOS晶体管NM4以及第五NMOS晶体管NM5。

其中，第二PMOS晶体管PM2的源端连接待检测的编程高压信号VPP_DET。第一PMOS晶体管PM1的栅端连接电源电压VDD，源端连接第二PMOS晶体管PM2的漏端和栅端，漏端连接第四NMOS晶体管NM4的漏端和第二NMOS晶体管NM2的栅端。第一PMOS晶体管PM1和第二PMOS晶体管PM2的衬底均连接到VPP_DET。第四NMOS晶体管NM4的栅端连接VDD，源端连接第一NMOS晶体管NM1的漏端。第一NMOS晶体管NM1的栅端连接编程使能信号PROG的反相信号PROGb，源端连接到VSS。第四NMOS晶体管NM4和第一NMOS晶体管NM1的衬底均连接到VSS。第二NMOS晶体管NM2的栅端连接到第三PMOS晶体管PM3的栅端，漏端连接到第四PMOS晶体管PM4的漏端，源端连接I1的输入端和第五NMOS晶体管NM5的漏端。第三PMOS晶体管PM3的源端和漏端均连接到VDD。第四PMOS晶体管PM4的栅端连接到PROGb，源端连接到VDD。第三PMOS晶体管PM3和第四PMOS晶体管PM4的衬底均连接到VDD。第五NMOS晶体管NM5的栅端连接到VDD，源端连接到第三NMOS晶体管NM3的漏端。第三NMOS晶体管NM3的栅端连接VDD，源端连接VSS。第二NMOS晶体管NM2、第三NMOS晶体管NM3和第五NMOS晶体管NM5的衬底均连接到VSS。I1和I2串联连接，I2的输出端的输出信号VPPHDET作为高压检测电路的结果信号。

下面描述该高压检测电路300的操作。

当编程使能信号PROG为低电平时(PROG＝“0”)，VPP_DET的电压等于VDD，第二PMOS晶体管PM2不导通，第一PMOS晶体管PM1不导通，第四NMOS晶体管NM4导通，第一NMOS晶体管NM1导通，将第二NMOS晶体管NM2栅端的信号VPP2VTDET拉低到“0”，第二NMOS晶体管NM2不导通，第五NMOS晶体管NM5和第三NMOS晶体管NM3将第一反相器I1的输入端信号VTDET拉低到“0”，因此第二反相器I2的输出端信号VPPHDET为“0”，即该高压检测电路输出的高压保护使能信号为“0”，此时不启动保护内部器件的保护电路。

当编程使能信号PROG为高电平时(PROG＝“1”)，VPP_DET的电压开始上升，当VPP_DET的电压达到一定的电压值(该图3中该电压值等于VDD+Vth1+Vth2，其中Vth1和Vth2分别为第一PMOS晶体管PM1和第二PMOS晶体管PM2的阈值电压)时，第一PMOS晶体管PM1导通，第二PMOS晶体管PM2导通，第四NMOS晶体管NM4导通，第一NMOS晶体管NM1不导通，即实现了不从待检测的高压上抽取直流功耗。VPP2VTDET等于VPP_DET，第三PMOS晶体管PM3被充电且第二NMOS晶体管NM2导通，第四PMOS晶体管PM4导通，实现第二NMOS晶体管NM2与VDD的连接，第五NMOS晶体管NM5和第三NMOS晶体管NM3导通，即实现了从电源电压VDD上抽取直流功耗VTDET，消除了从VPP_DET上抽取直流电流的方式，节省了高压上的功耗。经过反相器I1和I2，VPPHDET为高电平，即该高压检测电路输出的高压保护使能信号为“1”，此时启动保护内部器件的保护电路。

基于上面的描述，根据本发明实施例的高压检测电路300将检测高压时抽取的直流电流功耗转移至从电源电压上抽取直流功耗，而不是从待检测的高压上抽取直流功耗，减小了功耗，从而达到消除高压直流电流功耗同时又能检测高压的目的。

基于本发明所提供的高压检测电路，检测高压所需的高压直流电流几乎为零，不消耗高压VPP_DET上的直流电流功耗，从而给高压系统的设计在系统功耗上和面积上带来巨大的优势。

根据本发明的另一方面，提供一种高压系统，该高压系统包括根据本发明实施例的上述高压检测电路。图4示出了根据本发明实施例的高压系统的示意性结构框图。如图4所示，高压系统除包括根据本发明实施例的高压检测电路所构成的高压检测单元以外，还包括高压泵&调节系统、VPP/VDD切换单元以及用于读/写/擦除的高压操作系统。

该高压系统的操作可以为如下：当编程使能信号PROG变为有效(即高电平)时：高压泵&调节系统开始工作，编程高压VPP开始缓慢升高；VPP/VDD切换单元开始工作，将电源电压VDD切换到编程高压VPP(VPP_DET＝VPP)；高压检测单元开始工作，检测高压的电压值是否达到预设计的值(例如上述实施例中的高压阈值)，从而输出高压保护使能信号VPPHDET。VPPHDET是逻辑信号，当其为1时，用于读/写/擦除的高压操作系统启动内部保护电路以保护内部器件。

基于本发明所提供的高压检测电路，根据本发明实施例的高压系统的系统功耗更小，同时面积设计也因此更有优势。

尽管已经参考附图描述了上述示例实施例，但应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

以上所述，仅为本发明的具体实施方式或对具体实施方式的说明，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种高压检测电路，其特征在于，所述高压检测电路包括第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第三NMOS晶体管，其中：

所述第一PMOS晶体管的栅端用于连接电源电压、源端用于连接待检测的编程高压信号、漏端连接所述第一NMOS晶体管的漏端和所述第二NMOS晶体管的栅端；

所述第一NMOS晶体管的栅端用于连接编程使能信号的反相信号、源端接地；

所述第二NMOS晶体管的漏端用于连接所述电源电压、源端连接所述第三NMOS晶体管的漏端；

所述第三NMOS晶体管的栅端用于连接所述电源电压、源端接地；以及

所述第二NMOS晶体管的源端的电压作为所述高压检测电路的结果信号。

2.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括第一反相器和第二反相器，所述第一反相器和所述第二反相器串联连接，所述第一反相器的输入端连接所述第二NMOS晶体管的源端，所述第二反相器的输出端的输出信号作为所述高压检测电路的结果信号。

3.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括高压阈值调节单元，所述高压阈值调节单元包括所述第一PMOS晶体管和至少一个第二PMOS晶体管，其中一个所述第二PMOS晶体管的源端用于连接所述待检测的编程高压信号、栅端和漏端均连接所述第一PMOS晶体管的源端。

4.根据权利要求3所述的高压检测电路，其特征在于，所述高压阈值调节单元中所述第二PMOS晶体管的数量为两个以上，各个所述第二PMOS晶体管之间串联，所述高压阈值调节单元所包括的PMOS晶体管的数量决定需要进行高压保护的高压阈值。

5.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括第四NMOS晶体管，所述第四NMOS晶体管的栅端用于连接所述电源电压、漏端连接所述第一PMOS晶体管的漏端、源端连接所述第一NMOS晶体管的漏端。

6.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括电容，所述电容的一端用于连接所述电源电压、另一端连接所述第二NMOS晶体管的栅端。

7.根据权利要求6所述的高压检测电路，其特征在于，所述电容由第三PMOS晶体管实现，所述第三PMOS晶体管的源端和漏端均用于连接所述电源电压、栅端连接所述第二NMOS晶体管的栅端。

8.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括开关，所述开关基于所述编程使能信号而决定所述第二NMOS晶体管与所述电源电压之间的连接的通断。

9.根据权利要求8所述的高压检测电路，其特征在于，所述开关由第四PMOS晶体管实现，所述第四PMOS晶体管的栅端用于连接所述编程使能信号的反相信号、源端用于连接所述电源电压、漏端连接所述第二NMOS晶体管的漏端。

10.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括电阻，所述电阻的一端连接所述第二NMOS晶体管的源端、另一端连接所述第三NMOS晶体管的漏端。

11.根据权利要求10所述的高压检测电路，其特征在于，所述电阻由第五NMOS晶体管实现，所述第五NMOS晶体管的栅端用于连接所述电源电压、漏端连接所述第二NMOS晶体管的源端、源端连接所述第三NMOS晶体管的漏端。

Images