CN112910448A - 针对基于pmos的开关的过电压保护电路 - Google Patents

Abstract

本公开的实施例涉及针对基于PMOS的开关的过电压保护电路。集成电路包括过电压保护电路。过电压保护电路检测集成电路焊盘处的过电压事件。过电压保护电路生成最大电压信号，该最大电压信号是焊盘处电压、以及集成电路的供应电压中的较大项。当过电压事件存在于焊盘上时，过电压保护电路通过向PMOS晶体管的栅极供应最大电压信号，禁用被耦合到焊盘的PMOS晶体管。

Description

针对基于PMOS的开关的过电压保护电路

技术领域

本公开涉及集成电路的领域。本公开更具体地涉及针对集成电路的过电压保护。

背景技术

集成电路包括晶体管。晶体管可以具有非常小的特征，该非常小的特征如果承受高电压，则很容易损坏。附加地，集成电路通常包括焊盘或端子。在一些情况下，静电电荷能够在焊盘或端子处积累，从而导致在焊盘或端子处的静电放电或其他类型的过电压事件。如果集成电路内的晶体管接收静电放电，或者以其他方式承受来自焊盘或端子的高电压，晶体管可能将损坏。

发明内容

一个实施例是集成电路，该集成电路包括焊盘、被耦合到焊盘的PMOS晶体管、以及最大电压生成器，该最大电压生成器被配置为生成最大电压，该最大电压是焊盘上的焊盘电压、以及集成电路的供应电压中的较大项。该集成电路包括栅极关断电路，该栅极关断电路被配置为响应焊盘上的过电压事件，通过向PMOS晶体管的栅极端子供应最大电压信号，禁用PMOS晶体管，该PMOS晶体管被耦合到焊盘。

一个实施例是一种方法，该方法包括：生成触发信号，该触发信号指示集成电路的焊盘处的过电压事件，以及生成最大电压信号，该最大电压信号对应于焊盘电压和供应电压中的较大项。该方法包括：响应触发信号，通过向PMOS晶体管的栅极端子提供最大电压信号，禁用PMOS晶体管，该PMOS晶体管被耦合到焊盘。

一个实施例是一种方法，该方法包括：接收集成电路的焊盘处的焊盘电压，以及如果焊盘电压高于集成电路的供应电压，生成最大电压信号，该最大电压信号是焊盘电压。该方法包括：如果焊盘电压高于供应电压，向第一PMOS晶体管的栅极端子供应最大电压信号，第一PMOS晶体管被耦合到焊盘。

附图说明

图1是根据一个实施例的集成电路的框图。

图2是根据一个实施例的过电压检测电路的示意图。

图3是根据一个实施例的最大电压生成器的示意图。

图4是根据一个实施例的栅极关断电路的示意图。

图5是根据一个实施例的模拟开关电路的示意图。

图6是根据一个实施例的I/O驱动器的示意图。

图7是根据一个实施例的用于保护集成电路的过程的流程图。

图8是根据一个实施例的用于保护集成电路的过程的流程图。

具体实施方式

图1是根据一个实施例的集成电路的框图。集成电路100包括I/O焊盘102、模拟开关电路104、核心106、I/O驱动器108、预驱动器块110、以及过电压保护电路112。

I/O焊盘102是集成电路100的端子。I/O焊盘102从集成电路100外部的设备接收数据和其他信号。I/O焊盘还向集成电路100外部的设备提供数据和其他信号。

I/O焊盘102可以经由引线接合连接到引线框的引脚。数据可以经由引脚被提供给集成电路100，并且可以经由引脚从集成电路100接收。在不背离本公开的范围的情况下，其他类型的连接可以用于支持外部设备与I/O焊盘102通信。

核心106处理经由I/O焊盘102接收的数据。核心106可以包括处理电路装置。核心106可以包括将数据写入到存储器的电路装置、以及从存储器读取数据的电路装置。核心106可以包括执行软件指令的电路装置。

核心106可以包括大量晶体管，其以复杂布置而耦合在一起。晶体管协作以处理数据、将数据写入到存储器、从存储器读取数据、以及执行软件指令。晶体管可以通过集成电路100中所形成的金属互连而耦合在一起。

因为可能存在执行大量任务的大量的晶体管，因此核心106的晶体管可能会利用大量的功率。高功率消耗会导致大量热量的生成。如果集成电路100不能够安全地驱散由核心106生成的热量，这可能会出现问题。

为了降低由核心106的晶体管所生成的热量，核心106的晶体管可以在相对较低的电压上操作。例如，核心106的晶体管可以在0.7V至1.1V之间的电压上操作，尽管其他电压可以在不背离本公开的范围的情况下被利用。更小的供应电压值导致由核心106的晶体管所利用的更少数量的功率。

核心106的晶体管可以包括相对较薄的栅极电介质。例如，核心106中的晶体管的栅极电介质可以包括

至

之间的厚度。核心106中的晶体管的栅极电介质的其它厚度可以在不背离本公开的范围的情况下被利用。如下文更详细地描述，因为核心106的晶体管具有相对较薄的栅极电介质，核心106的晶体管可能更容易受到过电压和静电放电事件的损坏。

模拟开关电路104促进输入信号从I/O焊盘102到核心106的传递。当模拟开关电路104启用时，信号可以从I/O焊盘102传递到核心106。核心106可以接收信号并执行各种流程，各种流程包括：处理输入信号、将被包括在输入信号中的数据存储在存储器中、执行与输入信号相关的指令、或者响应输入信号而取回数据。

在一个实施例中，模拟开关电路104包括一个或多个PMOS晶体管和一个或多个NMOS晶体管。NMOS晶体管和PMOS晶体管可以被启用，以便将信号从I/O焊盘102传递到核心106。NMOS晶体管和PMOS晶体管可以被禁用，以便防止信号从I/O焊盘102传递到核心106。如本文所使用的，PMOS晶体管和NMOS晶体管可以包括这样的晶体管，该晶体管具有除金属以外的导电栅极材料、以及除氧以外的栅极电介质材料。

I/O驱动器108向I/O焊盘102提供信号。该信号可以包括将要从I/O焊盘102传递到集成电路100外部的电路或设备的数据。

I/O驱动器108可以包括一个或多个NMOS晶体管和PMOS晶体管。NMOS晶体管和PMOS晶体管可以选择性地操作，以向I/O焊盘102提供数据。通过选择性地启用NMOS晶体管和PMOS晶体管，数据可以通过在高逻辑值与低逻辑值之间调制I/O驱动器的输出电压而被提供给I/O焊盘。

预驱动器块110控制I/O驱动器108。预驱动器块110可以从核心106接收信号和数据。通过选择性地控制I/O驱动器108的NMOS晶体管和PMOS晶体管，预驱动器块110向I/O焊盘102提供数据，以调制由I/O驱动器108向I/O焊盘102提供的输出电压。该经调制的电压可以对应于从核心106向I/O焊盘102提供的信号和数据。

模拟开关电路104、I/O驱动器108、以及预驱动器块110可以在集成电路100的供应电压操作。集成电路100的供应电压高于由核心106利用的相对较低的供应电压。集成电路100的供应电压可以包括2.5V至5.5V之间的值，尽管其他值可以被利用以用于集成电路100的供应电压，而不背离本公开的范围。

因为模拟开关电路104、I/O驱动器108、以及预驱动器块110在高于核心电压供应的供应电压操作，因此模拟开关电路104、I/O驱动器108、以及预驱动器块110具有如下栅极电介质厚度，该栅极电介质厚度高于核心106的晶体管的栅极电介质厚度。在一个示例中，模拟开关电路104、I/O驱动器108和预驱动器块110的晶体管具有在

至

之间的栅极电介质厚度。

在标准操作中，I/O焊盘102接收具有如下值的电压：该值小于或等于集成电路100的供应电压。然而，由于静电的积累，或者出于其他原因，高于集成电路100的供应电压的电压可能在I/O焊盘102处出现。当高电压在I/O焊盘102处积累时，静电放电可能在I/O焊盘102处发生。由于模拟开关电路104、I/O驱动器108、以及预驱动器块110的晶体管的较大大小，这些晶体管可能相对地不受I/O焊盘的静电放电的影响。与此相反，由于核心106的晶体管相对较薄的栅极电介质，核心106的晶体管可能更容易受到静电放电的损坏。

集成电路100利用过电压保护电路112来保护核心106和/或驱动器108的晶体管免受I/O焊盘102处出现的过电压事件。过电压保护电路112帮助确保在高电压出现在I/O焊盘102的事件中，静电放电将不会从I/O焊盘102传递到核心106。过电压保护电路112可以检测I/O焊盘102处的高电压，并且可以生成信号以可靠地禁用模拟开关电路104和I/O驱动程序108的晶体管。这可以防止静电放电经由模拟开关电路104或I/O驱动器108传递到核心106。

在一个实施例中，过电压保护电路112包括过电压检测器114、最大电压生成器116、以及栅极关断电路118。过电压检测器114、最大电压生成器116、以及栅极关断电路118协作以保护核心106的晶体管免于接收来自I/O焊盘102的静电放电。

在一个实施例中，过电压检测器114可以检测何时I/O焊盘102处的电压高于集成电路100的供应电压。过电压检测器接收集成电路100的供应电压、以及I/O焊盘102处存在的电压。如果I/O焊盘102处的电压高于集成电路100的供应电压，则过电压检测器114生成触发信号。该触发信号指示I/O焊盘102处的电压高于集成电路100的供应电压。过电压检测器114将触发信号提供给栅极关断电路118。

最大电压生成器116接收集成电路100的供应电压、以及I/O焊盘102处存在的电压。最大电压信号是集成电路100的供应电压、以及I/O焊盘102处的电压中的较高项。

在一个实施例中，最大电压生成器116将供应电压与焊盘电压进行比较。最大电压生成器116生成最大电压信号，并且向栅极关断电路118电路供应最大电压信号。

当过电压检测器114生成触发信号时，栅极关断电路118从过电压检测器114接收触发信号。当栅极关断电路从过电压检测器114接收触发信号时，栅极关断电路118生成关断信号。栅极关断电路118向模拟开关电路104和I/O驱动器108的晶体管中的一个或过个晶体管提供关断信号。关断信号禁用模拟开关电路104和I/O驱动器108的该一个或多个晶体管。禁用模拟开关电路104和I/O驱动器108的晶体管中的一个或多该晶体管帮助防止来自I/O焊盘102的静电放电经由如下而传递到核心106：模拟开关电路104和I/O驱动器108的一个或多个晶体管。在一个实施例中，过电压保护电路112可以将关断信号应用于模拟开关电路104的晶体管、或者I/O驱动器108的晶体管。

在一个实施例中，关断信号包括PMOS关断信号。PMOS关断信号被提供给模拟开关电路104和I/O驱动器108的一个或多个PMOS晶体管。PMOS关断信号禁用模拟开关电路104和I/O驱动器108的晶体管中的该一个或多个PMOS晶体管。

在一个实施例中，PMOS关断信号是从最大电压生成器116接收的最大电压信号。栅极关断电路118向模拟开关电路104和I/O驱动器108的晶体管中的一个或多个晶体管的栅极端子供应最大电压信号。因为关断信号是目前的最大电压，因此当被应用于PMOS晶体管的栅极时，关断信号可靠地禁用PMOS晶体管。这是因为当最大电压信号被应用于PMOS晶体管的栅极端子时，PMOS晶体管的源极端子上的电压不能高于PMOS晶体管的栅极端子上的电压。因此，最大电压信号可靠地禁用PMOS晶体管，由此防止静电放电经由PMOS晶体管传递到核心106。

在一个实施例中，模拟开关电路104包括单个PMOS晶体管和单个NMOS晶体管。当过电压检测器114检测到I/O焊盘102处的过电压事件时，栅极关断电路118向模拟开关电路104的PMOS晶体管供应最大电压信号。这禁用了模拟开关电路104的PMOS晶体管，并且防止静电放电经由PMOS晶体管流向核心106。备选地，模拟开关电路104可以包括多个PMOS晶体管。最大电压信号可以被供应给模拟开关电路104的PMOS晶体管中的每个PMOS晶体管的栅极端子。最大电压信号可以被供应给模拟开关电路104的所选择的PMOS晶体管，而不是模拟开关电路104的所有PMOS晶体管。

在一个实施例中，I/O驱动器108包括单个PMOS晶体管和单个NMOS晶体管。当过电压检测器114检测到I/O焊盘102处的过电压事件时，栅极关断电路118向I/O驱动器108的PMOS晶体管供应最大电压信号。这禁用了I/O驱动器108的PMOS晶体管。备选地，I/O驱动器108可以包括多个PMOS晶体管。最大电压信号可以被供应给I/O驱动器108的PMOS晶体管中的每个PMOS晶体管的栅极端子。最大电压信号可以被供应给I/O驱动器108的所选择的PMOS晶体管，而不是I/O驱动器108的所有PMOS晶体管。

在一个实施例中，过电压保护电路112还生成针对模拟开关电路104和I/O驱动器108的一个或多个NMOS晶体管的关断信号。针对一个或多个NMOS晶体管的关断信号可以被应用于一个或多个NMOS晶体管的栅极。针对一个或多个NMOS晶体管的关断信号可以包括低电压信号，低电压信号被选择以确保NMOS晶体管的栅极端子处的电压不高于NMOS晶体管的源极端子处的电压。

图2是根据一个实施例的过电压检测器电路114的示意图。图2的过电压检测器电路114是图1的过电压保护电路112的过电压检测器电路114的一个实施例。过电压检测器电路114检测何时I/O焊盘102上的焊盘电压VPAD高于集成电路100的供应电压VSUP。

过电压检测器114包括电容器C1、NMOS晶体管N1、以及NMOS晶体管N2。晶体管N1的栅极端子接收供应电压VSUP。晶体管N1的源极端子耦合到接地。电容器C1的第一端子耦合到I/O焊盘102的焊盘电压VPAD。电容器C1的第二端子耦合到晶体管N1的漏极端子。晶体管N2的栅极端子耦合到晶体管N1的漏极端子和电容器C1的第二端子。晶体管N2的源极端子耦合到接地。晶体管N2的漏极端子提供NMOS关断信号NOFF，其将在下文中更详细地描述。晶体管N1的漏极端子和电容器C1的第二端子提供触发信号TRIG，其将在下文中更详细地描述。

在标准条件下，晶体管N1导通。这是因为晶体管N1的栅极端子接收集成电路100的供应电压VSUP，而晶体管N1的源极端子接收接地电压。结果是晶体管N1的栅极到源极的电压为正，并且大于晶体管N1的阈值电压。在这种状态下，晶体管N1的漏极端子经由晶体管N1的源极和沟道耦合到接地。因此，在标准条件下，触发信号TRIG具有低值，该低值指示焊盘电压VPAD不高于供应电压VSUP。

在I/O焊盘102处的过电压事件的情况下，漏极端子N1处的电压立刻变得非常高。这意味着触发信号TRIG具有高值。触发信号TRIG的高值指示焊盘电压VPAD高于供应电压VSUP。

在一个实施例中，电容器C1具有一值，该值使得瞬态高电压从I/O焊盘能够传输到晶体管N1的漏极端子。静电放电事件通常快速发生。这与从I/O焊盘102传递到电容器C1的高频率信号类似。在这种情况下，电容器C1起高通滤波器的作用，其将快速改变的电压从I/O焊盘102传递到晶体管N1的漏极端子。结果是晶体管的漏极端子N1立刻变为一值，该值高于供应电压VSUP的值。这对应于触发信号TRIG变为高值，从而指示I/O焊盘102的焊盘电压VPAD高于供应电压VSUP。

在一个实施例中，电容器C1具有在1pF至1nF之间的电容。备选地，在不背离本公开的范围的情况下，电容器C1可以具有该范围之外的电容值。

图2的过电压检测器电路114是能够检测I/O焊盘102处的高电压的电路的一个实施例。本领域的技术人员将会认识到，根据本公开，在不背离本公开的范围的情况下，其他电路配置可以被利用来检测I/O焊盘102处的高电压并生成触发信号，该触发信号指示在I/O焊盘102处的高电压的存在。

图3是根据一个实施例的最大电压生成器116的示意图。图3的最大电压生成器116是图1的过电压保护电路112的最大电压生成器116的一个实施例。最大电压生成器116的其他实施例可以在不背离本公开的范围的情况下被利用。

最大电压生成器116接收供应电压VSUP、以及I/O焊盘102上的焊盘电压VPAD作为输入信号。最大电压生成器116输出与VSUP和VPAD之间较高的电压相对应的最大电压信号VMAX。因此，最大电压生成器116有效地将供应电压VSUP和焊盘电压VPAD进行比较，并输出VSUP和VPAD之间的较高项。

最大电压生成器116包括PMOS晶体管P1、PMOS晶体管P2、以及PMOS晶体管P3。PMOS晶体管P1至P3耦合在一起并且在端子上接收电压信号，使得PMOS晶体管P1至P3输出VMAX。

PMOS晶体管P1在源极端子上接收供应电压VSUP。PMOS晶体管P1在其栅极端子上接收焊盘电压VPAD。PMOS晶体管P1在其主体端子上接收电压VMAX。PMOS晶体管P1的漏极端子与PMOS晶体管P2的漏极端子、以及PMOS晶体管P3的源极和栅极端子耦合。PMOS晶体管P1的漏极端子输出VMAX。各个晶体管的主体端子的连接未在图3至图6中示出，但是在本文中进行了描述。

PMOS晶体管P2在源极端子上接收焊盘电压VPAD。PMOS晶体管P2在其栅极端子上接收供应电压VSUP。PMOS晶体管P2在其主体端子上接收电压VMAX。

PMOS晶体管P3在其栅极端子和源极端子上接收VMAX。PMOS晶体管P3在其漏极端子上接收VSUP。PMOS晶体管P3在其主体端子上接收电压VMAX。

如果VPAD大于VSUP，则PMOS晶体管P1具有正的栅极到源极电压。在这种状态下，PMOS晶体管P1被禁用。如果VPAD大于VSUP，则PMOS晶体管P2具有负的栅极到源极电压，并且PMOS晶体管P2被启用。当PMOS晶体管P2被启用时，则VPAD在PMOS晶体管P2的漏极端子上供应。在这种情况下，VPAD被应用为VMAX，因为VPAD大于VSUP。

如果VSUP大于VPAD，则PMOS晶体管P2具有正的栅极到源极电压，并且PMOS晶体管P2被禁用。如果VSUP大于VPAD，则PMOS晶体管P1具有负的栅极到源极电压。在这种状态下，PMOS晶体管P1被启用。当PMOS晶体管P1被启用时，则VSUP在PMOS晶体管P1的漏极端子上供应。在这种情况下，VSUP被供应为VMAX，因为VSUP大于VPAD。

最大电压生成器116向栅极关断电路118供应VMAX。栅极关断电路118可以通过将VMAX应用于一个或多个PMOS晶体管的栅极端子来禁用一个或多个PMOS晶体管。

图3中的最大电压生成器116是如下电路的一个实施例，该电路能够输出与VPAD和VSUP中的较高项相对应的电压VMAX。本领域的技术人员将会认识到，根据本公开，在不背离本公开的范围的情况下，其他电路配置可以被利用以生成VMAX。

图4是根据一个实施例的栅极关断电路118的示意图。图4中所示的栅极关断电路118是图1的过电压保护电路112的栅极关断电路118的一个实施例。栅极关断电路118的其他配置可以在不背离本公开的范围的情况下被利用。

图4的栅极关断电路118接收触发信号TRIG和最大电压信号VMAX作为输入信号。如果触发信号指示过电压事件存在于I/O焊盘102处，则栅极关断电路118将VMAX应用于一个或多个PMOS晶体管的栅极端子，以禁用PMOS晶体管。

栅极关断电路118包括NMOS晶体管N3、PMOS晶体管P4、以及PMOS晶体管P5。晶体管N3、P4、以及P5耦合在一起以生成栅极关断信号POFF。

PMOS晶体管P4和NMOS晶体管N3耦合在一起作为反相器。该反相器的输入是触发信号TRIG。该反相器的输出耦合到PMOS晶体管P5的栅极。更具体地，PMOS晶体管P4的栅极端子和NMOS晶体管N3的栅极端子接收触发信号TRIG。PMOS晶体管的源极端子接收VMAX。NMOS晶体管N3的源极端子接收接地电压。PMOS晶体管P4的主体耦合到VMAX。NMOS晶体管N3的主体耦合到接地。PMOS晶体管P5的栅极与PMOS晶体管P4的漏极端子、以及NMOS晶体管N3的漏极端子耦合。PMOS晶体管P5的源极端子耦合到VMAX。PMOS晶体管P5的漏极端子供应POFF。

当过电压事件存在于I/O焊盘102处时，TRIG具有高值。当TRIG具有高值时，PMOS晶体管P4被禁用，并且NMOS晶体管N3被启用。在NMOS晶体管N3被启用的情况下，PMOS晶体管P5的栅极端子经由所启用的NMOS晶体管N3耦合到接地。当PMOS晶体管P5栅极端子接收接地电压时，PMOS晶体管P5的栅极到源极电压为负，并且PMOS晶体管P5被启用。当PMOS晶体管P5被启用时，PMOS晶体管P5的漏极端子处于VMAX。因此，当触发信号TRIG是高时，POFF为VMAX。然后POFF可以被利用以禁用一个或多个PMOS晶体管。

当在I/O焊盘102处不存在过电压事件时，TRIG具有低值。当TRIG具有低值时，PMOS晶体管P4被启用，并且NMOS晶体管N3被禁用。在PMOS晶体管P4被启用的情况下，PMOS晶体管P5的栅极端子经由所启用的PMOS晶体管P4耦合到VMAX。当PMOS晶体管P5的栅极端子耦合到VMAX时，PMOS晶体管P5被禁用，并且PMOS晶体管P5的漏极端子不接收VMAX。PMOS晶体管P5的漏极端子是浮置的。备选地，附加的电路装置可以被利用以确保POFF具有低值。低值POFF将不会被利用以禁用一个或多个PMOS晶体管。

在一个示例中，栅极关断电路118可以向模拟开关电路104的一个或多个PMOS晶体管的栅极端子提供VMAX。在示例中，栅极关断电路118可以向被包括在I/O驱动器108中的一个或多个PMOS晶体管的栅极端子提供VMAX。在一个示例中，栅极关断电路118可以向模拟开关电路104的一个或多个PMOS晶体管、以及I/O驱动器108的一个或多个PMOS晶体管提供VMAX。

在一个实施例中，栅极关断电路118可以向中间电路供应VMAX，中间电路控制模拟开关电路104、或I/O驱动器108。然后中间电路可以将VMAX应用于模拟开关电路104和/或I/O驱动器108中的一个或多个PMOS晶体管的栅极端子。在一个示例中，栅极关断电路118向预驱动器块110提供VMAX。然后预驱动器块110向I/O驱动器的一个或多个栅极端子供应VMAX。在一个实施例中，在I/O焊盘102上的过电压情形的事件中，栅极关断电路118可以向另一电路提供VMAX以便禁用模拟开关电路104，该另一电路控制模拟开关电路104。

图4的栅极关断电路118是可以被利用以生成栅极关断信号POFF的栅极关断电路的一个实施例，该栅极关断信号POFF被配置为在I/O焊盘102处的过电压情形的事件中，关断一个或多个PMOS晶体管。本领域的技术人员将会认识到，根据本公开，在不背离本公开的范围的情况下，栅极关断电路118的其他配置可以被利用。

图5是根据一个实施例的模拟开关电路104的示意图。模拟开关电路104被耦合在VPAD与核心106之间。模拟开关电路104将在I/O焊盘102处接收的信号传递给核心106。该信号可以包括数字数据信号或模拟信号。

模拟开关电路104包括PMOS晶体管P6、NMOS晶体管N4、以及开关S1至S4。PMOS晶体管P6源极端子、以及NMOS晶体管N4的源极端子耦合到I/O焊盘102，并接收焊盘电压VPAD。PMOS晶体管P6的漏极端子、以及NMOS晶体管N4的漏极端子耦合到核心106。PMOS晶体管P6的栅极端子根据开关S1至S2的状态，接收PMOS控制信号PCON或栅极关断信号POFF。NMOS晶体管N4的栅极端子根据开关S3至S4的状态，接收NMOS控制信号NCON或栅极关断信号NOFF。PMOS晶体管P6的主体耦合到VSUP。NMOS晶体管N4的主体耦合到接地。

在一个实施例中，开关S1至S4由触发信号TRIG控制。当过电压情形不存在于I/O焊盘102处时，TRIG具有低值。开关S1和开关S3被闭合，并且开关S2和开关S4被断开。在这种状态下，PMOS晶体管P6的栅极端子接收控制信号PCON，并且NMOS晶体管N4的栅极端子接收控制信号NCON。

在过电压情形中，触发信号TRIG具有高值。开关S1和开关S3被断开，并且开关S2和开关S4被闭合。在这种状态下，PMOS晶体管P6的栅极端子接收栅极关断信号POFF，并且NMOS晶体管N4的栅极端子接收栅极关断信号NOFF。开关S2和开关S4仅在过电压情形期间闭合。在集成电路100的标准操作中，开关S2和开关S4被断开，而开关S1和S3被闭合。在不背离本公开的范围的情况下，其他电路配置可以被利用以选择性地将控制信号或栅极关断信号应用于晶体管P6的栅极端子和晶体管N4的栅极端子。

在实施例中，PMOS晶体管P6和NMOS晶体管N4具有栅极电介质，该栅极电介质与核心106中的晶体管的栅极电介质相比相对较厚。因此，与核心106中的晶体管能够承受的电压相比，PMOS晶体管P6和NMOS晶体管N4可以承受较高的电压而不被损坏。在一个示例中，晶体管P6的栅极电介质和晶体管N4的栅极电介质的值在

至

之间。在一个示例中，核心106中的晶体管的栅极电介质的厚度在

至

之间。

在实施例中，当PMOS晶体管P6和NMOS晶体管N4旨在将信号从I/O焊盘102传递到核心106时，NCON具有VSUP的值，并且PCON具有GND的值。这使得I/O焊盘102处的低信号和高信号能够根据信号的值，传递通过PMOS晶体管P6或NMOS晶体管N4。当PMOS晶体管P6和NMOS晶体管N4旨在不将信号从I/O焊盘102传递到核心106时，NMOS晶体管NCON具有接地的值，并且PCON具有VSUP的值，由此禁用PMOS晶体管P6和NMOS晶体管N4。

在I/O焊盘102处的过电压事件情况中，VMAX将被供应给PMOS晶体管P6的栅极端子。栅极关断信号POFF具有在过电压情形中的值VMAX。触发信号TRIG的高值导致POFF被应用于PMOS晶体管P6的栅极端子。这禁用了晶体管P6，并且防止I/O焊盘102处的过电压经由PMOS晶体管P6而传递到核心106。

在一个实施例中，如关于图2所描述的，在I/O焊盘102处的过电压事件的情况中，具有接地值的栅极关断信号NOFF可以被供应给NMOS晶体管N4的栅极。这是因为TRIG的高值将会导致NOFF被强制到接地。触发信号TRIG的高值也会导致NOFF被应用于晶体管N4的栅极端子。这禁用了NMOS晶体管N4，并且防止I/O焊盘102处的电压经由NMOS晶体管N4而传递到核心106。

图6是根据一个实施例的I/O驱动器108的示意图。图6的I/O驱动器108是图1的I/O驱动器108的一个实施例。I/O驱动器108的其他配置可以在不背离本公开的范围的情况下被利用。

I/O驱动器108将数据信号驱动到I/O焊盘102。数据信号可以从核心106或其他源被接收。预驱动器块110可以控制I/O驱动器108。

I/O驱动器108包括PMOS晶体管P7、NMOS晶体管N5、以及开关S5至S8。PMOS晶体管P7在其栅极端子处接收PMOS驱动器信号PD、或栅极关断信号POFF。NMOS晶体管N5在其栅极端子处接收NMOS驱动器信号ND、或栅极关断信号NOFF。PMOS晶体管P7的源极端子耦合到VSUP。NMOS晶体管N5的源极端子耦合到接地。PMOS晶体管P7的漏极端子、以及NMOS晶体管N5的漏极端子耦合到I/O焊盘102。PMOS晶体管P7的主体端子耦合到VSUP。NMOS晶体管N5的主体端子耦合到接地。

在一个实施例中，开关S5至S8由触发信号TRIG控制。当过电压情形不存在时，TRIG具有低值。开关S5和开关S7被闭合，并且开关S6和开关S8被断开。在这种状态下，PMOS晶体管P7的栅极端子接收栅极驱动信号PD，并且NMOS晶体管N5的栅极端子接收栅极驱动信号ND。

在过电压情形下，触发信号TRIG具有高值。开关S5和开关S7被断开，并且开关S6和S8被闭合。在该状态中，PMOS晶体管P7的栅极端子接收栅极关断信号POFF，并且NMOS晶体管N5的栅极端子接收栅极关断信号NOFF。开关S6和开关S8仅在过电压情形期间闭合。在集成电路的标准操作中，开关S6和开关S8断开，而开关S5和开关S7闭合。在不背离本公开的范围的情况下，其他电路配置可以被利用，以选择性地将栅极驱动信号或栅极关断信号应用于晶体管P7的栅极端子和晶体管N5的栅极端子。

当高数据值将要经由I/O驱动器108而被供应给I/O焊盘102时，PD和ND被强制为低逻辑值，或接地。这启用PMOS晶体管P7，并禁用NMOS晶体管N5。然后VSUP经由所启用的PMOS晶体管P7被供应给I/O焊盘，其表示高逻辑值。

当低数据值将要经由I/O驱动器108而被供应给I/O焊盘102时，PD和ND被强制为高逻辑值或VSUP。这禁用PMOS晶体管P7，并启用NMOS晶体管N5。然后接地经由所启用的NMOS晶体管N5被供应给I/O焊盘102，其表示低逻辑值。

在一个实施例中，PMOS晶体管P7和NMOS晶体管N5具有栅极电介质，该栅极电介质与核心106中的晶体管的栅极电介质相比相对较厚。因此，与核心106中的晶体管可以承受的电压相比，PMOS晶体管P7和NMOS晶体管N5可以承受更高的电压而不被损坏。在一个示例中，晶体管P7栅极电介质和晶体管N5的栅极电介质具有在

至

之间的值。

在I/O焊盘102处的过电压事件的情况中，POFF将被供应给PMOS晶体管P7的栅极端子。POFF在过电压事件期间具有值VMAX。VMAX应用到晶体管P7的栅极端子禁用晶体管P7，并且防止I/O焊盘102处的过电压经由PMOS晶体管P7传递到核心106。

在一个实施例中，如关于图2所描述的，在I/O焊盘102处的过电压事件的情况中，接地可以被供应给NMOS晶体管N5的栅极。这是因为触发信号TRIG的高值将导致NOFF被强制到接地。触发信号TRIG的高值导致NOFF被应用于晶体管N5的栅极端子。因此，在I/O焊盘102处的过电压事件的情况中，接地被供应给NMOS晶体管N5的栅极，由此禁用NMOS晶体管N4，并且防止I/O焊盘102处的电压经由NMOS晶体管N5传递到核心106。

尽管附图和说明书已经主要针对其中I/O焊盘承受过电压事件的实施例，但本公开的原理可以应用于集成电路的其他焊盘或端子。特别地，过电压保护电路可以检测集成电路的焊盘或端子处的过电压事件、可以生成与焊盘/端子电压和电源单元种的最大值相对应的最大电压信号、并且可以通过将最大电压应用于PMOS晶体管的栅极来禁用PMOS晶体管。类似地，响应于检测到集成电路的焊盘或端子处的过电压事件，关断信号可以被应用于NMOS晶体管。

图7是根据一个实施例的用于保护集成电路的过程700的流程图。在702处，该过程接收集成电路的焊盘处的焊盘电压。在704处，如果焊盘电压高于集成电路的供应电压，过程700生成最大电压信号，该最大电压信号是焊盘电压。在706处，如果焊盘电压高于集成电路的供应电压，则过程700向第一PMOS晶体管的栅极端子供应最大电压信号，第一PMOS晶体管耦合到焊盘。

图8是根据一个实施例的用于保护集成电路的过程800的流程图。在802处，该过程生成触发信号，该触发信号指示集成电路的焊盘处的过电压事件。在804处，过程800生成最大电压信号，该最大电压信号对应于焊盘电压和供应电压中的较大项。在806处，响应于触发信号，过程800通过向PMOS晶体管的栅极端子提供最大电压信号，禁用PMOS晶体管，该PMOS晶体管耦合到焊盘。

上文所描述的各种实施例可以被组合以提供进一步的实施例。可以根据上述详细描述对实施例进行这些和其他更改。通常，在权利要求书中，所使用的术语不应该被解释为将权利要求限制于说明书和权利要求中所公开的具体实施例，而应该被解释为包括所有可能的实施例以及该权利要求所享有的等同物的全部范围。因此，权利要求不受本公开限制。

Claims (20)

1.一种方法，包括：

接收集成电路的焊盘处的焊盘电压；

如果所述焊盘电压高于所述集成电路的供应电压，生成最大电压信号，所述最大电压信号是所述焊盘电压；以及

如果所述焊盘电压高于所述供应电压，向第一PMOS晶体管的栅极端子供应所述最大电压信号，所述第一PMOS晶体管被耦合到所述焊盘。

2.根据权利要求1所述的方法，还包括：

生成触发信号，所述触发信号指示过电压事件是否存在于所述焊盘处；以及

响应于指示过电压事件存在于所述焊盘处的所述触发信号，向所述第一PMOS晶体管的所述栅极端子供应所述最大电压信号。

3.根据权利要求2所述的方法，其中如果所述供应电压大于所述焊盘电压，则所述最大电压信号是所述供应电压。

4.根据权利要求1所述的方法，其中所述第一PMOS晶体管是模拟开关电路的一部分，所述模拟开关电路将信号从所述焊盘传递到所述集成电路的核心。

5.根据权利要求1所述的方法，其中所述第一PMOS晶体管是I/O驱动器的一部分，所述I/O驱动器向所述焊盘提供数据。

6.根据权利要求1所述的方法，还包括：如果所述焊盘电压高于所述供应电压，向第二PMOS晶体管的栅极端子供应所述最大电压信号。

7.根据权利要求6所述的方法，其中所述第一PMOS晶体管是模拟开关电路的一部分，所述模拟开关电路将信号从所述焊盘传递到所述集成电路的核心，其中所述第二PMOS晶体管是I/O驱动器的一部分，所述I/O驱动器向所述焊盘提供数据。

8.根据权利要求1所述的方法，其中所述焊盘是I/O焊盘。

9.根据权利要求1所述的方法，其中生成所述最大电压信号包括：将所述焊盘电压与所述供应电压进行比较。

10.一种集成电路，包括：

焊盘；

PMOS晶体管，被耦合到所述焊盘；

最大电压生成器，被配置为生成最大电压，所述最大电压是所述焊盘上的焊盘电压与所述集成电路的供应电压中的较大项；以及

栅极关断电路，被配置为响应于所述焊盘处的过电压事件，通过向所述PMOS晶体管的栅极端子供应所述最大电压信号来禁用所述PMOS晶体管。

11.根据权利要求10所述的集成电路，还包括：过电压检测电路，所述过电压检测电路被耦合到所述焊盘，并且被配置为基于所述焊盘电压生成触发信号，所述触发信号指示过电压事件是否存在于所述焊盘处。

12.根据权利要求11所述的集成电路，其中所述栅极关断信号被配置为从所述过电压检测电路接收所述触发信号，并且响应于所述触发信号，向所述PMOS晶体管的所述栅极端子供应所述最大电压信号。

13.根据权利要求12所述的集成电路，其中所述过电压事件对应于所述焊盘电压高于所述供应电压。

14.根据权利要求11所述的集成电路，其中所述过电压检测电路包括：

触发端子，所述触发端子输出所述触发信号；以及

电容器，被耦合在所述焊盘与所述触发端子之间。

15.根据权利要求10所述的集成电路，还包括：

核心，被配置为处理数据；以及

模拟开关电路，被耦合在所述焊盘与所述核心之间，并且被配置为将信号从所述焊盘传递到所述核心，其中所述PMOS晶体管是所述模拟开关电路的一部分。

16.根据权利要求15所述的集成电路，其中所述模拟开关电路包括被耦合在所述焊盘与所述核心之间的NMOS晶体管，其中所述PMOS晶体管被耦合在所述焊盘与所述核心之间，其中所述栅极保护电路被配置为响应于所述过电压事件，禁用所述NMOS晶体管。

17.根据权利要求10所述的集成电路，还包括：I/O驱动器，所述I/O驱动器被耦合到所述焊盘，并且被配置为向所述焊盘提供数据，其中所述PMOS晶体管是所述I/O驱动器的一部分。

18.一种方法，包括：

生成触发信号，所述触发信号指示集成电路的焊盘处的过电压事件；

生成最大电压信号，所述最大电压信号对应于焊盘电压与供应电压中的较大项；以及

响应于所述触发信号，通过向PMOS晶体管的栅极端子提供所述最大电压信号来禁用所述PMOS晶体管，所述PMOS晶体管被耦合到所述焊盘。

19.根据权利要求18所述的方法，还包括：响应于所述触发信号，禁用NMOS晶体管，所述NMOS晶体管被耦合到所述焊盘。

20.根据权利要求18所述的方法，还包括：当所述PMOS晶体管未被禁用时，经由所述PMOS晶体管将信号从所述焊盘传递到所述集成电路的核心。

Images