CN108141205B - 具有触发器的电源管理 - Google Patents

Abstract

本文公开了一种集成电路(IC)，其利用具有保持特征的触发器来管理电源。在一个示例性方面中，IC包括恒定电源轨(KPR)、可崩溃电源轨(CPR)、多个触发器(206)以及电源管理电路装置(306)。多个触发器中的每个触发器(206)都包括耦合至可崩溃电源轨(CPR)的主部分(302)以及耦合至恒定电源轨的从部分(304)。电源管理电路装置(306)被配置为将时钟信号(208)和保持信号(210)组合成组合控制信号(CCS)，并且将组合控制信号提供给多个触发器中的每个触发器。

Description

具有触发器的电源管理

相关申请的交叉参考

本申请要求于2015年9月24日提交的标题为“POWERMANAGEMENT WITH FLIP-FLOPS”的美国专利申请第14/864,101号的权益，其内容结合于此作为参考。

技术领域

本公开总体上涉及在集成电路(IC)中部署的具有触发器的电源管理，更具体地，涉及控制多个触发器，每个触发器均具有包括固定(live)从部分和可崩溃主部分的保持部件。

背景技术

电子设备的功耗是电子设备设计中越来越重要的因素。从全球视角来看，由于大企业数据中心以及个人计算设备的无处不在，电子设备的能量需求占用总能量使用的相当大的百分比。因此，环境问题激发努力降低电子设备的功耗，以帮助保存地球的资源。从个人视角来看，除了普遍期望具有较低的能量账单，许多个人计算设备通过电池来供电。被便携式电池供电电子设备消耗的能量越少，便携式设备可在不对电池充电的情况下操作的时间越长。更低的能量消耗还能够使用更小的电池并且采用更薄的形状因数，以使得设备更加便携。因此，便携式电子设备的流行也促使努力降低电子设备的功耗。

如果设备耦合至电源并且接通，则电子设备消耗能量。尽管这种功耗场景适用于整个电子设备，但该消耗场景也适用于电子设备的各个部分。因此，如果电子设备的一部分与电源断开或者关闭而其他部分保持供电和接通，则可以保存功率。电子设备的整个分立部件(诸如整个集成电路(IC)或显示屏幕)可以与电源断开或者关闭。例如，集成电路处理实体(诸如集成电路的核)可以断电。集成电路的部件如果使用规则但不连续则可以间歇性地断电，或者如果在一些任意时间段停止使用则可以临时断电。

使集成电路的一部分(诸如核)断电可以节省功率并延长电池寿命。不幸地，使集成电路的核断电还会引起问题。例如，重新开始断电的核的操作需要时间，这会放缓性能，并且不利地影响用户体验。此外，如果从特定类型的计算机存储器移除功率，则会损失附加数据。丢失操作数据会迫使应用程序重新启动或者永久地损坏用户文件，诸如文档或照片。为了避免操作数据的丢失，操作数据可以在使集成电路的核断电之前移动到较慢或远程存储位置。当达到唤醒核以继续计算任务的时间时，从存储位置恢复操作数据用于进一步的处理，但是这种恢复操作延迟了计算功能从断电状态恢复。

发明内容

在一个示例性方面中，公开了一种集成电路。该集成电路包括恒定电源轨、可崩溃(collapsible)电源轨、多个触发器以及电源管理电路装置。多个触发器中的每个触发器均包括耦合至可崩溃电源轨的主部分以及耦合至恒定电源轨的从部分。电源管理电路装置被配置为将时钟信号与保持信号组合成组合控制信号，并且将组合控制信号提供给多个触发器中的每个触发器。

在一个示例性方面中，公开了一种集成电路。该集成电路包括恒定电源轨、可崩溃电源轨和多个触发器。可崩溃电源轨被配置为在可崩溃电源轨崩溃时与电源去耦合。多个触发器中的每个触发器均包括耦合至可崩溃电源轨的主部分以及被配置为存储从数据且耦合至恒定电源轨的从部分。集成电路还包括用于基于时钟信号和保持信号生成组合控制信号的装置，使得在保持信号有效时组合控制信号被钳位到恒定值，并且使得在保持信号无效时组合控制信号是周期性的，具有时钟信号的周期信号。集成电路还包括被配置为将组合控制信号分配到多个触发器中的每个触发器的电路装置。

在一个示例性方面中，公开了一种用于触发器的电源管理的方法。该方法包括：利用可崩溃电源轨为多个触发器的每个主部分供电并且利用恒定电源轨为多个触发器的每个从部分供电。该方法还包括：组合时钟信号和保持信号以产生组合控制信号。该方法还包括：将组合控制信号提供给多个触发器，以在可崩溃电源轨的电源崩溃(power collapse)期间保持多个触发器中的每个从部分的从数据。

在一个示例性方面中，公开了一种集成电路。该集成电路包括第一触发器、第二触发器和电源管理电路装置。第一触发器包括主部分和从部分，主部分被配置为经历电源崩溃，并且从部分被配置为在电源崩溃期间保持从数据。第二触发器也包括主部分和从部分，主部分被配置为经历电源崩溃，并且从部分被配置为在电源崩溃期间保持从数据。电源管理电路装置被配置为基于时钟信号和保持信号产生组合控制信号。电源管理电路装置还被配置为将组合控制信号提供给第一触发器和第二触发器，组合控制信号具有被配置为在电源崩溃期间使第一触发器的从部分和第二触发器的从部分保持从数据的值。

附图说明

图1示出了包括集成电路(IC)的示例性电子设备。

图2示出了包括两个电源轨、多个触发器和不同类型的信号的示例性IC部分。

图3示出了用于具有电源管理电路装置的多个触发器在电源崩溃环境中的示例性保持控制布置。

图4示出了包括主部分和从部分的示例性触发器。

图5示出了包括时钟选通电路和组合电路的电源管理电路装置的示例。

图6示出了时钟选通电路的示例和组合电路的示例。

图7示出了用于组合电路的NOR门的示例性实施的包括四个设备的电路。

图8示出了用于多个触发器的电源崩溃环境中的响应于有效高重置信号可重置的示例性重置控制布置。

图9示出了用于多个触发器的电源崩溃环境中的响应于有效低重置信号可重置的示例性重置控制布置。

图10是示出利用触发器进行电源管理的示例性处理的流程图。

具体实施方式

在完全不使用的时间期间，整个集成电路(IC)可以被断电以降低功耗。使集成电路的至少一部分断电称为“电源崩溃”。然而，在其他时间，集成电路的所选部分(诸如一个或多个核)可用于处理、存储或通信，同时其他核空闲。如果集成电路不能整体上断电，则一个或多个核可以与其他核相独立地断电。例如，如果在改变屏幕上显示的内容之前集成电路等待附加数据或用户输入，则可以使图形处理单元(GPU)断电。空闲的调制解调器可以在进入或输出通信之间断电。此外，如果存储器的一半未被使用，则未使用的一半存储器可以断电，同时另一半保持供电。

集成电路的核可以包括许多触发器。触发器(FF)还可以简称为FLOP，其是存储一位操作数据的计算存储器的单元。触发器可以包括主部分和从部分，其中数据内部地从主部分传送到从部分。配置定时的触发器，使得存储在主部分中的数据响应于时钟信号的脉冲传送到从部分。

触发器是相对较快的存储单元，并且被非常频繁地使用。触发器还是易失性存储器，其在断电的情况下丢失存储的数据，诸如通过包括触发器的对应集成电路的电源崩溃。因此，电源管理技术可用于小心地管理包括触发器的核。为了防止存储在经历电源崩溃的核的触发器中的数据的丢失，存储数据可以移动到非易失性存储器(其在没有电源的情况下保持数据)或者没有断电的另一核。然后，在核再次供电之后将迁移的数据返回到触发器。然而，这种方法花费时间，并且在占用芯片面积和信号布线拥挤(congestion)方面对于集成电路来说是资源集中的。

一些触发器包括保持部件，其使得触发器能够在对应核的电源崩溃期间保持数据。这种触发器被称为保持触发器(RFF)。保持触发器可实现为具有附加相关锁存器和两个电平移位器的触发器。附加锁存器被称为膨胀锁存器(balloon latch)和阴影锁存器(shadow latch)。膨胀锁存器适用于在主部分和从部分经历电源崩溃时存储用于触发器的从部分的数据。在电源崩溃之后，膨胀锁存器将数据返回到触发器的从部分。然而，具有膨胀锁存器的保持触发器较大，占用与不具有保持部件的标准触发器的面积的三倍一样大的面积。保持触发器还可以实现为主部分和从部分都耦合至核的恒定电源轨的触发器。在电源崩溃期间，恒定电源轨持续将电源提供给保持触发器。代替耦合至可崩溃电源轨的其他电路丢失电源，因为对应核经历电源崩溃。

尽管后一种方法使得保持触发器小于前面采用膨胀锁存器的方法，但是根据后一种方法，主部分和从部分在电源崩溃事件期间保持供电。如果主部分或从部分中的一个经历电源崩溃而另一个部分保持供电，则可以相对于后一种方法实现电源节省。可以使用安全存储在例如触发器的从部分中的操作数据来实现计算行为的恢复而不依赖于存储在主部分中的数据。因此，主部分可以经历电源崩溃，而从部分持续供电。

不幸地，简单地将主部分耦合至可崩溃电源轨并且允许主部分经历电源崩溃是存在问题的。如果主部分经历电源崩溃，则用于主部分的数据的电压信号值随着电压电平朝向接地电平下降而不确定。如果用于主数据的电压电平在电源崩溃期间下降，则在电源崩溃期间或作为电源崩溃的结果，通过传播到从部分，下降的电压电平会影响保持供电的对应从部分。从而，通过供电的从部分存储的数据的电压信号值会破坏或改变为未知状态。然后，被破坏的数据不利地用于在电源崩溃结束之后恢复的计算任务。然而，如果主部分和从部分之间的隔离在电源崩溃期间被正确保持，则下降的电压电平会在主部分内被隔离，或者至少与从部分隔开。

一个或多个实施例能够使具有保持部件的触发器的从部分在电源崩溃期间与触发器的主部分隔离，使得在主部分经历电源崩溃时保持从部分的从数据。主部分和从部分耦合至不同的电源轨。具体地，主部分耦合至可崩溃电源轨，并且从部分耦合至恒定电源轨。隔离电路响应于有效保持信号协同可钳位时钟信号将从部分与主部分隔离。

以这种方式，触发器设置有保持部件，其中在触发器的主部分被允许经历电源崩溃时保持触发器的从部分的从数据。该保持部件可以使用隔离电路来实现，如果隔离电路被置于正确状态或条件则将主数据与从数据隔离，以在保持周期期间建立主数据的隔离。

因此，隔离控制功能保持隔离电路处于正确状态，以在电源崩溃事件期间隔离主数据。在一种方法中，隔离控制可以位于每个触发器中。不幸地，在每个触发器内针对每个隔离电路具有独立的对应隔离控制对集成电路芯片产生显著的开销面积惩罚。此外，利用这种方法，用于时钟信号的独立对应线和用于保持信号的独立对应线都被布线至每个触发器。在备选方法中，可以通过定位在多个触发器外的共享电源管理电路装置来共同地控制用于多个触发器中的对应一个的多个隔离电路(将对应的主部分与对应的从部分隔离)。

一个或多个实施例能够使具有保持部件的多个触发器共享位于多个触发器中的每个触发器外(诸如在用于集成电路的时钟树处)的电源管理电路装置。共享电源管理电路装置控制多个触发器内的隔离电路。电源管理电路装置组合时钟信号和保持信号，以产生组合控制信号。电源管理电路装置将组合控制信号提供给多个触发器，以使得每个触发器的隔离电路将多个触发器的主部分与对应的从部分隔离。组合控制信号从电源管理电路装置布线到多个触发器中的每一个，来代替使用用于时钟信号和保持信号的分离的对应线。因此，共享电源管理电路装置和多个保持触发器之间的信号布线可以减少大约50％。

以这种方式，提供的触发器包括被多个触发器共享的外部电源管理电路装置所控制的保持部件，以节省集成电路芯片的面积。因此，触发器的从部分与对应的主部分隔离，而不包括用于触发器中的对应触发器中的隔离控制的电路设备，并且不增加来自用于电源崩溃的保持模式的控制信号的多条迹线的拥挤。

在一个示例性结构中，集成电路包括可崩溃电源轨、恒定电源轨、多个触发器以及电源管理电路装置。多个触发器中的每个触发器都包括主部分、从部分和隔离电路。隔离电路可以是触发器的主部分或从部分的一部分，或者与两个部分隔开。在操作中，位于多个触发器外的电源管理电路装置基于时钟信号和保持信号产生组合控制信号。可以使用单条信号线将组合控制信号提供给隔离电路，以在电源崩溃期间将多个触发器的每个从部分与每个对应的主部分隔离。隔离保持从部分的从数据被保护，以避免被主部分上的电源崩溃的效应改变。

仅通过示例，多个触发器外的电源管理电路装置可以被配置为响应于保持信号钳位时钟信号，以至少部分地将多个触发器与时钟信号的改变(其可由于电源崩溃而发生)隔离。类似地，重置电路可以被配置为响应于保持信号钳位重置信号，以至少部分地将多个触发器与重置信号的改变(其可由于电源崩溃而发生)隔离。类似地，设置电路可以被配置为响应于保持信号钳位设置信号，以至少部分地将多个触发器与设置信号的改变(其可由于电源崩溃而发生)隔离。重置电路和设置电路可以类似地定位在多个触发器外并且被多个触发器共享，以节省芯片面积并减少迹线拥挤。

图1示出了包括集成电路(IC)110的示例性电子设备102。如图所示，电子设备102包括天线104、收发器106和用户输入/输出(I/O)接口108以及IC 110。IC 110的所示示例包括微处理器112、图形处理单元(GPU)114、存储阵列116和调制解调器118。

电子设备102可以是移动或电池供电设备或者被设计为在操作期间由电网供电的固定设备。电子设备102的示例包括服务器计算机、网络开关或路由器、数据中心的刀片服务器、个人计算机、桌上型计算机、笔记本计算机、平板电脑、智能手机、娱乐产品或便携式计算设备(诸如智能手表、智能眼镜或衣着类产品)。电子设备102还可以是具有嵌入式电子器件的设备或其一部分。具有嵌入式电子器件的电子设备102的示例包括客车、工业设备、冰箱或其他家用设备、无人机或其他无人驾驶飞行器(UAV)或者电动工具。

对于具有无线能力的电子设备来说，电子设备102包括耦合至收发器106的天线104，以能够实现一个或多个无线信号的接收或发射。IC 110可以耦合至收发器106以能够使IC 110经由天线104访问接收的无线信号或者提供无线信号用于发射。电子设备102如图所示还包括至少一个用户I/O接口108。用户I/O接口108的示例包括键盘、鼠标、麦克风、触摸敏感屏幕、相机、加速计、触觉机制、扬声器、显示屏和投影仪。

例如，IC 110可以包括微处理器112、GPU 114、存储阵列116、调制解调器118等中的一个或多个。微处理器112还用作中央处理单元(CPU)或其他通用处理器。一些微处理器包括不同部分，诸如多处理核，它们可以被单独供电或断电。GPU 114尤其可适用于处理为人类显示的视觉相关数据。如果视觉相关数据没有被处理或渲染，则GPU 114可以断电。存储阵列116存储用于微处理器112、GPU 114的数据或者用户文件。用于存储阵列116的存储器的示例性类型包括随机存取存储器(RAM)，诸如动态RAM(DRAM)或静态RAM(SRAM)、闪存等。如果程序不访问存储在存储器中的数据，则存储阵列116可以断电。调制解调器118调制信号以将信息编码为信号或者解调信号以提取编码信息。如果没有信息来编码或解码用于向外或进入通信，则调制解调器118可以空闲以降低功耗。除所示部分之外，IC 110可以包括附加或备选部分，诸如I/O接口、收发器或接收链的另一部分、定制或硬编码处理器(诸如专用集成电路(ASIC))、传感器(诸如加速计)等。

IC 110还可以包括芯片上系统(SOC)。SOC可以集成足够数量或类型的部件，以能够使SOC独有或主要使用一个芯片提供计算功能作为笔记本、移动电话或其他电子装置。SOC的部件或IC 110通常可以称为块或核。核或电路块的示例包括电压调节器、存储阵列、存储控制器、通用处理器、密码处理器、调制解调器、矢量处理器、I/O接口或通信控制器、无线控制器和GPU。任何这些核或电路块(诸如处理器或GPU核)可进一步包括多个内部核。如果根据本文描述的技术不使用，则SOC的核可以断电。

图2示出了示例性IC部分200，其包括多个触发器206-1至206-8并且利用不同类型的信号。如图所示，IC部分200包括可崩溃电源轨(CPR)、恒定电源轨204(KPR)、八个触发器206-1至206-8、以及包括触发器的子集的触发器托盘(tray)218。IC部分200还包括或者以其他方式利用时钟信号208、保持信号210和重置信号212。IC部分200还经历电源崩溃216。触发器分布在IC部分200周围的各个位置处，在这些位置处数据被存储用于不同的处理任务。

触发器可以单独设置在IC部分200上，诸如触发器206-7或触发器206-8。备选地，触发器可以设置在一起，诸如触发器206-5设置为邻近触发器206-6。触发器还可以按照操作组的方式来设置，其中触发器操作组被称为触发器托盘或简称为FLOP托盘。触发器托盘可以在多个触发器之间共享电路或控制信令，诸如能够进行IC的扫描测试的电路。触发器托盘中的触发器的总数可以为2、4、8、10、16、17、32个等。如图所示，触发器托盘218包括触发器206-1、触发器206-2、触发器206-3和触发器206-4。

对于一个或多个实施例，可崩溃电源轨202和恒定电源轨204被保持在给定电压下并且通过未示出的电源管理IC(PMIC)供电。PMIC可以在与IC部分200相同的IC内部或外部。PMIC被配置为通过电压转换或电压调节将稳定电压提供给处于特定电压电平的电源轨。恒定电源轨204被配置为在正常操作期间维持电源。另一方面，可崩溃电源轨202被配置为在正常操作期间与电源去耦合，以利于电源崩溃事件。如果从可崩溃电源轨202去除电源，则耦合至可崩溃电源轨202的电路经历电源崩溃事件，这由电源崩溃216来表示。

更具体地，如果可崩溃电源轨202与电源断开，可崩溃电源轨202可以经历电源崩溃216。可以使用耦合在电源和可崩溃电源轨202之间的开关或者通过断开电源来内部或外部地完成断开。如果可崩溃电源轨202与电源断开，则可崩溃电源轨202上的电压开始下降并最终到达接地电位。为了清楚并且相互区分各电源轨，电源轨204被称为恒定电源轨204。然而，恒定电源轨204是可崩溃的。例如，如果包含IC部分200的设备完全断电，则恒定电源轨204经历电源崩溃。此外，有时，备选电源管理场景可涉及可崩溃电源轨202和恒定电源轨204这二者崩溃。

在该具体示例中，三个控制信号在图2的底部表示为箭头。关于触发器操作，时钟信号208使数据从触发器的输入跨过触发器的主和从部分(图2中未明确示出)到达触发器的输出。保持信号210被驱动为有效或置于有效状态以使得数据在电源崩溃216期间被保持。有效保持信号210激活保持触发器的对应保持特征。包括保持触发器的触发器可以包括重置或可重新设置的触发器。有效重置信号212使得具有重置特征的触发器被重置为已知状态，诸如零(0)或一(1)。因此，如果重置信号212有效并且被施加给重置触发器，则重置触发器根据触发器的内部架构生成零或一的已知输出。重置触发器可以响应有效高或有效低的重置信号212，如参照图8和图9所描述的。

定时操作的触发器至少部分地基于时钟信号208。保持触发器至少部分地基于保持信号210进行操作。重置触发器至少部分地基于重置信号212进行操作。一个或多个组合或可钳位控制信号被布线到多个触发器206-1至206-8中的每一个或其控制设备(图2中未明确示出)，以能够实现适当的触发器功能。通过共享控制电路或控制信令，可以在功耗或芯片上资源利用方面提高效率。本文描述的实施例降低了功耗，减小了被用于给定数量的保持触发器的电源管理电路装置占用的芯片面积，或者降低了用于多个触发器的电源管理的布线控制信号的迹线的复杂度和拥挤度。

图3示出了可发生电源崩溃216的情况下的用于多个触发器206-1至206-4以及电源管理电路装置306的示例性保持控制布置300。如图所示，保持控制管理300包括可崩溃电源轨202、恒定电源轨204、多个触发器206-1至206-4、电源管理电路装置306和重置电路312。保持控制布置300还包括各种控制信号：时钟信号208、保持信号210、重置信号212和组合控制信号308(CCS)。多个触发器206-1至206-4中的每个触发器206都包括主部分302、从部分304和隔离电路310。

对于一个或多个实施例，每个触发器206的主部分302通过与从部分304不同的电源轨来供电。在该具体示例中，主部分302耦合至可崩溃电源轨202并且通过可崩溃电源轨202供电。从部分304耦合至恒定电源轨204并且通过恒定电源轨204供电。电源管理电路装置306被配置为将时钟信号208和保持信号210组合成组合控制信号308。电源管理电路装置306还被配置为将组合控制信号308提供给多个触发器206-1至206-4中的每个触发器206。对于示例性实施方式，电源管理电路装置306提供用于基于时钟信号208和保持信号210生成组合控制信号308的装置。

电源管理电路装置306被配置为在电源崩溃216期间将组合控制信号308提供给多个触发器206-1至206-4中的每个触发器206。如此，使用隔离电路310将从部分304与每个触发器206的主部分302隔离。对于示例性实施方式，隔离电路310提供用于将从部分304与每个触发器206的主部分302隔离的装置。更具体地，响应于接收到组合控制信号308，多个触发器206-1至206-4中的每个触发器206被配置为在电源崩溃216期间将主部分302与从部分304隔离，以保持从部分304的输出处的从数据，这将在下面更加详细地进行描述。本文具体参照图4至图6描述该从数据的保持。在至少一些实施例中，响应于保持信号210的状态，电源管理电路装置306被配合为在电源崩溃216期间将组合控制信号308钳位到恒定值，诸如零或一。可以响应于保持信号210的有效状态(诸如确定状态或者高电压电平)来执行钳位。本文具体参照图5和图6提供生成和维持组合控制信号308的进一步描述。

保持控制布置300还包括重置信号212和重置电路312。如图3所示，重置电路312还可以接收保持信号210。重置电路312组合保持信号210和重置信号212。重置电路312的示出(图3中未示出)可以至少部分地控制多个触发器206-1至206-4的操作，以在电源崩溃216期间防止发生不期望的重置操作。本文具体参照图8和图9进一步描述重置电路312的示例性方面。

尽管本文参照图3的多个触发器206-1至206-4描述了触发器电源管理的特定原理，但原理不限于任何特定数量的触发器也不限于形成触发器托盘的多个触发器，诸如图2的触发器托盘218。此外，仅作为示例，每个触发器206的隔离电路310在图3中被示为与主部分302和从部分304分离。隔离电路310或者其一个或多个电路器件可以备选地作为主部分302或从部分304的一部分。

图4总体以400示出了示例性触发器206，其包括分别操作性地连接至可崩溃电源轨202和恒定电源轨204的主部分302和从部分304。开关430设置在可崩溃电源轨202和恒定电源轨204之间。当开关430处于打开位置时(如这里所示)，可发生电源崩溃。除了主部分302和从部分304之外，触发器206包括输入432“D”、输出434“Q”、第一反相器418和第二反相器428。如图所示，主部分302和从部分304均包括两个传输门和两个反相器。下面描述这八个电路器件。主部分302还包括主部分302的输出处的主数据402，并且从部分304还包括从部分304的输出处的从数据404。

对于一个或多个实施例，触发器206的主部分302和对应的从部分304串联布置。触发器206的输入432与主部分302的输入一致。主数据402定位在主部分302的输出处。主部分302的输出与从部分304的输入一致。从数据404位于从部分304的输出处。从部分304的输出与触发器206的输出434一致。主部分302的主数据402可以由主部分302的输出处的电压电平来表示。从部分304的从数据404可以通过从部分304的输出处的电压电平来表示。

主部分302及其对应的电路器件耦合至可崩溃电源轨202并且通过可崩溃电源轨202供电。从部分304及其对应的电路器件耦合至恒定电源轨204并且通过恒定电源轨204供电。开关430被配置为选择性地将可崩溃电源轨202耦合至恒定电源轨204。开关430示出了在正常操作期间可崩溃电源轨202如何可以供电以及在电源崩溃216期间可崩溃电源轨202如何可以与电源去耦合的示例。在正常操作期间，开关430闭合以将可崩溃电源轨202耦合至恒定电源轨204，以从恒定电源轨204向可崩溃电源轨202提供电力。

在用于电源崩溃216的示例性场景中，开关430打开使得从可崩溃电源轨202去除电力。如果从可崩溃电源轨202去除电力，则触发器206的主部分302被配置为放弃主部分302的主数据402。如果放弃主数据402，则主部分302的输出处的电压电平开始朝向接地电压电平下降或漂移。另一方面，如果通过打开开关430从可崩溃电源轨202去除电力，则触发器206的从部分304被配置为保持从部分304的从数据404。如果在电源崩溃216期间保持从数据404，则从数据404可在电源崩溃事件结束之后用于随后的计算任务。

如图所示，主部分302包括接口传输门420、正向反相器422、反馈反相器424和反馈传输门426。分配传输门和反相器的名称仅利于理解本文描述的原理，并且名称不限于此。主部分302和从部分304的传输门可以每个传输门使用至少一个场效应晶体管(FET)来构造，诸如每个传输门的两个FET。每个传输门都包括负栅极端和正栅极端。负栅极端通向n型FET(NFET)，并且正栅极端通向p型FET(PFET)。传输门还可以称为传输门。

接口传输门420使能或禁用主部分302的输入接口。正向反相器422与横跨触发器206的数据移动或迁移的方向对齐，而反馈反相器422与横跨触发器206的数据迁移的方向相反。正向反相器424和反馈传输门426形成反馈路径的一部分，如果反馈传输门426处于闭合状态，则反馈路径维持主部分302的输出处的主数据402的当前版本。

更具体地，接口传输门420的输入与主部分302的输入以及触发器206的输入432一致。接口传输门420的输出耦合至反馈传输门426的输出和正向反相器422的输入。正向反相器422的输出驱动主数据402，并且与主部分302的输出一致。正向反相器422的输出耦合至反馈反相器424的输入。反馈反相器424的输出耦合至反馈传输门426的输入。如上所述，反馈传输门426的输出耦合至接口传输门420的输出和正向反相器422的输入，如果反馈传输门426处于闭合状态则形成用于主部分302的反馈环路。

如图所示，从部分304包括接口传输门410、正向反相器412、反馈反相器414和反馈传输门416。接口传输门410使能或禁用用于从部分304的输入接口。正向反相器412与横跨触发器206的数据移动或迁移的方向对齐，并且反馈反相器414与横跨触发器206的数据迁移的方向相反。反馈反相器414和反馈传输门416形成反馈路径的一部分，如果反馈传输门416处于闭合状态，则反馈路径维持从部分304的输出处的从数据404的当前版本。

对于示例性实施方式，接口传输门410提供用于将主数据402从主部分302传送到从部分304的装置。更具体地，接口传输门410的输入与从部分304的输入以及主部分302的输出一致。接口传输门410的输出耦合至反馈传输门416的输出和正向反相器412的输入。正向反相器412的输出驱动从数据404，并与触发器206的输出434一致。正向反相器412的输出耦合至反馈反相器414的输入。反馈反相器414的输出耦合至反馈传输门416的输入。如上所述，反馈传输门416的输出耦合至接口传输门410的输出和正向反相器412的输入，如果反馈传输门416处于闭合状态则形成用于从部分304的反馈环路。

如上参照图3所述，电源管理电路装置306被配置为基于时钟信号208和保持信号210产生组合控制信号308(CCS)。电源管理电路装置306进一步被配置为经由至少一个信号迹线将组合控制信号308提供给多个触发器206-1至206-4中的每个触发器206。如图4所示，组合控制信号308被提供给第一反相器418的输入处的触发器206。

对于一个或多个实施例，如图所示，第一反相器418(如从部分304)耦合至恒定电源轨(KPR)204并由恒定电源轨204供电。第二反相器428(如主部分302)耦合至可崩溃电源轨(CPR)202并通过可崩溃电源轨202供电。第一反相器418的输出耦合至第二反相器428的输入。第一反相器418接收组合控制信号308，并且反转组合控制信号308的值以在第一反相器418的输出处产生补充内部组合控制信号406(ICCS’)。互补内部组合控制信号406(ICCS’)被提供给第二反相器428的输入。第二反相器428反转补充内部组合控制信号406(ICCS’)的值，以在第二反相器428的输出处产生内部组合控制信号408(ICCS)。补充内部组合控制信号406(ICCS’)和内组合控制信号408(ICCS)如图所示耦合至传输门的独立控制端子，以控制每个传输门是打开还是闭合。

对于接口传输门420和反馈传输门416，补充内部组合控制信号406(ICCS’)被馈送给负栅极端子，而内部组合控制信号408(ICCS)被馈送给正栅极端子。对于接口传输门410和反馈传输门426，补充内部组合控制信号406(ICCS’)被馈送给正栅极端子，而内部组合控制信号408(ICCS)被馈送给负栅极端子。根据正边缘触发传输门来描述触发器206的示例性操作；然而，触发器206可以备选地利用负边缘触发电路设备来实施。

在用于正常操作的数据保持模式中，数据不从主部分302迁移到从部分304。对于数据保持模式，接口传输门420和反馈传输门416均闭合，以允许信号传送通过传输门420和416，并且反馈传输门426和接口传输门410均打开以防止信号传送通过传输门426和410。为了创建用于数据保持模式的这些条件，补充内部组合控制信号406(ICCS’)被保持在高值，而内部组合控制信号408(ICCS)保持在低电平。在用于正常操作的数据迁移模式中，数据从主部分302迁移到从部分304。对于数据迁移模式，接口传输门420和反馈传输门416均打开，以防止信号传送通过传输门420和416，并且反馈传输门426和接口传输门410均闭合以允许信号传送通过传输门426和410。为了创建用于数据迁移模式的这些条件，补充内部组合控制信号406(ICCS’)被保持在低值，而内部组合控制信号408(ICCS)保持在高电平。

对于一个或多个实施例，隔离电路310可以包括图4所示从部分304的一部分。隔离电路310在这里被认为是从部分304的一部分，因为隔离电路310通过恒定电源轨204供电。隔离电路310的示例性实施方式是传输门，其控制输入被适当配置和驱动以在电源崩溃216期间将从部分304与主部分302隔离。在图4中，隔离电路310至少部分地通过接口传输门410来实施。在正常操作中，接口传输门410基于上述触发器206的数据保持模式或数据迁移模式而打开或闭合。如果触发器206将主部分302的主数据402迁移到从部分304的下一从数据404，则接口传输门410闭合。另一方面，如果触发器206不将数据从主部分302迁移到从部分304，则接口传输门410打开且反馈传输门416闭合，以使用还包括反馈反相器414的反馈环路保持当前从数据404。

在电源崩溃216期间，为了实施用于触发器206的保持特征，接口传输门410保持打开以隔离从部分304与主部分302。反馈传输门416可以保持闭合以确保通过从部分304来保持从数据404。为了将接口传输门410置于打开状态且反馈传输门416置于闭合状态，补充内部组合控制信号406(ICCS’)被驱动或维持在高电压电平，而内部组合控制信号408(ICCS)被驱动或维持或允许漂移到低电压电平。为了在电源崩溃216期间维持补充内部组合控制信号406(ICCS’)和内部组合控制信号408(ICCS)处于这些电压电平，在电源崩溃216期间组合控制信号308被维持在低电压电平。如上所述，第二反相器428通过可崩溃电源轨202供电。使能第二反相器428的可崩溃性，因为其输出，即内部组合控制信号408(ICCS)被配置为在电源崩溃216期间具有低值，同时仍然有助于将接口传输门410置于打开状态且反馈传输门416处于闭合状态。因此，第二反相器428的输出具有用于保持从数据404的正确值，即使第二反相器428经历电源崩溃。本文具体参照图5至图7描述电源崩溃216期间驱动或维持组合控制信号308处于低电压电平的示例性方法。

图5大体以500示出了可在电源崩溃216期间使用的电源管理电路装置306的示例。如图所示，图5包括可崩溃电源轨202、恒定电源轨204、电源管理电路装置306和保持树设备510。图5还示出了时钟信号208、保持信号210、组合控制信号308和时钟使能信号506。电源管理电路装置306包括时钟选通电路502和组合电路504。

对于一个或多个实施例，电源管理电路装置306耦合至可崩溃电源轨202。电源管理电路装置306能够经历电源崩溃，但在电源崩溃216期间实现上述保持相关功能。保持信号210可以在作为保持信号树(未明确示出)的一部分的图2的IC部分200上传播。然而，示出了保持树设备510。因此，作为在保持信号树上传播的一部分，随着保持信号210穿过保持信号树，保持信号210可以布线通过至少一个保持树设备510(诸如信号增强缓冲器)。保持树设备510耦合至恒定电源轨204，以确保保持信号210维持足够的强度而有效，以指示电源崩溃216的时间周期内保持操作的存在。

如图所示，时钟选通电路502接收时钟信号208和时钟使能信号506作为输入。时钟使能信号506可以指示时钟信号208的脉冲在特定点处被修整、从特定芯片区域去激活或者阻挡于一个或多个电路设备。这可以称为选通时钟信号。时钟选通电路502被配置为响应于时钟信号208和时钟使能信号506产生选通时钟信号508。在传播通过能够选通时钟的电路(诸如晶体管或逻辑门器件)之后，时钟信号208可以被称为选通时钟信号508，即使选通功能当前无效。尽管图5中未明确示出，但选通时钟信号508可以被馈送给组合电路504作为时钟信号208的版本。具体参照图6描述被馈送给组合电路504的时钟信号208包括选通时钟信号508的示例。

如图所示，组合电路504接收时钟信号208和保持信号210作为输入。组合电路504被配置为响应于时钟信号208和保持信号210产生组合控制信号308。对于示例性实施方式，组合电路504提供用于将时钟信号208和保持信号210组合成组合控制信号308的装置。将组合电路504耦合至多个触发器206-1至206-4的至少一条导线或至少一条电路迹线(具有或不具有一个或多个缓冲器)用于将组合控制信号308分配给多个触发器206-1至206-4中的每个触发器206，以使得每个触发器206的从部分304在电源崩溃216期间保持从数据404。组合电路504可以有效地用作保持信号钳位器，其将组合控制信号308钳位到给定的恒定值。如本文所描述的，将组合控制信号308钳位到恒定值激活了图4的触发器206的保持特征，使得在电源崩溃216期间保持触发器206的从数据404。本文具体参照图6描述组合电路504的示例。

包括时钟选通电路502和组合电路504的电源管理电路装置306提供用于基于时钟信号208和保持信号210生成组合控制信号308的装置，使得在保持信号210有效时将组合控制信号308钳位到恒定值，并且使得在保持信号210无效时组合控制信号308具有与时钟信号208相同的周期。本文具体参照图6描述了用于时钟选通电路502和组合电路504的门层级处的示例性实施。本文具体参照图7描述用于组合电路504的NOR门实施的晶体管层级的示例性实施方式。

图6示出了作为图3和图5的电源管理电路装置306的一部分的时钟选通电路502的示例和组合电路504的示例。如图所示，图6还示出了可崩溃电源轨202、时钟信号208、保持信号210、组合控制信号308、时钟使能信号506、选通时钟信号508和测试使能信号602。时钟选通电路502包括OR门606、dq触发器610和NAND门608。组合电路504包括NOR门604。

对于一个或多个实施例，可崩溃电源轨202耦合至时钟选通电路502和组合电路504，并且为时钟选通电路502和组合电路504供电。时钟使能信号506耦合至OR门606的上输入，并且测试使能信号602耦合至OR门606的下输入。OR门606的输出耦合至dq触发器610的“d”输入。dq触发器610的“q”输出耦合至NAND门608的上输入。时钟信号208耦合至NAND门608的下输入。时钟信号208还耦合至dq触发器610的反相输入“g”，以使数据通过dq触发器610。NAND门608的输出产生选通时钟信号508。

在图6的示例中，提供给组合电路504的时钟信号208的版本包括选通时钟信号508。更具体地，选通时钟信号508耦合至NOR门604的上输入。保持信号210耦合至NOR门604的下输入。提供在NOR门604的输出的信号包括组合控制信号308。NOR门604由一个或多个电路器件(诸如至少一个晶体管614)组成。例如，至少一个晶体管614包括n型金属氧化物半导体(NMOS)晶体管。例如，将NMOS晶体管用作至少一个晶体管614能够使组合电路504被可崩溃电源轨202供电，因为NMOS晶体管下拉NOR门604的输出节点。下面大体继续参照图6并且更具体地参照图7来解释该功能，图7示出了用于NOR门604的示例性实施方式的多个晶体管。

在示例性操作中，开始于时钟选通电路502，如果时钟使能信号506或测试使能信号602中的一个或两个由于OR门606的逻辑(包含)OR操作而处于高电平，则dq触发器610的“d”输入处于高电平。因此，dq触发器610的“d”输入处于高电平，直到时钟使能信号506处于低电平(因为时钟选通电路目前的任务是选通时钟)且测试使能信号602处于低电平(因为没有发生测试)。如果dq触发器610的“d”输入为高，则“q”输出也为高。dq触发器610的“q”输出的高值被馈送给NAND门608的上输入。由于NAND门608的上输入处的高值，由于逻辑NAND操作，选通时钟信号508是时钟信号208的反相版本。选通时钟信号508被提供给NOR门604的上输入，并且由于其逻辑NOR操作而再次反相，只要保持信号210无效且为低。如果选通时钟信号508没有布线通过组合电路504的NOR门604而是代替地被直接布线至被定时的电路，则NAND门608可以被AND门代替。

继续示例性操作，对于组合电路504，选通时钟信号508耦合至NOR门604的上输入，如果时钟当前没有被时钟选通电路502选通，则选通时钟信号508包括时钟信号208的反相版本。如果保持信号210无效，则保持信号210处于低电平。因此对于操作的正常的、非保持模式，NOR门604输出选通时钟信号508的反相版本作为组合控制信号308。在操作的这种正常模式中，组合控制信号308的值由此跟踪时钟信号208的值。

另一方面，在操作的保持模式中，保持信号210有效并且在NOR门604的下输入处被驱动为高电平。保持信号210可以在电源崩溃事件期间保持高电平，因为如图5所示，保持信号210分布在使用由恒定电源轨210供电的一个或多个保持树设备510的集成电路芯片的保持信号树上。由于NOR门604的下输入处的高值及其逻辑NOR操作，从NOR门604输出的组合控制信号308为低，而与NOR门604的上输入处的选通时钟信号508的值无关。对于示例性实施方式，NOR门604提供用于在电源与可崩溃电源轨202去耦合时将组合控制信号308钳位为低的装置。组合控制信号308的这种低电平被布线到图4的第一反相器418的输入处的图3的多个触发器206-1至206-4中的每个触发器206。

由于至少一个晶体管614的NMOS实施在该保持模式示例中将NOR门604的输出节点拉低(例如，拉到地)，所以如果在电源崩溃事件期间可崩溃电源轨202与电源去耦合或者在电源崩溃事件期间可崩溃电源轨202与电源去耦合时，组合控制信号308的低电平继续从NOR门604输出。即使NOR门604连接至可崩溃电源轨202，在电源崩溃事件期间组合控制信号308的低电平继续从NOR门604输出，因为至少部分地保持信号210能够在电源崩溃事件期间通过设备(诸如保持树设备510的至少一个门，其由恒定电源轨204供电，如图5所示)维持在有效高电平。对于NOR门604的示例性实施，至少一个晶体管614的NMOS实施提供了如果保持信号210有效则下拉电压电平的装置。参照图7描述了包括NMOS和PMOS晶体管的NOR门604的示例性实施方式。

图7示出了针对图5和图6的组合电路504的NOR门604的示例性实施方式的包括四个器件的电路700。更具体地，NOR门604的所示示例性实施方式包括四个晶体管：第一PMOS晶体管702、第二PMOS晶体管704、第一NMOS晶体管706和第二NMOS晶体管708。电路700还包括电源节点710和输出节点712。图7还示出了保持信号210、组合控制信号308和选通时钟信号508。

对于一个或多个实施例，第一PMOS晶体管702和第二PMOS晶体管704串联耦合在电源节点710和输出节点712之间。第一NMOS晶体管706和第二NMOS晶体管708并联耦合在输出节点712和地之间。电源节点710耦合至可崩溃电源轨202；因此，电路700通过可崩溃电源轨202供电。选通时钟信号508耦合至第一PMOS晶体管702和第一NMOS晶体管706的栅极输入。保持信号210耦合至第二PMOS晶体管704和第二NMOS晶体管708的栅极输入。电路700产生组合控制信号308，并在输出节点712处提供组合控制信号308。

在示例性操作中，选通时钟信号508和保持信号210都可以为低。如此，这些低值导通第一PMOS晶体管702和第二PMOS晶体管704。这两个低值还截止第一NMOS晶体管706和第二NMOS晶体管708。在这种条件下，输出节点712被驱动为高，达到与可崩溃电源轨202匹配的电压。因此，如果选通时钟信号508和保持信号210均为低，则组合控制信号308为高电平。另一方面，选通时钟信号508和保持信号210中的任一个或两个可以为高。如果任一个或两个为高，则第一PMOS晶体管702或第二PMOS晶体管704中的至少一个截止，并且第一NMOS晶体管706或第二NMOS晶体管708中的至少一个导通。如果第一NMOS晶体管706或第二NMOS晶体管708中的至少一个导通，则被导通的至少一个晶体管将电源节点710的电压电平拉低以将组合控制信号308驱动为低电平。

从而，如果保持信号210在高电平处有效或被确认，则组合控制信号308可以钳位为低并且经由图4的第一反相器418的输入布线到图3的多个触发器206-1至206-4中的每个触发器206。更具体地，由于使用由恒定电源轨204供电的图5的至少一个保持树设备510来分布保持信号210，所以保持信号210可以保持为高电平，即使可崩溃电源轨202崩溃。保持信号210的高电压电平耦合至第二PMOS晶体管704的栅极以使其截止，并且耦合至第二NMOS晶体管708的栅极以使其导通。通过第二NMOS晶体管708导通，输出节点712被拉低到接地电压电平，这使得组合控制信号308为低电平，因此将图3和图4的隔离电路310置于正确状态以隔离从数据404与崩溃设备。此外，由于组合控制信号308在低电压电平处执行该隔离控制功能，所以NOR门604可以通过可崩溃电源轨202供电，因为如果电源崩溃则输出节点712漂移到低电平。

在重置触发器的输出值的情况下还可以减少芯片面积利用和迹线布线拥挤。根据可重置触发器的内部电路，有效重置信号使得可重置触发器的输出的值被重置为零(0)或一(1)。图3的重置电路312可以被多个触发器共享来代替为每个触发器复制。此外，共享重置电路312可以通过组合重置信号212与保持信号210以产生可钳位重置信号来减少布线到每个触发器的迹线的数量。本文具体参照图8和图9描述示例性方面。对于图8，多个触发器206-1至206-4响应于重置信号212处于有效高状态或者转换为有效高状态来重置。对于图9，多个触发器206-1至206-4响应于重置信号212处于有效低状态或者转换为有效低状态来重置。

图8示出了为响应于有效高重置信号而可重置的多个触发器206-1至206-4提供电源崩溃216的环境下的示例性重置控制布置800。如图所示，重置控制布置800包括可崩溃电源轨202、恒定电源轨204、重置电路312-1、反相器806以及多个触发器206-1至206-4。重置控制布置800还包括重置信号212、保持信号210和可钳位重置信号802(CRS)。如图所示，重置电路312-1包括NOR门804。通过使多个触发器206-1至206-4实施为可重置触发器，触发器206的输出可以通过将重置信号驱动为高而迫使为零或一的值。因此，如果重置信号212被驱动为高，则可以利用触发器被重置来操作重置电路312-1。

对于一个或多个实施例，重置电路312-1设置在多个触发器206-1至206-4外。重置电路312-1被配置为组合重置信号212和保持信号210以产生可钳位重置信号802。重置电路312-1经由反相器806接收保持信号210以及重置信号212作为输入。重置电路312-1和反相器806耦合至可崩溃电源轨202。尽管被示为在重置电路312-1的外部，但反相器806可以备选地作为重置电路312-1的一部分。对于重置操作，重置信号212被驱动为高，同时保持信号210保持无效低。由于反相器806，NOR门804的两个输入都为低，使得重置电路312-1的输出为高，以对于非保持模式中的示例性组合操作，引起多个触发器206-1至206-4的重置。

对于示例性实施方式，重置电路312-1提供用于基于重置信号212和保持信号210生成可钳位重置信号802的装置，使得在保持信号210有效时可钳位重置信号802被钳位到恒定值。对于如同重置控制布置800利用有效高重置信号而重置的多个触发器206-1至206-4，可钳位重置信号802在电源崩溃216期间被钳位到恒定值零(例如，接地)。重置电路312-1还被配置为向多个触发器206-1至206-4中的每个触发器206提供可钳位重置信号802，诸如每个触发器206的重置输入(未明确示出)。对于示例性实施方式，将重置电路312-1耦合至多个触发器206-1至206-4的至少一条导线或至少一条电路迹线(具有或不具有一个或多个缓冲器)产生用于向多个触发器206-1至206-4提供可钳位重置信号802的装置。

对于保持模式中的重置电路312-1的示例性组合操作，重置信号212和保持信号210耦合至到NOR门804的输入。例如，NOR门804可以类似于图7的NOR门604来实施，其中选通时钟信号508和组合控制信号308分别被图8的重置信号212和可钳位重置信号802代替。如果保持信号210为有效高，则NOR门804的输出处的可钳位重置信号802被钳位到低，而与重置信号212的状态或者可崩溃电源轨202的电源电平无关。因此，可以防止多个触发器206-1至206-4在电源崩溃216期间被意外重置。因此，重置电路312-1可以用作有效高重置信号钳位器，其位于多个触发器206-1至206-4的外部。通过使用用于重置电路312-1(其通过类似于上面参照图7所述在NOR门804中采用至少一个NMOS下拉晶体管来实现)的可崩溃电源轨202，可以避免将恒定电源轨204布线到重置电路312-1。

图9示出了为响应于有效低重置信号而可重置的多个触发器206-1至206-4提供电源崩溃216的环境下的示例性重置控制布置900。如图所示，重置控制布置900包括可崩溃电源轨202、恒定电源轨204、重置电路312-2以及多个触发器206-1至206-4。重置控制布置900还包括重置信号212、保持信号210和可钳位重置信号802(CRS)。如图所示，重置电路312-1包括OR门902。通过使多个触发器206-1至206-4实施为可重置触发器，触发器206的输出可以通过将重置信号驱动为低而迫使为零或一的值。因此，如果重置信号212被驱动为低，则可以利用触发器被重置来操作重置电路312-1。

对于一个或多个实施例，重置电路312-2设置在多个触发器206-1至206-4外。重置电路312-2被配置为组合重置信号212和保持信号210以产生可钳位重置信号802。对于示例性实施方式，重置电路312-1提供用于基于重置信号212和保持信号210生成可钳位重置信号802的装置，使得在保持信号210有效时可钳位重置信号802被钳位到恒定值。对于如同重置控制布置900利用有效低重置信号而重置的多个触发器206-1至206-4，可钳位重置信号802在电源崩溃216期间被钳位到恒定值一(例如，高电压)。重置电路312-1还被配置为向多个触发器206-1至206-4中的每个触发器206提供可钳位重置信号802，诸如每个触发器206的重置输入(未明确示出)。对于示例性实施方式，将重置电路312-2耦合至多个触发器206-1至206-4的至少一条导线或至少一条电路迹线(具有或不具有一个或多个缓冲器)产生用于向多个触发器206-1至206-4提供可钳位重置信号802的装置。

对于重置电路312-2的示例性组合操作，重置信号212和保持信号210耦合至到OR门902的输入。OR门902可以使用NOR门的电路器件后跟反相器的电路器件来实施。更具体地，参照图7所示的电路器件，反相器可以包括在节点712之后，以制造输出图9的可钳位重置信号802的OR门。至少输出可钳位重置信号802的反相器约束于恒定电源轨204。作为备选示例，可以使用接收保持信号210的反相器后跟接收重置信号212和反相保持信号210作为输入的AND门来实施重置电路312-1。如果保持信号210为有效高，则OR门902的输出处的可钳位重置信号802被钳位到高，而与重置信号212的状态或者可崩溃电源轨202的电源电平无关。因此，可以防止多个触发器206-1至206-4在电源崩溃216期间被意外重置。因此，重置电路312-1可以用作有效低重置信号钳位器，其位于多个触发器206-1至206-4的外部。通过使用用于重置电路312-2的至少一部分的恒定电源轨204(诸如至少为其输出反相器供电)，可以在电源崩溃216期间将可钳位重置信号802钳位到高电压值。

图10是示出利用触发器进行电源管理的示例性处理1000的流程图。处理1000以框1002-1008的集合的形式来描述，它们指定可执行的操作。然而，对于可以备选顺序或者以完全或部分重叠的方式实施的操作，操作不是必须限于图10所示或者本文所述的顺序。由处理1000的所示框表示的操作可以通过集成电路(诸如图1的IC 110)来执行。更具体地，处理1000的操作可以通过图3的保持控制布置300(作为图2的IC部分200的一部分)来执行。

在框1002中，集成电路利用可崩溃电源轨为多个触发器的每个主部分供电。例如，IC部分200或相关联的PMIC可以利用可崩溃电源轨202为多个触发器206-1至206-4的每个主部分302供电。

在框1004中，集成电路利用恒定电源轨为多个触发器的每个从部分供电。例如，IC部分200或相关联的PMIC可以利用恒定电源轨204为多个触发器206-1至206-4的每个从部分304供电。

在框1006中，集成电路组合时钟信号和保持信号，以产生组合控制信号。例如，电源管理电路装置306可以组合时钟信号208和保持信号210，以产生组合控制信号308。

在框1006的组合操作的示例性实施方式中，如果每个对应的主部分经历电源崩溃，则集成电路还响应于保持信号的有效状态将组合控制信号钳位到防止多个触发器的每个从部分的从数据改变的值。例如，如果每个对应的主部分302经历电源崩溃216，则响应于保持信号210的有效状态，电源管理电路装置306可以将组合控制信号308钳位到防止改变多个触发器206-1至206-4的每个从部分304的从数据404的值(诸如零)。在处理1000的另一示例性实施方式中，集成电路还利用可崩溃电源轨为执行框1006的组合操作的电路供电。例如，电源管理电路装置306可以通过可崩溃电源轨202供电。

在框1006的组合操作的另一示例性实施方式中，时钟信号包括选通时钟信号，并且集成电路还组合选通时钟信号和保持信号，以产生组合控制信号。例如，时钟信号208可以包括选通时钟信号508，并且电源管理电路装置306可组合选通时钟信号508和保持信号210以产生组合控制信号308。

在框1008中，在可崩溃电源轨的电源崩溃期间，集成电路将组合控制信号提供给多个触发器，以保持多个触发器的每个从部分的从数据。例如，在可崩溃电源轨202的电源崩溃216期间，电源管理电路装置306可以将组合控制信号308提供给多个触发器206-1至206-4，以保持多个触发器206-1至206-4的每个从部分304的从数据404。

在提供框1008的操作的示例性实施方式中，集成电路还响应于组合控制信号的状态在电源崩溃期间将多个触发器的每个从部分与每个对应的主部分隔离。例如，响应于组合控制信号308的电压值，隔离电路310可以在电源崩溃216期间将多个触发器206-1至206-4的每个从部分304与每个对应的主部分302隔离。

在处理1000的示例性实施方式中，集成电路还组合重置信号和保持信号以产生可钳位重置信号，并且将可钳位重置信号提供给多个触发器以防止多个触发器在电源崩溃期间的重置。例如，重置电路312可以组合重置信号212和保持信号210以产生可钳位重置信号802。重置电路还可以将可钳位重置信号802提供给多个触发器206-1至206-4以防止多个触发器206-1至206-4在电源崩溃216期间的重置。

除非另有指定，否则本文使用词语“或者”可以认为使用“异或”或者允许由词语“或者”链接的一个或多个项目的包括或应用(例如，表述“A或B”可以解释为允许仅“A”、仅“B”或者“A”和“B”)。尽管以结构特征或方法操作特有的语言描述了主题，但应该理解，在所附权利要求中限定的主题不是必须限于上面描述的特定特征或操作，包括不是必须限于布置特征或者执行操作的顺序的组织。

Claims (29)

1.一种集成电路，包括：

恒定电源轨；

可崩溃电源轨；

多个触发器，所述多个触发器中的每个触发器均包括：

主部分，耦合至所述可崩溃电源轨；和

从部分，耦合至所述恒定电源轨；以及

电源管理电路装置，被配置为：

将时钟信号和保持信号组合成组合控制信号；并且

将所述组合控制信号提供给所述多个触发器中的每个触发器，以在所述可崩溃电源轨崩溃时将每个触发器的所述从部分与所述主部分隔离；

其中所述电源管理电路装置由所述可崩溃电源轨供电。

2.根据权利要求1所述的集成电路，其中所述电源管理电路装置还被配置为响应于所述保持信号的有效状态将所述组合控制信号钳位到恒定值。

3.根据权利要求1所述的集成电路，其中所述多个触发器中的每个触发器均被配置为响应于所述组合控制信号使将所述主部分与所述从部分隔离，并且在所述从部分的输出处保持由所述从部分存储的从数据。

4.根据权利要求1所述的集成电路，其中：

所述多个触发器中的每个触发器的所述主部分被配置为在所述可崩溃电源轨崩溃的情况下丢弃所述主部分的主数据；以及

所述多个触发器中的每个触发器的所述从部分被配置为在所述可崩溃电源轨崩溃的情况下保持所述从部分的从数据。

5.根据权利要求1所述的集成电路，还包括：

第一反相器，具有输入和输出，所述第一反相器的所述输入被配置为接收来自所述电源管理电路装置的所述组合控制信号，并且所述第一反相器的所述输出被配置为产生补充内部组合控制信号；以及

第二反相器，具有输入和输出，所述第二反相器的所述输入被配置为接收所述补充内部组合控制信号，并且所述第二反相器的所述输出被配置为产生内部组合控制信号。

6.根据权利要求5所述的集成电路，其中：

所述第一反相器耦合至所述恒定电源轨；

所述第二反相器耦合至所述可崩溃电源轨；以及

所述多个触发器中的每个触发器的所述从部分包括被配置为接收所述补充内部组合控制信号和所述内部组合控制信号的传输门，所述传输门被配置为在通过所述电源管理电路装置将所述组合控制信号驱动为低的情况下打开。

7.根据权利要求1所述的集成电路，其中所述电源管理电路装置包括被配置为组合所述时钟信号和所述保持信号以产生所述组合控制信号的组合电路装置。

8.根据权利要求7所述的集成电路，其中所述组合电路装置包括NOR门。

9.根据权利要求7所述的集成电路，其中所述组合电路装置耦合至所述可崩溃电源轨。

10.根据权利要求1所述的集成电路，其中所述电源管理电路装置包括被配置为基于时钟使能信号的状态选通所述时钟信号以降低功耗的时钟选通电路装置。

11.根据权利要求1所述的集成电路，还包括：

重置电路装置，设置在所述多个触发器的外部，所述重置电路装置被配置为组合重置信号和所述保持信号以产生可钳位重置信号，如果所述保持信号有效则所述可钳位重置信号被钳位到低，所述重置电路装置还被配置为将所述可钳位重置信号提供给所述多个触发器中的每个触发器。

12.根据权利要求1所述的集成电路，还包括：

重置电路装置，设置在所述多个触发器的外部，所述重置电路装置被配置为组合重置信号和所述保持信号以产生可钳位重置信号，如果所述保持信号有效则所述可钳位重置信号被钳位到高，所述重置电路装置还被配置为将所述可钳位重置信号提供给所述多个触发器中的每个触发器。

13.一种集成电路，包括：

恒定电源轨；

可崩溃电源轨，被配置为在所述可崩溃电源轨崩溃时与电源去耦合；

多个触发器，所述多个触发器中的每个触发器均包括：

主部分，耦合至所述可崩溃电源轨；和

从部分，被配置为存储从数据并且耦合至所述恒定电源轨；

用于基于时钟信号和保持信号生成组合控制信号的装置，使得在所述保持信号有效时所述组合控制信号被钳位到恒定值，并且使得在所述保持信号无效时所述组合控制信号是周期性的，具有所述时钟信号的周期，其中所述装置由所述可崩溃电源轨供电；以及

被配置为将所述组合控制信号分配给所述多个触发器中的每个触发器的电路装置，以在所述可崩溃电源轨崩溃时将每个触发器的所述从部分与所述主部分隔离。

14.根据权利要求13所述的集成电路，其中所述组合控制信号被配置为使得每个触发器的所述从部分在所述保持信号有效的情况下保持所述从数据。

15.根据权利要求13所述的集成电路，其中：

用于生成所述组合控制信号的所述装置被耦合至所述可崩溃电源轨。

16.根据权利要求13所述的集成电路，其中所述多个触发器中的每个触发器的所述从部分包括用于使所述从部分与每个触发器的所述主部分隔离的装置。

17.根据权利要求16所述的集成电路，其中：

用于隔离的装置包括用于使主数据从所述主部分传送到所述从部分的装置；以及

用于传送主数据的装置被配置为基于所述组合控制信号进行控制。

18.根据权利要求13所述的集成电路，其中用于生成所述组合控制信号的所述装置被配置为在所述保持信号有效的情况下将所述组合控制信号拉至地。

19.根据权利要求18所述的集成电路，其中通过耦合至所述恒定电源轨的电路装置来分配所述保持信号。

20.根据权利要求13所述的集成电路，还包括：

用于基于重置信号和所述保持信号生成可钳位重置信号的装置，使得所述可钳位重置信号在所述保持信号有效时被钳位到恒定值。

21.一种用于触发器的电源管理的方法，包括：

利用可崩溃电源轨为多个触发器的每个主部分供电；

利用恒定电源轨为所述多个触发器的每个从部分供电；

利用可崩溃电源轨为电源管理电路装置供电；

利用所述电源管理电路装置来组合时钟信号和保持信号以产生组合控制信号；以及

将所述组合控制信号提供给所述多个触发器，以在所述可崩溃电源轨的电源崩溃期间保持所述多个触发器的每个从部分的从数据，并且在所述可崩溃电源轨崩溃时将所述多个触发器的每个从部分与每个主部分隔离。

22.根据权利要求21所述的方法，其中所述组合包括：响应于所述保持信号，将所述组合控制信号钳位到在每个对应主部分经历电源崩溃的情况下防止所述多个触发器的每个从部分的从数据改变的值。

23.根据权利要求21所述的方法，其中：

所述时钟信号包括选通时钟信号；以及

所述组合包括：组合所述选通时钟信号和所述保持信号以产生所述组合控制信号。

24.根据权利要求21所述的方法，还包括：

利用所述可崩溃电源轨为执行所述组合的电路装置供电。

25.根据权利要求21所述的方法，其中提供包括：响应于所述组合控制信号，在所述电源崩溃期间，将所述多个触发器的每个从部分与每个对应主部分隔离。

26.根据权利要求21所述的方法，还包括：

组合重置信号和所述保持信号以产生可钳位重置信号；以及

将所述可钳位重置信号提供给所述多个触发器，以在所述电源崩溃期间防止所述多个触发器的重置。

27.一种集成电路，包括：

第一触发器，包括主部分和从部分，该主部分被配置为经历电源崩溃，并且该从部分被配置为在所述电源崩溃期间保持从数据；

第二触发器，包括主部分和从部分，该主部分被配置为经历所述电源崩溃，并且所述从部分被配置为在所述电源崩溃期间保持从数据；以及

电源管理电路装置，被配置为基于时钟信号和保持信号产生组合控制信号，并且将所述组合控制信号提供给所述第一触发器和所述第二触发器，所述组合控制信号具有被配置为在所述电源崩溃期间使所述第一触发器的从部分和所述第二触发器的从部分将所述第一触发器和所述第二触发器中的每个触发器的从部分与主部分隔离并且保持所述从数据的值，

其中所述电源管理电路装置由可崩溃电源轨供电。

28.根据权利要求27所述的集成电路，其中所述电源管理电路装置还被配置为经历所述电源崩溃，并且在所述电源崩溃期间产生所述组合控制信号。

29.根据权利要求27所述的集成电路，其中：

所述第一触发器包括被配置为响应于所述组合控制信号在所述电源崩溃期间将所述第一触发器的主部分与所述第一触发器的从部分隔离的隔离电路装置；以及

所述第二触发器包括被配置为响应于所述组合控制信号在所述电源崩溃期间将所述第二触发器的主部分与所述第二触发器的从部分隔离的隔离电路装置。

Images