CN108122835B - 转接板的制造方法及其所制造的转接板 - Google Patents

转接板的制造方法及其所制造的转接板 Download PDF

Info

Publication number
CN108122835B
CN108122835B CN201711333608.6A CN201711333608A CN108122835B CN 108122835 B CN108122835 B CN 108122835B CN 201711333608 A CN201711333608 A CN 201711333608A CN 108122835 B CN108122835 B CN 108122835B
Authority
CN
China
Prior art keywords
layer
interconnection structure
semiconductor substrate
vertical interconnection
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711333608.6A
Other languages
English (en)
Other versions
CN108122835A (zh
Inventor
刘丰满
折骞
何慧敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711333608.6A priority Critical patent/CN108122835B/zh
Publication of CN108122835A publication Critical patent/CN108122835A/zh
Application granted granted Critical
Publication of CN108122835B publication Critical patent/CN108122835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种转接板的制造方法及其所制造的转接板，其中所述方法包括：提供半导体基板；在所述半导体基板上形成至少一个贯穿第一表面和第二表面的通孔，所述第一表面和所述第二表面相对设置；在每个通孔的侧壁形成第一绝缘层；在每个通孔中填充金属材料，形成垂直互连结构；去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域；在所述凹陷区域内填充有机材料。上述制造方法所制造的转接板中，至少一个垂直互连结构周围的半导体材料被替换为有机材料，可以使得高频信号和低频在同一转接板上低损耗传输，高频信号和低频信号的总体传输质量高。

Description

转接板的制造方法及其所制造的转接板
技术领域
本发明涉及半导体技术领域，具体涉及转接板的制造方法及其所制造的转接板。
背景技术
垂直互连技术已经被广泛认为是未来高密度封装领域的主导技术。与传统的2D封装相比，基于转接板的2.5D封装使多个芯片在转接板上直接实现互连，转接板上制作有更小线宽的互连线，布线密度大大提高。
现有的转接板的结构如图1所示，在半导体基板01上形成贯穿第一表面和第二表面的通孔，在通孔内填充金属材料形成垂直互连结构02，转接板的第一表面或第二表面可以设置再布线层03(图中黑色部分为绝缘材料)，提供转接板上已有电路或器件及垂直互连结构的电学重分布，可为垂直互连结构提供更多的连接自由度。在再布线层导线的端部或垂直互连结构的端部可以设置焊球04。
然而，发明人发现，现有转接板往往采用Si或SOI 这样的半导体基板，当垂直互连结构用于传输高频信号时，垂直互连结构结构自身的损耗较大，高频信号衰减较为严重。
发明内容
有鉴于此，本发明实施例提供了一种TSV转接板及包括其的器件、TSV 转接板的制造方法，以解决现有TSV转接板传输高频信号时损耗较大、高频信号衰减严重的问题。
本发明第一方面提供了一种转接板的制造方法，包括：提供半导体基板；在所述半导体基板上形成至少一个贯穿第一表面和第二表面的通孔，所述第一表面和所述第二表面相对设置；在每个通孔的侧壁形成第一绝缘层；在每个通孔中填充金属材料，形成垂直互连结构；去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域；在所述凹陷区域内填充有机材料。
可选地，所述半导体基板包括半导体层和设置在所述半导体层第一表面的第一钝化层；所述去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域的步骤包括：从所述半导体层的第二表面去除至少一个垂直互连结构周围包覆的半导体材料，露出所述第一钝化层，形成凹陷区域。
可选地，所述在所述凹陷区域内填充有机材料的步骤包括：在所述半导体基板的第二表面形成有机材料层，所述有机材料层覆盖所述半导体基板的第二表面。
可选地，所述在所述半导体基板的第二表面形成有机材料层，所述有机材料层覆盖所述半导体基板的第二表面的步骤之后，还包括：对所述有机材料层上对应于垂直互连结构的位置进行刻蚀形成第一盲孔，露出垂直互连结构表面；在盲孔处设置垂直互连结构的第一接触点。
可选地，所述在盲孔处设置处置互连结构的第一接触点的步骤包括：在所述有机材料层的表面形成第一金属层，所述第一金属层填充所述盲孔；对所述第一金属层进行刻蚀形成金属接触点或金属线路。
可选地，所述去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域的步骤还包括：确定所述转接板中用于传输高频信号的高频垂直互连结构；去除所述高频垂直互连结构周围包覆的半导体材料。
可选地，所述在每个通孔中填充金属材料，形成垂直互连结构的步骤之后，还包括：在所述半导体基板的第一表面形成第二绝缘层；对所述第二绝缘层上对应于垂直互连结构的位置进行刻蚀形成第二盲孔，露出垂直互连结构表面；在盲孔处设置垂直互连结构的第二接触点。
可选地，所述在盲孔处设置垂直互连结构的第二接触点的步骤包括：在所述钝化层的表面形成第二金属层，所述第二金属层填充所述盲孔；对所述第二金属层进行刻蚀形成金属接触点或金属线路。
本发明第二方面提供了根据第一方面或者第一方面任意一种可选实施方式所述的转接板的制造方法制造形成的转接板。
本发明第三方面提供了包括第二方面所述的转接板的结构单元或模块。
上述制造方法所制造的转接板中，至少一个垂直互连结构周围包覆的半导体材料被去除，并填充有有机材料，从而可以通过该周围包覆有有机材料的垂直互连结构传输高频信号。由于有机材料的绝缘性较好，传输高频信号时损耗小，高频信号衰减较小。该转接板可以使得高频信号和低频在同一转接板上低损耗传输，高频信号和低频信号的总体传输质量高。
当需要形成有机材料包覆垂直互连结构(例如PCB板的金属过孔)时，本领域技术人员往往先形成有机材料基板，然后在有机材料基板上打孔进一步形成垂直的通孔。然而与PCB板不同的是，本申请中所述的转接板用于高密度封装领域，其上的导线较细、垂直互连结构的半径较小(微米级)，需要通过光刻工艺形成，而与导线的粗细及垂直互连结构的半径相比，光刻工艺所采用的激光光斑较大，难以达到导线及垂直互连结构的工艺要求。上述转接板的制造方法，先在半导体基板内形成垂直互连结构，再将垂直互连结构周围包覆的半导体材料替换为有机材料，克服了激光光斑较大难以形成半径较小垂直互连结构的缺陷，使得垂直互连结构的工艺能够达到高密度封装的要求。此外，激光刻蚀过程中，有机材料会受热融化，易变形，结构不稳定；上述转接板的制造方法能够使得转接板结构齐整，电学特性较好。
上述转接板基于半导体基板制作垂直互连结构，与采用非半导体基板相比的优势在于：同样的基板表面，半导体基板上的布线密度较高；光刻工艺形成的垂直通孔较窄。因此上述转接板比采用非半导体基板制作的转接板体积小，空间利用率高。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了现有垂直互连结构的示意图；
图2示出了根据本发明实施例的一种转接板的制造方法的流程图；
图3示出了根据本发明实施例的一种转接板的结构示意图；
图4示出了图3中A部分的局部细节图；
图5示出了图3中B部分的局部细节图；
图6示出了根据本发明实施例的再一种转接板的制造方法的流程图；
图7至图11示出了根据本发明实施例的一种转接板的制造方法的步骤示意图；
图12示出了根据本发明实施例的另一种转接板的结构示意图。
具体实施方式
为了使本发明的目的、优点、制备方法更加清楚，下面将结合附图对本发明的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本发明-部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解释本发明，而不能解释为对本发明的限制，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图2示出了根据本发明实施例的一种转接板的制造方法的流程图，可以用于制造图3所示的转接板，其中1为半导体基板，2为金属材质的垂直互连结构，3为有机材料。如图2所示，该方法包括如下步骤：
S101：提供半导体基板。
本申请中所述的半导体基板的材质可以包括Si、三族化合物或者五族化合物。
S102：在半导体基板上形成至少一个贯穿第一表面和第二表面的通孔，第一表面和第二表面相对设置。
S103：在每个通孔的侧壁形成第一绝缘层。
该第一绝缘层可以为SiO2，但不限于此。
S104：在每个通孔中填充金属材料，形成垂直互连结构。
S105：去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域。
S106：在凹陷区域内填充有机材料。
该有机材料可以为聚酰亚胺(英文：Polyimide，简称：PI)，但不限于此。
图4示出了图3中A部分结构的放大图，其中2-3A表示金属材质的垂直互连结构2与半导体基板1之间的第一绝缘层。当垂直互连结构2中流过高频变化的电流时，半导体基板1中的电子和空穴的位置也会随之高频变化，也即MOS效应。MOS效应使得TSV传输高频信号时半导体基板1 中损耗较大。
图5示出了图3中B部分结构的放大图，其中2-3B表示金属材质的垂直互连结构2与有机材料3之间的第一绝缘层。当垂直互连结构2中流过高频变化的电流时，有机材料3中不会有电子或空虚位置移动，从而不会有损耗。
上述步骤所制造的转接板中，至少一个垂直互连结构周围包覆的半导体材料被去除，并填充有有机材料，从而可以通过该周围包覆有有机材料的垂直互连结构传输高频信号。由于有机材料的绝缘性较好，传输高频信号时损耗小，高频信号衰减较小。该转接板可以使得高频信号和低频在同一转接板上低损耗传输，高频信号和低频信号的总体传输质量高。
当需要形成有机材料包覆垂直互连结构(例如PCB板的金属过孔)时，本领域技术人员往往先形成有机材料基板，然后在有机材料基板上打孔进一步形成垂直的通孔。然而与PCB板不同的是，本申请中所述的转接板用于高密度封装领域，其上的导线较细、垂直互连结构的半径较小(微米级)，需要通过光刻工艺形成，而与导线的粗细及垂直互连结构的半径相比，光刻工艺所采用的激光光斑较大，难以达到导线及垂直互连结构的工艺要求。上述转接板的制造方法，先在半导体基板内形成垂直互连结构，再将垂直互连结构周围包覆的半导体材料替换为有机材料，克服了激光光斑较大难以形成半径较小垂直互连结构的缺陷，使得垂直互连结构的工艺能够达到高密度封装的要求。此外，激光刻蚀过程中，有机材料会受热融化，易变形，结构不稳定；上述转接板的制造方法能够使得转接板结构齐整，电学特性较好。
上述转接板基于半导体基板制作垂直互连结构，与采用非半导体基板相比的优势在于：同样的基板表面，半导体基板上的布线密度较高；光刻工艺形成的垂直通孔较窄。因此上述转接板比采用非半导体基板制作的转接板体积小，空间利用率高。
实施例二
图6示出了根据本发明实施例的一种转接板的制造方法的流程图，可以用于制造图11或12所示的转接板，其中11为Si，12为SiO2，13为Si， 2为金属材质的垂直互连结构，3为有机材料，4为第二绝缘层。图12中的 11所示的半导体基板Si、12所示的钝化层SiO2、13所示的Si形成SOI(全称：Silicon-On-Insulator，中文：绝缘基板上的硅)。参见7至12，该方法包括如下步骤：
S201：提供半导体基板。
半导体基板包括半导体层和设置在半导体层第一表面的第一钝化层。如图11所示，半导体基板可以包括11所示的Si、12所示的SiO2，其中12 所示的SiO2为第一钝化层；或者，如图12所示，半导体基板可以为11所示的Si、12所示的SiO2、13所示的Si组成的SOI，其中12所示的SiO2为第一钝化层。
S202：在半导体基板上形成至少一个贯穿第一表面和第二表面的通孔，第一表面和第二表面相对设置。
S203：在每个通孔的侧壁形成第一绝缘层。
该第一绝缘层可以为SiO2，但不限于此。
S204：在每个通孔中填充金属材料，形成垂直互连结构。
S205：在半导体基板的第一表面形成第二绝缘层。
S206：对第二绝缘层上对应于垂直互连结构的位置进行刻蚀形成第二盲孔，露出垂直互连结构表面。
S207：在盲孔处设置垂直互连结构的第二接触点。
步骤S207可以是先在第二绝缘层的表面形成第二金属层，第二金属层填充盲孔，然后对第二金属层进行刻蚀形成金属接触点或金属线路。
步骤S201至S207后得到图7所示的结构。
S208：从半导体层的第二表面去除至少一个垂直互连结构周围包覆的半导体材料，露出第一钝化层，形成凹陷区域。
步骤208可以先根据需要确定转接板中用于传输高频信号的高频垂直互连结构，然后去除高频垂直互连结构周围包覆的半导体材料(此处的半导体材料是指半导体层的材料)，从而可以根据需要定制转接板，以减少转接板上高频信号的走线，提高信号传输速率，减小损耗。
S209：在凹陷区域内填充有机材料。
上述步骤208和S209可以使得高频信号和低频在同一转接板上低损耗传输，高频信号和低频信号的总体传输质量高。具体请参见实施例一。
S210：在半导体基板的第二表面形成有机材料层，有机材料层覆盖半导体基板的第二表面。如图9所示。可以通过压合工艺形成有机材料层3。
S211：对有机材料层上对应于垂直互连结构的位置进行刻蚀形成第一盲孔，露出垂直互连结构表面。如图10所示。
S212：在盲孔处设置垂直互连结构的第一接触点。
步骤S212可以先在有机材料层3的表面形成第一金属层，第一金属层填充盲孔，然后对第一金属层进行刻蚀形成金属接触点或金属线路。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种转接板的制造方法，其特征在于，包括：
提供半导体基板；
在所述半导体基板上形成至少一个贯穿第一表面和第二表面的通孔，所述第一表面和所述第二表面相对设置；
在每个通孔的侧壁形成第一绝缘层；
在每个通孔中填充金属材料，形成垂直互连结构；
去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域；
在所述凹陷区域内填充有机材料。
2.根据权利要求1所述的转接板的制造方法，其特征在于，所述半导体基板包括半导体层和设置在所述半导体层第一表面的第一钝化层；
所述去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域的步骤包括：
从所述半导体层的第二表面去除至少一个垂直互连结构周围包覆的半导体材料，露出所述第一钝化层，形成凹陷区域。
3.根据权利要求1所述的转接板的制造方法，其特征在于，所述在所述凹陷区域内填充有机材料的步骤包括：
在所述半导体基板的第二表面形成有机材料层，所述有机材料层覆盖所述半导体基板的第二表面。
4.根据权利要求3所述的转接板的制造方法，其特征在于，所述在所述半导体基板的第二表面形成有机材料层，所述有机材料层覆盖所述半导体基板的第二表面的步骤之后，还包括：
对所述有机材料层上对应于垂直互连结构的位置进行刻蚀形成第一盲孔，露出垂直互连结构表面；
在所述第一盲孔处设置垂直互连结构的第一接触点。
5.根据权利要求4所述的转接板的制造方法，其特征在于，所述在所述第一盲孔处设置垂直互连结构的第一接触点的步骤包括：
在所述有机材料层的表面形成第一金属层，所述第一金属层填充所述第一盲孔；
对所述第一金属层进行刻蚀形成金属接触点或金属线路。
6.根据权利要求4所述的转接板的制造方法，其特征在于，所述去除至少一个垂直互连结构周围包覆的半导体材料，形成凹陷区域的步骤还包括：
确定所述转接板中用于传输高频信号的高频垂直互连结构；
去除所述高频垂直互连结构周围包覆的半导体材料。
7.根据权利要求1所述的转接板的制造方法，其特征在于，所述在每个通孔中填充金属材料，形成垂直互连结构的步骤之后，还包括：
在所述半导体基板的第一表面形成第二绝缘层；
对所述第二绝缘层上对应于垂直互连结构的位置进行刻蚀形成第二盲孔，露出垂直互连结构表面；
在所述第二盲孔处设置垂直互连结构的第二接触点。
8.根据权利要求7所述的转接板的制造方法，其特征在于，所述在所述第二盲孔处设置垂直互连结构的第二接触点的步骤包括：
在所述第二绝缘层的表面形成第二金属层，所述第二金属层填充所述第二盲孔；
对所述第二金属层进行刻蚀形成金属接触点或金属线路。
9.根据权利要求1至8任一项所述的转接板的制造方法制造形成的转接板。
10.包括权利要求9所述的转接板的结构单元或模块。
CN201711333608.6A 2017-12-12 2017-12-12 转接板的制造方法及其所制造的转接板 Active CN108122835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711333608.6A CN108122835B (zh) 2017-12-12 2017-12-12 转接板的制造方法及其所制造的转接板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711333608.6A CN108122835B (zh) 2017-12-12 2017-12-12 转接板的制造方法及其所制造的转接板

Publications (2)

Publication Number Publication Date
CN108122835A CN108122835A (zh) 2018-06-05
CN108122835B true CN108122835B (zh) 2020-11-20

Family

ID=62229613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711333608.6A Active CN108122835B (zh) 2017-12-12 2017-12-12 转接板的制造方法及其所制造的转接板

Country Status (1)

Country Link
CN (1) CN108122835B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
CN102956540A (zh) * 2011-08-18 2013-03-06 中国科学院微电子研究所 含聚合物材料和金属通孔的互连结构的制造方法
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US10330874B2 (en) * 2016-02-02 2019-06-25 Georgia Tech Research Corporation Mixed-signal substrate with integrated through-substrate vias

Also Published As

Publication number Publication date
CN108122835A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR100723077B1 (ko) 도파관 구조물 및 그 제조 방법
EP2005467B1 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
US7919835B2 (en) Semiconductor device and method for manufacturing the same
US8841751B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US8232626B2 (en) Via and method of via forming and method of via filling
JPWO2009107742A1 (ja) 半導体装置
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN110858562B (zh) 半导体元件制造方法及其制得的半导体元件
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
US20160197391A1 (en) Waveguide structure and manufacturing method thereof
US20070241415A1 (en) Micro-electro mechanical system device using silicon on insulator wafer and method of manufacturing the same
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN103633038A (zh) 封装结构及其形成方法
CN108122835B (zh) 转接板的制造方法及其所制造的转接板
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
TWI529872B (zh) 射頻裝置封裝及其製造方法
US8329573B2 (en) Wafer level integration module having controlled resistivity interconnects
US8395186B2 (en) Implementing vertical signal repeater transistors utilizing wire vias as gate nodes
CN104377180A (zh) 硅通孔结构及其形成方法
JP7237672B2 (ja) 半導体装置
CN102034807B (zh) 栅极保护方法和装置
CN104409363A (zh) 转接板及其制作方法、封装结构
CN112437751B (zh) 电接触部和用于制造电接触部的方法
TWI797348B (zh) 電接觸連接，用於產生電接觸連接的方法，系統
US20240038657A1 (en) Via formed using a partial plug that extends into a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant