CN108121168A - 对布局进行分解以进行多次图案化光刻的方法 - Google Patents

对布局进行分解以进行多次图案化光刻的方法 Download PDF

Info

Publication number
CN108121168A
CN108121168A CN201710366924.7A CN201710366924A CN108121168A CN 108121168 A CN108121168 A CN 108121168A CN 201710366924 A CN201710366924 A CN 201710366924A CN 108121168 A CN108121168 A CN 108121168A
Authority
CN
China
Prior art keywords
conductor wire
group
photomask
module
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710366924.7A
Other languages
English (en)
Other versions
CN108121168B (zh
Inventor
徐孟楷
陈文豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108121168A publication Critical patent/CN108121168A/zh
Application granted granted Critical
Publication of CN108121168B publication Critical patent/CN108121168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

一种对布局进行分解以进行多次图案化光刻的方法包括接收代表半导体装置的布局的输入。所述布局包括单元的多条导电线。所述导电线中的第一组导电线被所述导电线中的第二组导电线上覆。所述方法进一步包括将所述第二组导电线划分成多个群组。第一群组具有与第二群组不同数目的来自所述第二组的导电线。所述方法进一步包括将被所述第一群组的导电线上覆的所述第一组中的导电线指配给第一光掩模，以及将被所述第二群组的导电线上覆的所述第一组中的导电线指配给第二光掩模及第三光掩模。

Description

对布局进行分解以进行多次图案化光刻的方法
技术领域
本发明实施例是有关于一种多次图案化光刻的方法，且特别是有关于一种对布局进行分解以进行多次图案化光刻的方法。
背景技术
光刻工艺(photolithography)是在集成电路(integrated circuit，IC)的制造中用于将光掩模的图案转移至光刻胶的技术。可接着使用光刻胶作为掩模来刻蚀衬底。
一种光刻工艺是利用单个光掩模将图案转移至光刻胶的单次图案化光刻(single-patterning lithography)。也可通过多次图案化光刻(multi-patterninglithography)利用两个或更多个光掩模将此种图案转移至光刻胶，此乃另一种光刻工艺。
发明内容
本发明实施例提供一种对布局进行分解以进行多次图案化光刻的方法，包括接收代表半导体装置的布局的输入。所述布局包括单元的多条导电线。所述导电线中的第一组导电线被所述导电线中的第二组导电线上覆。所述方法进一步包括将所述第二组导电线划分成多个群组。第一群组具有与第二群组不同数目的来自所述第二组的导电线。所述方法进一步包括将被所述第一群组的导电线上覆的所述第一组中的导电线指配给第一光掩模，以及将被所述第二群组的导电线上覆的所述第一组中的导电线指配给第二光掩模及第三光掩模。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据一些实施例的单元的示例性布局的示意性俯视图。
图2是根据一些实施例的示例性分解系统的方块图。
图3是对单元的布局进行分解以进行三重图案化光刻(triple-patterninglithography)的示例性方法的流程图。
图4是根据一些实施例的制造半导体装置的示例性方法的流程图。
图5是根据一些实施例的单元的另一示例性布局的示意性俯视图。
图6是根据一些实施例的制造半导体装置的另一示例性方法的流程图。
图7是根据一些实施例的单元的另一示例性布局的示意性俯视图。
图8是根据一些实施例的制造半导体装置的另一示例性方法的流程图。
图9是根据一些实施例的单元的另一示例性布局的示意性俯视图。
图10是根据一些实施例的制造半导体装置的另一示例性方法的流程图。
[符号的说明]
100、500、700、900：布局
110、510、710、910：衬底
120、520、720、920：单元
130：导电层/第一导电层
130a、130b、130c、130d、130e、130f、130g、130h、130i：导电线/垂直导电线/通孔
140：导电层/第二导电层
140a、140b、140c、140d、140e、540b、540c、540d、540e、740b、740c、740d、740e、740f、940b、940c、940d、940e、940f、940g：导电线/水平导电线
150、550、750、950：边界
160：群组/第一群组/区域
170：群组/第二群组/区域
180：线
200：系统/分解系统
210：模块/输入接收模块
220：模块/边界定义模块
230：模块/计算模块
240：模块/划分模块
250：模块/验证模块
260：模块/指配模块
270：图案化模块
280：刻蚀模块
290：可执行指令
300、400、600、800、1000：方法
310、320、330、340、350、360、370、410、420、430、610、620、630、810、820、830、1010、1020、1030：操作
530a、530b、530c、530d、530e、530f、530g、530h、530i、530j、730a、730b、730c、730d、730e、730f、730g、730h、730i、730j、930a、930b、930c、930d、930e、930f、930g、930h、930i、930j、930k：垂直导电线
540a、540f、740a、740g、940a、940h：水平导电线
560、570、760、770、960、970：群组/区域
Hcell：高度/单元高度
Wcell：宽度/单元宽度
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。
在半导体装置的单元(例如，单元120)的布局(例如，图1(俯视图)中的布局100)的设计中，在布局100的各种位置处放置有单元120的垂直导电线(朝向页内)(例如，垂直导电线130a至130i)。垂直导电线130a至130i充当通孔(vias)，所述通孔将单元120耦合至电源供应线(例如，VDD供应线及VSS供应线)及/或对单元120的各组件(例如，晶体管)进行内连。这些耦合连接位于例如衬底110、位于衬底110顶上的第一导电层130(通孔130a至130i是由第一导电层130形成)、及位于第一导电层130上方的第二导电层140等膜层上的各结构。单元120被配置成执行单元功能。例如，单元可实作用以将信号从低反转为高(或反之亦然)的反相器(inverter)。
在布局100设计之后，执行光刻工艺以实现布局100。存在两种光刻工艺，即单次图案化光刻及多次图案化光刻。单次图案化光刻利用单个光掩模将布局的图案转移至光刻胶。与光刻工艺相关联的最小节距规则(minimum pitch rule)要求垂直导电线(例如，垂直导电线130a至130i)等于或大于最小节距。在一个实例中，节距是相邻的一对垂直导电线的中心之间的水平距离。在此种最小节距中，垂直导电线的图案可通过单次图案化光刻而以足够的清晰度转移至光刻胶。小于最小节距则会使得光刻胶图案的清晰度开始模糊。例如，图1包括遵从最小节距规则的两条垂直导电线(例如，导电线130a、130e)，即在图1的绘示中，垂直导电线130a、垂直导电线130e之间的水平距离大于或等于最小节距。如此一来，单次图案化光刻可利用同一光掩模将垂直导电线130a、130e的图案转移至光刻胶。
图1所示实例进一步包括不遵从(即，违反)最小节距规则的两条垂直导电线(例如，导电线130c、130d)，且其不遵从最小节距规则是因为所述两条垂直导电线以小于最小节距的节距进行排列，因此在所述两条垂直导电线之间存在冲突边缘(conflict edge)。冲突边缘在本文中是由连接两条彼此冲突(即，无法被指配给同一光掩模)的垂直导电线的线(例如，线180)指出。如此一来，垂直导电线130c、130d的图案不能够通过单次图案化光刻来进行转移。因此，垂直导电线130c、130d的布局须进行分解以利用多次图案化光刻来形成。
多次图案化光刻可为双重图案化光刻、三重图案化光刻、或更多重的光刻(例如，n重图案化光刻)。在多次图案化光刻中，由冲突边缘连接的(即，彼此冲突的)垂直导电线(例如，垂直导电线130c、130d)被指配给不同的光掩模。例如，可使用双重图案化光刻以分别利用第一光掩模及第二光掩模将垂直导电线130c、130d的图案转移至光刻胶。
尽管垂直导电线130c、130d可如上文所述使用双重图案化光刻来形成，然而垂直导电线130a、130b之间、垂直导电线130b、130c之间、及垂直导电线130a、130c之间将仍存在冲突，使得其无法包含在同一光掩模上。因此，在图1中，存在彼此冲突的三条垂直导电线(例如，导电线130a、130b、130c)。垂直导电线130a、130b、130c的布局因此不能够针对双重图案化微影进行分解。然而，此种布局可针对三重图案化光刻进行分解。例如，三重图案化光刻可分别利用第一光掩模、第二光掩模、及第三光掩模将垂直导电线130a、130b、130c的图案转移至光刻胶。
图1所示实例进一步包括由五个冲突边缘连接的四条垂直导电线(例如，导电线130d、130e、130f、130g)。与垂直导电线130a、130b、130c的布局相同，垂直导电线130d、130e、130f、130g的布局能够针对三重图案化光刻进行分解。例如，三重图案化光刻可分别利用第一光掩模将垂直导电线130d、130g的图案、利用第二光掩模及第三光掩模来转移垂直导电线130e、130f的图案转移至第一光刻胶。
本发明实施例提供对半导体装置的单元(例如，单元120)的布局(例如，图1中的布局100)进行分解以进行有限等级(limited-level)的图案化光刻(例如，三重图案化光刻)的各种示例性方法。半导体装置(例如，应用专用集成电路(application specificintegrated circuit，ASIC))包括具有单元高度(Hcell)及单元宽度(Wcell)的单元(例如，单元120)。单元120被配置成执行例如将信号从低反转为高(或反之亦然)的非门(NOTgate)(或反相器)等单元功能。在某些实施例中，单元120包括与门(ANDgate)、与非门(NANDgate)、或门(OR gate)、或非门(NOR gate)、异或门(XOR gate)、异或非门(XNOR gate)、另一逻辑门、或其组合。此种单元120可被称作标准单元(standard cell)。在其他实施例中，单元120包括逻辑门以及例如电阻器、电容器、电感器、晶体管、二极管或类似物等无源/有源装置。
示例性单元120包括衬底110以及第一导电层130及第二导电层140。第一导电层130及第二导电层140用于将单元120耦合至电源供应线(例如，VDD供应线及VSS供应线)，及/或对单元120的各组件(例如，晶体管)进行内连。第一导电层130位于衬底110上方且包括多条垂直导电线130a至130i(即，通孔)。第二导电层140位于第一导电层130上方且包括多条水平导电线140a至140e。
对布局100进行分解以进行三重图案化光刻的示例性方法包括将水平导电线140b至140d划分成第一群组160及第二群组170。第一群组160包括一条水平导电线(例如，导电线140b)。第二群组170包括两条水平导电线(例如，导电线140c、140d)。所述方法进一步包括将被第一群组160中的水平导电线(即，导电线140b)上覆(即，连接至所述水平导电线)的垂直导电线(即，导电线130a、130e)指配给第一光掩模。如图1中所示，垂直导电线130a、130e遵从最小节距规则。如此一来，可利用第一光掩模将垂直导电线130a、130e的图案转移至光刻胶。由于在第二群组170的垂直导电线130b至130d及130f至130i内存在冲突，因此可执行进一步的调整。
图2是根据一些实施例的示例性分解系统200的方块图。系统200被配置成对半导体装置的单元的布局进行分解以进行三重图案化光刻以及对每一布局制造所述半导体装置。如图2中所示，系统200包括输入接收模块210、边界定义模块220、计算模块230、划分模块240、验证模块250、指配模块260、图案化模块270、及刻蚀模块280。
输入接收模块210被配置成接收代表半导体装置的单元(例如，单元120)的布局(例如，布局100)的输入。单元120包括第一导电层(例如，导电层130)及第二导电层(例如，导电层140)，所述第一导电层包括多条垂直导电线(例如，导电线130a至130i)，所述第二导电层包括多条水平导电线(例如，导电线140a至140e)。
边界定义模块220连接至输入接收模块210且被配置成定义包围垂直导电线(例如，导电线130a至130i)的边界(例如，边界150)。
计算模块230连接至边界定义模块220且被配置成执行模运算(modulooperation)，所述模运算对表达式，n mod 3(n模除3)，进行评估，其中n是上覆在被边界(例如，边界150)包围的垂直导电线(例如，导电线130a至130i)上(即，连接至垂直导电线)的水平导电线(例如，导电线140b至140d)的数目。
模运算获得将一个数除以另一个数之后的余数。例如，当n＝3时，计算模块230获得0，当n＝4时获得1，当n＝5时获得2、等等以此类推。将在下文中阐述，将在将水平导电线划分成多个群组期间使用通过计算模块230获得的数。
划分模块240连接至计算模块230且被配置成将上覆在被边界(例如，边界150)包围的垂直导电线(例如，导电线130a至130i)上的水平导电线(例如，导电线140b至140d)划分成一个或多个第一群组(例如，群组160)及一个或多个第二群组(例如，群组170)。在此实施例中，每一第一群组具有一条水平导电线(例如，导电线140b)。每一第二群组具有两条水平导电线(例如，导电线140c、140d)。
将在下文中阐述，被一个或多个第一群组(例如，群组160)中的水平导电线(例如，导电线140b)上覆的垂直导电线(例如，导电线130a、130e)将被指配给第一光掩模。被一个或多个第二群组(例如，群组170)中的水平导电线(例如，导电线140c、140d)上覆的垂直导电线(例如，导电线130b至130d、130f至130i)将被指配给第二光掩模及第三光掩模。
划分模块240被进一步配置成将水平导电线划分成使得一个或多个第一群组及一个或多个第二群组从边界(例如，边界150)的顶部至底部交替排列。
划分模块240被进一步配置成当计算模块230获得为0或1的值时，从边界(例如，边界150)的顶部以第一群组(例如，群组160)开始划分水平导电线。
划分模块240被进一步配置成当计算模块230获得为2的值时，从边界(例如，边界150)的顶部以第二群组(例如，群组170)开始划分水平导电线。
验证模块250连接至划分模块240且被配置成验证被一个或多个第一群组(例如，群组160)中的水平导电线(例如，导电线140b)上覆的垂直导电线(例如，导电线130a、130e)是否遵从最小节距规则。
验证模块250被进一步配置成验证被一个或多个第二群组(例如，群组170)中的水平导电线(例如，导电线140c、140d)上覆的垂直导电线(例如，导电线130b至130d、130f至130i)是否能够针对双重图案化光刻进行分解。
指配模块260连接至验证模块250且被配置成将被一个或多个第一群组(例如，群组160)中的水平导电线(例如，导电线140b)上覆的垂直导电线(例如，导电线130a、130e)指配给第一光掩模。
指配模块260被进一步配置成将被一个或多个第二群组中的水平导电线上覆的垂直导电线指配给第二光掩模及第三光掩模。
图案化模块270连接至指配模块260且被配置成以被指配给第一光掩模的垂直导电线图案化所述第一光掩模以及将所述第一光掩模的图案转移至第一光刻胶。
图案化模块270被进一步配置成以被指配给第二光掩模的垂直导电线图案化所述第二光掩模以及将所述第二光掩模的图案转移至第二光刻胶。
图案化模块270被进一步配置成以被指配给第三光掩模的垂直导电线图案化所述第三光掩模以及将所述第三光掩模的图案转移至第三光刻胶。
刻蚀模块280连接至图案化模块270且被配置成使用第一光刻胶、第二光刻胶、及第三光刻胶作为掩模刻蚀衬底。
模块210至260被实作成存储在非暂时性计算机可读存储媒体中的一组可执行指令290。将下文中阐述，所述一组可执行指令当被计算装置的处理器执行时会使得所述计算装置对单元的布局进行分解以进行三重图案化光刻。存储媒体可通过计算装置的总线结构(bus structure)或媒体界面及/或通过例如局域网(local area network，LAN)或广域网(wide area network，WAN)等网络而连接至所述计算装置。存储媒体的形式可为硬盘驱动器(hard disk drive，HDD)(例如，内部硬盘驱动器或外部硬盘驱动器)、光盘(例如，只读光盘存储器(CD-ROM)及数字影碟只读光盘存储器(DVD-ROM))、存储装置(例如，通用串行总线(universal serial bus，USB)存储装置)、存储卡、任何适合的存储媒体、或其组合。
图案化模块270及刻蚀模块280构成将在下文中阐述的制造半导体装置的制作装备。在此实施例中，所述制作装备通过网络(例如，局域网或广域网)连接至计算装置(即，图案化模块270连接至指配模块260)，图案化模块270经由所述网络对指配模块260的输出进行存取。在一个替代性实施例中，制作装备不连接至电子设计自动化(electronicdesignautomation，EDA)计算机装置。在此种替代性实施例中，指配模块260的输出可使用例如外部硬盘驱动器、光盘、通用串行总线存储装置、存储卡、任何适合的存储媒体、或其组合等而提供至图案化模块270。
图3是根据一些实施例的对单元的布局100进行分解以进行三重图案化光刻的示例性方法300的流程图。为易于理解，将进一步参照图1及图2来阐述方法300。应理解，方法300可应用于除图1及图2所示结构以外的结构。在操作310中，输入接收模块210接收代表布局100的输入。在操作320中，边界定义模块220定义包围垂直导电线130a至130i的边界150。
在操作330中，计算模块230执行模运算，所述模运算对表达式，n mod3，进行评估，其中n是上覆在被边界150包围的垂直导电线130a至130i上的水平导电线140b、140c、140d的数目。在此实施例中，由于n＝3，因此计算模块230获得为0的值。
在操作340中，划分模块240将上覆在被边界150包围的垂直导电线130a至130i上的水平导电线140b、140c、140d划分成群组160、170。在此实施例中，由于在操作330中获得为0的值，因此划分模块240会从边界150的顶部开始划分群组160。如图1中所示，群组160具有一条水平导电线(即，导电线140b)。群组170具有两条水平导电线(即，导电线140c、140d)。
流程进行至操作350。在操作350中，验证模块250验证被群组160中的水平导电线140b上覆的垂直导电线130a、130e是否遵从最小节距规则。若验证出垂直导电线130a、130e遵从最小节距规则，则流程进行至操作360。反之，则流程终止且须重新设计布局100。
在操作360中，验证模块250验证被群组170中的水平导电线140c、140d上覆的垂直导电线130b至130d、130f至130i的布局是否能够针对双重图案化光刻进行分解。若验证出垂直导电线130b至130d、130f至130i的布局能够针对双重图案化光刻进行分解，则流程进行至操作370。反之，流程终止且须重新设计布局100。
在操作370中，指配模块260将被群组160中的水平导电线140b上覆的垂直导电线130a、130e指配给第一光掩模。指配模块260进一步将被群组170中的水平导电线140c上覆的垂直导电线130b、130d、130g、130i指配给第二光掩模。指配模块260进一步将被群组170中的水平导电线140c、140d上覆的垂直导电线130c、130f、130h指配给第三光掩模。
在针对三重图案化光刻对单元的布局100进行分解之后，将单元的布局100放置在半导体装置的布局中的一个位置处。接着重复进行操作310至370以将单元布局填入半导体装置布局。此后，对半导体装置布局执行路由操作(routing operation)以将各单元连接至电源供应线且连接至其他单元，以及对各单元组件进行内连，从而使得半导体装置布局能够执行电路功能(circuit function)。
图4是说明根据一些实施例的制造半导体装置的示例性方法400的流程图。为易于理解，将进一步参照图1及图2来阐述方法400。应理解，方法400可应用于除图1及图2所示结构以外的结构。在操作410中，图案化模块270以垂直导电线130a、130e将衬底110的区域160之上的第一光掩模图案化。在操作410之前，方法400进一步包括：接收衬底110；在衬底110之上沉积第一光刻胶；在第一光刻胶之上沉积第一光掩模。在操作410之后，所述方法进一步包括：将第一光掩模的图案转移至第一光刻胶；移除第一光掩模；使用第一光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底110以形成介层孔(via hole)；以及剥除第一光刻胶。
在操作420中，图案化模块270以垂直导电线130b、130d、130g、130i将衬底110的区域170之上的第二光掩模图案化。区域170所具有的尺寸为区域160的尺寸的两倍。在操作420之前，方法400进一步包括：在衬底110之上沉积第二光刻胶；在第二光刻胶之上沉积第二光掩模。在操作420之后，方法400进一步包括：将第二光掩模的图案转移至第二光刻胶；移除第二光掩模；使用第二光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底110以形成介层孔；以及剥除第二光刻胶。
在操作430中，图案化模块270以垂直导电线130c、130f、130h将衬底110的区域170之上的第三光掩模图案化。在操作430之前，方法400进一步包括：在衬底110之上沉积第三光刻胶；在第三光刻胶之上沉积第三光掩模。在操作430之后，方法400进一步包括：将第三光掩模的图案转移至第三光刻胶；移除第三光掩模；使用第三光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底110以形成介层孔；以及剥除第三光刻胶。
方法400进一步包括在介层孔中沉积金属以形成垂直导电线130a至130i以及沉积金属以在衬底110的区域160之上形成一条水平导电线(即，导电线140b)且在衬底110的区域170之上形成两条水平导电线(即，导电线140c、140d)。
图5是根据一些实施例的半导体装置的单元的另一示例性布局500的示意图。半导体装置包括衬底510及单元520。如图5中所示，单元520被边界(由虚线表示)包围、具有高度(Hcell)及宽度(Wcell)、且包括第一导电层及第二导电层。
第一导电层配置在衬底110上方且包括各自实质上延伸垂直于衬底510的表面的垂直导电线530a至530j。第二导电层配置在第一导电层上方且包括排列成行且各自沿衬底510的长度延伸的水平导电线540a至540f。
为易于理解，将进一步参照图2及图5来阐述方法300。应理解，方法300可应用于除图2及图5所示结构以外的结构。在操作310中，输入接收模块210接收代表单元的布局500的输入。在操作320中，边界定义模块220定义包围垂直导电线530a至530j的边界550。
在操作330中，计算模块230执行模运算，所述模运算对表达式，n mod3，进行评估，其中n是上覆在被边界550包围的垂直导电线530a至530j上的水平导电线540b至540e的数目。在此实施例中，由于n＝4，因此计算模块230获得1。
在操作340中，划分模块240将上覆在被边界550包围的垂直导电线530a至530j上的水平导电线540b至540e划分成群组560、570。在此实施例中，划分模块240将水平导电线540b至540e划分成使得群组560、570从边界550的顶部至底部交替排列。由于在操作330中获得为1的值，因此划分模块240从边界550的顶部以群组560开始划分水平导电线540b至540e。如图5中所示，每一群组560具有一条水平导电线(即，导电线540b/540e)。群组570具有两条水平导电线(即，导电线540c、540d)。
流程进行至操作350。在操作350中，验证模块250验证被群组560中的水平导电线540b、540e上覆的垂直导电线530a、530b、530h、530i、530j是否遵从最小节距规则。若验证出垂直导电线530a、530b、530h、530i、530j遵从最小节距规则，则流程进行至操作360。反之，流程终止且须重新设计布局500。
在操作360中，验证模块250验证被群组570中的水平导电线540c、540d上覆的垂直导电线530c、530d、530e、530f、530g的布局是否能够针对双重图案化光刻进行分解。若验证出垂直导电线530c、530d、530e、530f、530g的布局能够针对双重图案化光刻进行分解，则流程进行至操作370。反之，流程终止且须重新设计布局500。
在操作370中，指配模块260将被群组560中的水平导电线540b、540e上覆的垂直导电线530a、530b、530h、530i、530j指配给第一光掩模。指配模块260进一步将被群组570中的水平导电线540c、540d上覆的垂直导电线530c、530e、530f指配给第二光掩模。指配模块260进一步将被群组570中的水平导电线540c、540d上覆的垂直导电线530d、530g指配给第三光掩模。
在针对三重图案化光刻对单元的布局500进行分解之后，将单元的布局500放置在半导体装置的布局中的一个位置处。接着重复进行操作310至370以将单元布局填入半导体装置布局。此后，对半导体装置布局执行路由操作以将各单元连接至电源供应线且连接至其他单元，以及对各单元组件进行内连，从而使得半导体装置布局能够执行电路功能。
图6是说明根据一些实施例的制造半导体装置的另一示例性方法600的流程图。为易于理解，将进一步参照图2及图5来阐述方法600。应理解，方法600可应用于除图2及图5所示结构以外的结构。在操作610中，图案化模块270以垂直导电线530a、530b、530h、530i、530j将衬底510的区域560之上的第一光掩模图案化。在操作610之前，方法600进一步包括：接收衬底510；在衬底510之上沉积第一光刻胶；在第一光刻胶之上沉积第一光掩模。在操作610之后，方法600进一步包括将第一光掩模的图案转移至第一光刻胶；移除第一光掩模；使用第一光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底510以形成介层孔；以及剥除第一光刻胶。
在操作620中，图案化模块270以垂直导电线530c、530e、530f将衬底510的区域570之上的第二光掩模图案化。每一区域560均具有第一尺寸。区域570位于区域560之间且具有为第一尺寸的两倍的第二尺寸。在操作620之前，方法600进一步包括：在衬底510之上沉积第二光刻胶；在第二光刻胶之上沉积第二光掩模。在操作620之后，方法600进一步包括：将第二光掩模的图案转移至第二光刻胶；移除第二光掩模；使用第二光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底510以形成介层孔；以及剥除第二光刻胶。
在操作630中，图案化模块270以垂直导电线530d、530g将衬底510的区域570之上的第三光掩模图案化。在操作630之前，方法600进一步包括：在衬底510之上沉积第三光刻胶；在第三光刻胶之上沉积第三光掩模。在操作630之后，方法600进一步包括：将第三光掩模的图案转移至第三光刻胶；移除第三光掩模；使用第三光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底510以形成介层孔；以及剥除第三光刻胶。
方法600更包括：在介层孔中沉积金属以形成垂直导电线530a至530j；以及在衬底510的区域560之上沉积金属以在衬底510的区域560中的每一者之上形成一条水平导电线(即，导电线540d/540e)且在衬底510的区域570之上形成两条水平导电线(即，导电线540c、540d)。
图7是根据一些实施例的半导体装置的单元的另一示例性布局700的示意图。半导体装置包括衬底710及单元720。如图7中所示，单元720被边界(由虚线表示)包围、具有高度(Hcell)及宽度(Wcell)且包括第一导电层及第二导电层。
第一导电层配置在衬底710上方且包括各自实质上延伸垂直于衬底710的表面的垂直导电线730a至730j。第二导电层配置在第一导电层上方且包括排列成行且各自沿衬底710的长度延伸的水平导电线740a至740g。
为易于理解，将进一步参照图2及图7来阐述方法300。应理解，方法300可应用于除图2及图7所示结构以外的结构。在操作310中，输入接收模块210接收代表布局700的输入。在操作320中，边界定义模块220定义包围垂直导电线730a至730j的边界750。
在操作330中，计算模块230执行模运算，所述模运算对表达式，n mod3，进行评估，其中n是上覆在被边界750包围的垂直导电线730a至730j上的水平导电线740b至740f的数目。在此实施例中，由于n＝5，因此计算模块230获得2。
在操作340中，划分模块240将上覆在被边界750包围的垂直导电线730a至730j上的水平导电线740b至740f划分成群组760、770。在此实施例中，划分模块240将水平导电线740b至740f划分成使得群组760、770从边界750的顶部至底部交替排列。由于在操作330中获得为2的值，因此划分模块240从边界750的顶部以群组770开始划分水平导电线740b至740f。如图7中所示，群组760具有一条水平导电线(即，导电线740d)。每一群组770具有两条水平导电线(即，导电线740b/740e、740c/740f)。
流程进行至操作350。在操作350中，验证模块250验证被群组760中的水平导电线740d上覆的垂直导电线730e、730f是否遵从最小节距规则。若验证出垂直导电线730e、730f遵从最小节距规则，则流程进行至操作360。反之，流程终止且须重新设计布局700。
在操作360中，验证模块250验证被群组570中的水平导电线740b、740c、740e、740f上覆的垂直导电线730a、730b、730c、730d、730g、730h、730i、730j的布局是否能够针对双重图案化光刻进行分解。若验证出垂直导电线730a、730b、730c、730d、730g、730h、730i、730j的布局能够针对双重图案化光刻进行分解，则流程进行至操作370。反之，流程终止且须重新设计布局700。
在操作370中，指配模块260将被群组760中的水平导电线740d上覆的垂直导电线730e、730f指配给第一光掩模。指配模块260进一步将被群组770中的水平导电线740b、740c、740e、740f上覆的垂直导电线730a、730c、730h、730j指配给第二光掩模。指配模块260进一步将被群组770中的水平导电线740c、740e上覆的垂直导电线730b、730d、730g、730i指配给第三光掩模。
在针对三重图案化光刻对单元的布局700进行分解之后，将单元的布局700放置在半导体装置的布局中的一个位置处。接着重复进行操作310至370以将单元布局填入半导体装置布局。此后，对半导体装置布局执行路由操作以将各单元连接至电源供应线且连接至其他单元，以及对各单元组件进行内连，从而使得半导体装置布局能够执行电路功能。
图8是根据一些实施例的制造半导体装置的示例性方法800的流程图。为易于理解，将进一步参照图2及图7来阐述方法800。应理解，方法800可应用于除图2及图7所示结构以外的结构。在操作810中，图案化模块270以垂直导电线730e、730f将衬底710的区域760之上的第一光掩模图案化。在操作810之前，方法800进一步包括：接收衬底710；在衬底710之上沉积第一光刻胶；在第一光刻胶之上沉积第一光掩模。在操作810之后，方法800进一步包括：将第一光掩模的图案转移至第一光刻胶；移除第一光掩模；使用第一光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底710以形成介层孔；以及剥除第一光刻胶。
在操作820中，图案化模块270以垂直导电线730a、730c、730h、730j将衬底710的区域770之上的第二光掩模图案化。区域760位于区域770之间且具有第一尺寸。每一区域770均具有为第一尺寸的两倍的第二尺寸。在操作820之前，方法800进一步包括：在衬底710之上沉积第二光刻胶；在第二光刻胶之上沉积第二光掩模。在操作820之后，方法800进一步包括：将第二光掩模的图案转移至第二光刻胶；移除第二光掩模；使用第二光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底710以形成介层孔；以及剥除第二光刻胶。
在操作830中，图案化模块270以垂直导电线730b、730d、730g、730i将衬底710的区域770之上的第三光掩模图案化。在操作830之前，方法800进一步包括：在衬底710之上沉积第三光刻胶；在第三光刻胶之上沉积第三光掩模。在操作830之后，方法800进一步包括：将第三光掩模的图案转移至第三光刻胶；移除第三光掩模；使用第三光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底710以形成介层孔；以及剥除第三光刻胶。
方法800进一步包括：在介层孔中沉积金属以形成垂直导电线730a至730j；以及在衬底710的区域760之上沉积金属以在所述衬底的区域760之上形成一条水平导电线(即，导电线740d)且在衬底710的区域770中的每一者之上形成两条水平导电线(即，导电线740b/740e、740c/740f)。
图9是根据一些实施例的半导体装置的单元的另一示例性布局900的示意图。半导体装置包括衬底910及单元920。如图9中所示，单元920被边界(由虚线表示)包围、具有高度(Hcell)及宽度(Wcell)、且包括第一导电层及第二导电层。
第一导电层配置在衬底910上方且包括各自实质上延伸垂直于衬底910的表面的垂直导电线930a至930k。第二导电层配置在第一导电层之上且包括排列成行且各自沿衬底910的长度延伸的水平导电线940a至940h。
为易于理解，将进一步参照图2及图9来阐述方法300。应理解，方法300可应用于除图2及图9所示结构以外的结构。在操作310中，输入接收模块210接收代表布局900的输入。在操作320中，边界定义模块220定义包围垂直导电线930a至930k的边界950。
在操作330中，计算模块230执行模运算，所述模运算对表达式，n mod3，进行评估，其中n是上覆在被边界950包围的垂直导电线930a至930k上的水平导电线940b至940g的数目。在此实施例中，由于n＝6，因此计算模块230获得0。
在操作340中，划分模块240将上覆在被边界950包围的垂直导电线930a至930k上的水平导电线940b至940g划分成群组960、970。在此实施例中，划分模块240将水平导电线940b至940g划分成使得群组960、970从边界950的顶部至底部交替排列。由于在操作330中获得为0的值，因此划分模块240从边界950的顶部以第一群组960开始划分水平导电线940b至940g。如图9中所示，每一群组960具有一条水平导电线(即，导电线940b/940e)。每一群组970具有两条水平导电线(即，导电线940c/940f、940d/940g)。
流程进行至操作350。在操作350中，验证模块250验证被群组960中的水平导电线940b、940e上覆的垂直导电线930a、930b、930g是否遵从最小节距规则。若验证出垂直导电线930a、930b、930g遵从最小节距规则，则流程进行至操作360。反之，流程终止且须重新设计布局900。
在操作360中，验证模块250验证被群组970中的水平导电线940c、940d、940f、940g上覆的垂直导电线930c、930d、930e、930f、930h、930i、930j、930k的布局是否能够针对双重图案化光刻进行分解。若验证出垂直导电线930c、930d、930e、930f、930h、930i、930j、930k的布局能够针对双重图案化光刻进行分解，则流程进行至操作370。反之，流程终止且须重新设计布局900。
在操作370中，指配模块260将被群组960中的水平导电线940b、940e上覆的垂直导电线930a、930b、930g指配给第一光掩模。指配模块260进一步将被群组970中的水平导电线940c、940f上覆的垂直导电线930c、930e、930h、930j指配给第二光掩模。指配模块260进一步将被群组970中的水平导电线940c、940d、940f、940g上覆的垂直导电线930d、930f、930i、930k指配给第三光掩模。
在针对三重图案化光刻对单元的布局900进行分解之后，将单元的布局900放置在半导体装置的布局中的一个位置处。接着重复进行操作310至370以将单元布局填入半导体装置布局。此后，对半导体装置布局执行路由操作以将各单元连接至电源供应线且连接至其他单元，以及对各单元组件进行内连，从而使得半导体装置布局能够执行电路功能。
图10是根据一些实施例的制造半导体装置的示例性方法1000的流程图。为易于理解，将进一步参照图2及图9来阐述方法1000。应理解，方法1000可应用于除图2及图9所示结构以外的结构。在操作1010中，图案化模块270以垂直导电线930a、930b、930g将衬底910的区域960之上的第一光掩模图案化。在操作1010之前，方法1000进一步包括：接收衬底910；在衬底910之上沉积第一光刻胶；在第一光刻胶之上沉积第一光掩模。在操作1010之后，方法1000进一步包括：将第一光掩模的图案转移至第一光刻胶；移除第一光掩模；使用第一光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底910以形成介层孔；以及剥除第一光刻胶。
在操作1020中，图案化模块270以垂直导电线930c、930e、930h、930j将衬底910的区域970之上的第二光掩模图案化。区域960、970交替排列。每一区域960均具有第一尺寸。每一区域970均具有为第一尺寸的两倍的第二尺寸。在操作1020之前，方法1000进一步包括：在衬底910之上沉积第二光刻胶；在第二光刻胶之上沉积第二光掩模。在操作1020之后，方法1000进一步包括：将第二光掩模的图案转移至第二光刻胶；移除第二光掩模；使用第二光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底910以形成介层孔；以及剥除第二光刻胶。
在操作1030中，图案化模块270以垂直导电线930d、930f、930i、930k将衬底910的区域970之上的第三光掩模图案化。在操作1030之前，方法1000进一步包括：在衬底910之上沉积第三光刻胶；在第三光刻胶之上沉积第三光掩模。在操作1030之后，方法1000进一步包括：将第三光掩模的图案转移至第三光刻胶；移除第三光掩模；使用第三光刻胶作为掩模例如通过刻蚀模块280来刻蚀衬底910以形成介层孔；以及剥除第三光刻胶。
方法1000进一步包括：在介层孔中沉积金属以形成垂直导电线930a至930k；以及在衬底910的区域960之上沉积金属以在衬底910的区域960中的每一者之上形成一条水平导电线(即，导电线940b/940e)且在衬底910的区域970中的每一者之上形成两条水平导电线(即，导电线940c/940f、940d/940g)。
在一些实施方式中，一种对布局进行分解以进行多次图案化光刻的方法包括：接收代表半导体装置的布局的输入，所述布局包括单元的多条导电线，所述导电线中的第一组导电线被所述导电线中的第二组导电线上覆；将所述第二组导电线划分成多个群组，其中第一群组具有与第二群组不同数目的来自所述第二组的导电线；将被所述第一群组的导电线上覆的所述第一组中的导电线指配给第一光掩模；以及将被所述第二群组的导电线上覆的所述第一组中的导电线指配给第二光掩模及第三光掩模。
在一些实施方式中，所述的方法进一步包括执行模运算，所述模运算评估表达式，n mod 3，其中n是所述第二组中的导电线的数目。在一些实施方式中，所述的方法进一步包括定义包围所述第一组导电线的边界，其中当执行所述模运算获得为0或1的值时，对所述第二组导电线的划分会从所述边界的顶部以第一群组开始划分所述第二组导电线。在一些实施方式中，所述的方法进一步包括定义包围所述第一组导电线的边界，其中当执行所述模运算获得为2的值时，对所述第二组导电线的划分是从所述边界的顶部以第二群组开始划分所述第二组导电线。在一些实施方式中，所述的方法进一步包括验证被所述第一群组的导电线上覆的所述第一组中的导电线的图案是否能够利用单个光掩模转移至光刻胶。在一些实施方式中，所述的方法进一步包括验证被所述第二群组的导电线上覆的所述第一组中的导电线的布局是否能够针对双重图案化微影进行分解。
在一些实施方式中，一种系统包括输入接收模块、划分模块以及图案化模块。所述输入接收模块被配置成接收代表半导体装置的布局的输入，所述布局包括单元的多条导电线，所述导电线中的第一组导电线被所述导电线中的第二组导电线上覆。所述划分模块耦合至所述输入接收模块且被配置成将所述第二组导电线划分成多个群组，第一群组具有与第二群组不同数目的来自所述第二组的导电线。所述图案化模块耦合至所述划分模块且被配置成以被所述第一群组的导电线上覆的所述第一组中的导电线将第一光掩模图案化、以及以被所述第二群组的导电线上覆的所述第一组中的导电线将第二光掩模及第三光掩模图案化。
在一些实施方式中，所述的系统进一步包括指配模块，所述指配模块耦合在所述划分模块与所述图案化模块之间且被配置成将被所述第一群组的导电线上覆的所述第一组中的导电线指配给所述第一光掩模。在一些实施方式中，所述的系统进一步包括指配模块，所述指配模块耦合在所述划分模块与所述图案化模块之间且被配置成将被所述第二群组的导电线上覆的所述第一组中的导电线指配给第二光掩模及第三光掩模。在一些实施方式中，所述的系统进一步包括计算模块，所述计算模块耦合在所述输入接收模块与所述划分模块之间且被配置成执行模运算，所述模运算评估表达式，n mod 3，其中n是所述第二组中的导电线的数目。在一些实施方式中，所述的系统进一步包括边界定义模块，所述边界定义模块耦合在所述输入接收模块与所述计算模块之间且被配置成定义包围所述第一组导电线的边界，其中当所述计算模块获得为0或1的值时，所述划分模块会从所述边界的顶部以第一群组开始划分所述第二组导电线。在一些实施方式中，所述的系统进一步包括边界定义模块，所述边界定义模块耦合在所述输入接收模块与所述计算模块之间且被配置成定义包围所述第一组导电线的边界，其中当所述计算模块获得为2的值时，所述划分模块是从所述边界的顶部以第二群组开始划分所述第二组导电线。在一些实施方式中，所述的系统进一步包括验证模块，所述验证模块耦合在所述划分模块与所述图案化模块之间且被配置成验证被所述第一群组的导电线上覆的所述第一组中的导电线的图案是否能够利用单个光掩模转移至光刻胶。在一些实施方式中，所述的系统进一步包括验证模块，所述验证模块耦合在所述划分模块与所述图案化模块之间且被配置成验证被所述第二群组的导电线上覆的所述第一组中的导电线的布局是否能够针对双重图案化微影进行分解。在一些实施方式中，所述图案化模块进一步被配置成将所述第一光掩模的图案、所述第二光掩模的图案及所述第三光掩模的图案分别转移至第一光刻胶、第二光刻胶及第三光刻胶，所述系统进一步包括刻蚀模块，所述刻蚀模块耦合至所述图案化模块且被配置成使用所述第一光刻胶、所述第二光刻胶及所述第三光刻胶作为掩模来刻蚀衬底以形成介层孔。
在一些实施方式中，一种制造半导体装置的方法包括以单元的第一导电线的布局将衬底的第一区域之上的第一光掩模图案化；以所述单元的第二导电线的布局将所述衬底的第二区域之上的第二光掩模图案化，其中所述衬底的所述第二区域所具有的尺寸实质上为所述衬底的所述第一区域的尺寸的两倍；以及以所述单元的第三导电线的布局将所述衬底的所述第二区域之上的第三光掩模图案化。
在一些实施方式中，所述的方法进一步包括将所述第一光掩模的图案、所述第二光掩模的图案及所述第三光掩模的图案分别转移至第一光刻胶、第二光刻胶及第三光刻胶。在一些实施方式中，所述的方法进一步包括使用所述第一光刻胶、所述第二光刻胶及所述第三光刻胶作为掩模来刻蚀所述衬底以形成介层孔。在一些实施方式中，所述的方法进一步包括在所述介层孔中沉积金属以形成所述第一导电线、所述第二导电线及所述第三导电线。在一些实施方式中，所述的方法进一步包括在所述衬底之上沉积金属以在所述衬底的所述第一区域之上形成第一群组的导电线以及在所述衬底的所述第二区域之上形成第二群组的导电线，其中所述第一群组具有与所述第二群组不同的导电线数目。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明实施例的各个方面。所属领域中的技术人员应知，其可容易地使用本发明实施例作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明实施例的精神及范围，而且他们可在不背离本发明实施例的精神及范围的条件下对其作出各种改变、代替、及变更。

Claims (1)

1.一种对布局进行分解以进行多次图案化光刻的方法，其特征在于，所述方法包括：
接收代表半导体装置的布局的输入，所述布局包括单元的多条导电线，所述导电线中的第一组导电线被所述导电线中的第二组导电线上覆；
将所述第二组导电线划分成多个群组，其中第一群组具有与第二群组不同数目的来自所述第二组的导电线；
将被所述第一群组的导电线上覆的所述第一组中的导电线指配给第一光掩模；以及
将被所述第二群组的导电线上覆的所述第一组中的导电线指配给第二光掩模及第三光掩模。
CN201710366924.7A 2016-11-29 2017-05-23 对布局进行分解以进行用以转移光掩模图案至光刻胶的多次图案化光刻 Active CN108121168B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427177P 2016-11-29 2016-11-29
US62/427,177 2016-11-29
US15/456,883 2017-03-13
US15/456,883 US10275562B2 (en) 2016-11-29 2017-03-13 Method of decomposing a layout for multiple-patterning lithography

Publications (2)

Publication Number Publication Date
CN108121168A true CN108121168A (zh) 2018-06-05
CN108121168B CN108121168B (zh) 2021-11-02

Family

ID=62190235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710366924.7A Active CN108121168B (zh) 2016-11-29 2017-05-23 对布局进行分解以进行用以转移光掩模图案至光刻胶的多次图案化光刻

Country Status (3)

Country Link
US (3) US10275562B2 (zh)
CN (1) CN108121168B (zh)
TW (1) TWI703616B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10275562B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099538A1 (en) * 2004-11-05 2006-05-11 Park Joon-Soo Methods of performing a photolithography process for forming asymmetric patterns and methods of forming a semiconductor device using the same
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN102799061A (zh) * 2011-05-27 2012-11-28 联华电子股份有限公司 双重曝光制作工艺的光掩模组及其形成方法
CN103728828A (zh) * 2012-10-15 2014-04-16 旺宏电子股份有限公司 具有光学隔离的通道孔与邻近修正特征的掩模及制造方法
CN105304623A (zh) * 2014-05-27 2016-02-03 台湾积体电路制造股份有限公司 用于集成电路的布局设计的系统和方法
TW201606936A (zh) * 2014-05-19 2016-02-16 台灣積體電路製造股份有限公司 電路導線
US20160247714A1 (en) * 2015-02-20 2016-08-25 Qualcomm Incorporated Electron-beam (e-beam) based semiconductor device features

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US6194105B1 (en) * 1999-05-20 2001-02-27 Tower Semiconductor Ltd. Method of forming reticle from larger size reticle information
US6225013B1 (en) * 1999-05-20 2001-05-01 Tower Semiconductor Ltd. Stitching design rules for forming interconnect layers
US6873400B2 (en) * 2000-02-02 2005-03-29 Nikon Corporation Scanning exposure method and system
US6760638B1 (en) * 2000-05-16 2004-07-06 Esko Graphics, Nv Method and apparatus for resolving overlaps in a layout containing possibly overlapping designs
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP5294489B2 (ja) * 2009-12-14 2013-09-18 株式会社ブイ・テクノロジー 露光方法及び露光装置
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
US9405879B2 (en) * 2014-04-01 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary layout
JP6615001B2 (ja) * 2016-02-24 2019-12-04 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US10275562B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography
US10360337B2 (en) * 2017-11-22 2019-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming conductive grid of integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099538A1 (en) * 2004-11-05 2006-05-11 Park Joon-Soo Methods of performing a photolithography process for forming asymmetric patterns and methods of forming a semiconductor device using the same
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN102799061A (zh) * 2011-05-27 2012-11-28 联华电子股份有限公司 双重曝光制作工艺的光掩模组及其形成方法
CN103728828A (zh) * 2012-10-15 2014-04-16 旺宏电子股份有限公司 具有光学隔离的通道孔与邻近修正特征的掩模及制造方法
TW201606936A (zh) * 2014-05-19 2016-02-16 台灣積體電路製造股份有限公司 電路導線
CN105304623A (zh) * 2014-05-27 2016-02-03 台湾积体电路制造股份有限公司 用于集成电路的布局设计的系统和方法
US20160247714A1 (en) * 2015-02-20 2016-08-25 Qualcomm Incorporated Electron-beam (e-beam) based semiconductor device features

Also Published As

Publication number Publication date
CN108121168B (zh) 2021-11-02
US20190251228A1 (en) 2019-08-15
US10275562B2 (en) 2019-04-30
US20200125787A1 (en) 2020-04-23
US10515186B2 (en) 2019-12-24
TW201820400A (zh) 2018-06-01
US20180150590A1 (en) 2018-05-31
TWI703616B (zh) 2020-09-01
US10977420B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN108073754B (zh) 设计布局的方法
US20140282289A1 (en) Cell boundaries for self aligned multiple patterning abutments
US8327301B2 (en) Routing method for double patterning design
TWI581053B (zh) 用於遮罩感知佈線之方法及裝置
US9530727B2 (en) Conductive line routing for multi-patterning technology
US9223924B2 (en) Method and system for multi-patterning layout decomposition
US8601408B2 (en) Method and system for replacing a pattern in a layout
JP2009049341A (ja) 半導体集積回路の設計方法及び設計システム
JP2001267321A (ja) 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP2010278189A (ja) 半導体集積回路の設計方法及び設計システム
JP2002208639A (ja) 集積回路に相互接続ラインを形成する方法と装置
JP2016004833A (ja) 配線基板及びその製造方法
CN108475664A (zh) 具有用于贴装芯片集的位点图案的中介层
US8239809B2 (en) 3-dimensional integrated circuit designing method
CN108121168A (zh) 对布局进行分解以进行多次图案化光刻的方法
EP0926736B1 (en) Semiconductor integrated circuit having thereon on-chip capacitors
JP2002176102A (ja) ダミーパターンを有する半導体装置及びダミーパターン配置方法
JP2009245961A (ja) 半導体集積回路
US9892966B1 (en) Metal only post-mask ECO for integrated circuit
JP5337119B2 (ja) 半導体集積回路及びｉ／ｏブロック配置方法
JP2014072420A (ja) マスクデータの作成方法及び集積回路装置の製造方法
JP2001267322A (ja) 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JPWO2012160736A1 (ja) 半導体装置
US20140075395A1 (en) Semiconductor integrated circuit design apparatus, semiconductor integrated circuit design method, and storage medium
JP2011049426A (ja) 半導体装置の設計方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant