CN108090010A - 总线装置、处理方法、设置方法和设置系统 - Google Patents

总线装置、处理方法、设置方法和设置系统 Download PDF

Info

Publication number
CN108090010A
CN108090010A CN201711180965.3A CN201711180965A CN108090010A CN 108090010 A CN108090010 A CN 108090010A CN 201711180965 A CN201711180965 A CN 201711180965A CN 108090010 A CN108090010 A CN 108090010A
Authority
CN
China
Prior art keywords
address
message
bus
response
default
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711180965.3A
Other languages
English (en)
Other versions
CN108090010B (zh
Inventor
大卫·格兰特·考克斯
纳塔莉·阿布里
埃尔温·胡贝尔
卡尔·诺林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN108090010A publication Critical patent/CN108090010A/zh
Application granted granted Critical
Publication of CN108090010B publication Critical patent/CN108090010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer Hardware Design (AREA)

Abstract

公开了一种总线装置、处理方法、设置方法和设置系统。具有可编程地址的总线装置包括：总线通信电路，其连接至总线端子；第一引脚端子；存储器，其具有第一寄存器和第二寄存器，第一寄存器存储有第一地址；以及状态逻辑电路。状态逻辑电路在第一引脚端子上检测芯片选择信号，在芯片选择信号有效时通过总线通信电路接收第一消息，确定第一消息指示地址设置命令，并且响应于第一消息中的目标地址与第一地址匹配而在第二寄存器中将第一消息中的地址值保存为第二地址。状态逻辑电路还响应于通过总线通信电路接收的第二消息的目标地址与第二地址匹配而对第二消息进行处理。

Description

总线装置、处理方法、设置方法和设置系统
技术领域
本发明一般涉及用于设置总线装置的地址的系统和方法，并且在特定的实施方式中涉及一种使用总线消息来设置总线装置的地址的系统和方法。
背景技术
在许多电子系统中，设置有总线并且多个部件连接至总线。总线提供了部件可以彼此通信的途径。在诸如集成电路间(I2C)总线、串行外设接口(SPI)总线、系统管理总线(SMBus或SMB)、直接存储器访问(DMA)、电源管理总线(PMBus))等上的主从式总线布置中，一个或更多个主装置与一个或更多个从装置进行通信。与从装置通信的主装置通过借助于总线上的消息中的地址或借助于总线外侧的专用消息传送引脚对从装置进行寻址来发起通信。当在诸如I2C总线的总线上对从装置进行寻址时，主装置可以通过总线线路上的功率电平来发出对总线的控制信号，然后可以发送具有目标从装置的地址、命令和数据的分组。用于通过总线与从装置通信的地址可以由系统总线管理实体来分配，并且地址通常被分配给特定类型的装置或特定类别的装置。因此，相同型号、类型或制造商的多个装置可能被分配相同的地址。
发明内容
根据一个实施方式的装置包括：总线通信电路，其连接至总线端子；第一引脚端子；存储器，其具有第一寄存器和第二寄存器，第一寄存器存储有第一地址；状态逻辑电路，其与存储器、第一引脚端子和总线通信电路相连接。状态逻辑电路具有在第一引脚端子上检测芯片选择信号并且在芯片选择信号有效(assert)时通过总线通信电路接收第一消息的电路。状态逻辑电路还具有确定第一消息指示地址设置命令并且响应于第一消息中的目标地址与第一地址匹配而在第二寄存器中将第一消息中的地址值保存为第二地址的电路。状态逻辑电路还具有响应于通过总线通信电路接收的第二消息的目标地址与第二地址匹配而对第二消息进行处理的电路。
根据一个实施方式的方法包括使芯片选择信号对与总线连接的第一从装置的芯片选择引脚有效，其中芯片选择信号被发送至总线外侧的芯片选择引脚；以及通过在芯片选择信号有效时在总线上向第一从装置发送第一消息来设置第一从装置的第一地址。第一消息包括第一从装置的默认地址、用于设置第一地址的命令以及表示第一地址的数据值。根据该实施方式的方法还包括：在使芯片选择信号无效之后通过总线向第一从装置发送第二消息，第二消息使用所述第一地址来被寻址。
根据一个实施方式的方法包括通过具有总线端子和与总线端子分开的第一引脚端子的装置来检测芯片选择信号在第一引脚端子处是否有效；由装置在总线端子上并且在芯片选择信号有效时接收包括目标地址的第一消息、用于在装置上设置第一地址的命令以及表示第一地址的数据值；以及响应于第一消息的目标地址与装置的默认地址匹配，在装置的第一寄存器中将数据值保存为第一地址。方法还包括：响应于由装置在正常工作期间在总线端子上接收的第二消息的目标地址与第一地址匹配，由装置对第二消息进行处理。
根据一个实施方式的方法包括：接收由装置在总线上发送的第一消息，装置与总线连接并且在其上存储有与装置的默认地址不同的第一可编程地址；响应于配置检查值未被设置而将第一消息中的第一目标地址与默认地址进行比较；以及响应于第一目标地址与默认地址相匹配并且配置检查值未被设置而对第一消息进行处理。方法还包括响应于配置检查值被设置而将第一目标地址与第一可编程地址进行比较；以及响应于第一目标地址与第一可编程地址匹配并且配置检查值被设置而对第一消息进行处理。
根据一个实施方式的系统包括：总线；连接至总线的多个从装置，多个从装置中的每一个具有默认地址和与总线分开的输入引脚。多个从装置中的每一个被配置成通过总线接收消息。根据该实施方式的系统还包括控制电路，控制电路连接至总线并且通过与总线分开的多条线中的一条线分别连接至多个从装置中的每一个的输入引脚，并且控制电路被配置成使通向多个从装置中的目标从装置的那条线上的信号有效，并且当信号有效时，利用目标从装置的默认地址而在总线上发送指示地址设置命令的第一消息。多个从装置中的每一个还被配置成：当信号对相应的从装置有效时，响应于第一消息的目标地址与多个从装置中的相应一个的默认地址匹配而将来自第一消息的值保存为第一地址。
附图说明
为了更全面地理解本发明内容及其优点，现在参考以下结合附图进行的描述，在附图中：
图1是示出了根据一些实施方式的包括具有可编程地址的从装置的系统的图；
图2是示出了根据一些实施方式的包括具有可编程地址的从装置的系统的图；
图3A是示出了根据一些实施方式的具有用于可编程寻址的电路的装置的图；
图3B是示出了根据一些实施方式的具有可编程可寻址从栅极驱动器的系统的图；
图4是示出了根据一些实施方式的用于对从装置上的地址进行编程的方法的流程图；
图5是示出了根据一些实施方式的用于对从装置设置可编程地址的方法的流程图；以及
图6是示出了根据一些实施方式的使用编程的地址对消息进行处理的方法的图。
具体实施方式
随着电子装置构建有先进的特征和更强大的功能，越来越多地在单个系统中使用诸如总线从装置之类的重复部件。然而，当在总线上提供有特定类型的从装置的多个实例时，主装置必须单独对每个从装置进行寻址。在总线上具有不止一个相同的从装置时，必须为每个从装置定义不同的地址。用于通过总线对从装置进行寻址的默认地址可以由标准化组织或系统总线管理实体来分配，并且地址通常被分配给特定类型的从装置或特定类别的从装置。因此，具有相同型号、类型或制造商的多个从装置可能被分配相同的地址。当在系统中提供了具有相同型号或部件号、或来自特定制造商的多个从装置时，从装置可以具有相同的默认地址。
关于所公开的具有可编程地址的从装置的实施方式提供了一种系统，其中所有相连的从装置可以具有不同的现行(active)地址以避免被同时寻址。这避免了需要提供具有不同硬编程地址的从装置，以允许多个相同类型的从装置在总线上。提供可编程地址避免了与硬编程地址相关的增加的芯片面积的补给费用。另外，可编程地址避免了需要向标准化组织或管理实体注册总线接口的寄存器。因此，客户或最终用户可以与标准化组织或管理实体分开地分配其自己的地址。所公开的具有可编程地址的从装置的实施方式还提供了通过总线来设置各个从装置的地址的能力。在一些实施方式中，如果从装置地址未被配置并且芯片选择被设置，则仅收听到默认地址。一旦配置了现行地址，芯片选择引脚就不再作为芯片选择引脚，而是可用于附加功能。这避免了需要额外的外部专用地址引脚来将芯片配置到不同的地址，这对于引脚受限的封装可能不实际或者不经济。
本文公开的实施方式在从装置中提供可编程地址，使得每个从装置可以被单独寻址而没有冲突。因此，在制造时可能具有相同默认地址的从装置可以设置有现行地址，使得当从装置被包括在较大的系统中时，从装置将不会试图处理指向其他从装置的指令。在一些实施方式中，所有重复的从装置可以使用默认的相同地址来启动。然而，对于应答该初始地址的特定的从装置，可以启用边带芯片选择。在一些实施方式中，该边带信号是正常功能的一个引脚或多个引脚。然而，在启动时，除了芯片选择之外，正常功能引脚不起作用。边带是指该芯片选择信号通常不是总线接口规范的一部分这一事实。一旦通过总线对使启用了其芯片选择引脚的从装置进行寻址，从装置就可以被编程为具有不同的地址。在从装置编程有新的独有或有效的地址后，从装置仅应答该地址并且不再需要芯片选择引脚。当现行地址被设置时，作为芯片选择使用的一个或多个引脚可被用于其原始的或附加的功能目的。可以对总线上的每个相同的从装置执行该处理，使得所有的从装置具有不同的地址。因此，可以提供相同的从装置，用于随后将可用地址从默认地址编程为每个从装置的独有现行地址，这避免了伴随硬编程地址的补给问题。此外，通过总线对每个从装置的地址进行编程，并使用通常功能的引脚作为芯片选择，避免了需要额外的外部寻址或芯片选择引脚。因此，用户、系统厂商或系统集成商可以根据需要为从装置定义地址，在无需注册地址的情况下，这些从装置具有面积小且引脚数量减少的解决方案。
图1是示出根据一些实施方式的包括具有可编程地址的从装置106的系统100的图。在一个实施方式中，系统100具有连接至总线102的控制电路104。在一些实施方式中，总线102是集成电路间(I2C)总线、串行外设接口(SPI)总线、系统管理总线(SMBus或SMB)、直接存储器访问(DMA)、电源管理总线(PMBus)等。例如，在总线是I2C总线的情况下，总线102可以具有四条导线，包括：接地线或公共接地；作为电源电压线的Vcc线，其具有大于接地的约1.2伏至约5.5伏的电压；串行数据(SDA)线和串行时钟(SCL)线。控制电路104可以是诸如处理器、微控制器、逻辑电路、状态机等的主装置。包括例如第一从装置106A、第二从装置106B或任何数量的其他从装置106N的一个或更多个从装置106可以连接至总线102。从装置106可以是例如栅极驱动器、发光二极管(LED)驱动器、电压驱动器、处理器、存储器装置、通信装置、传感器、数模转换器(DAC)、模数转换器(ADC)、通信驱动器等。例如，在从装置是栅极驱动器的情况下，栅极驱动器可以连接至总线并用于控制晶体管或电路的栅极。总线可以用于向栅极驱动器从装置发出命令以重置装置，执行紧急停机，使栅极驱动器关断或接通，对栅极驱动器执行配置或诊断等。
控制电路104可以使用符合总线102的特定协议要求的协议与从装置106通信。例如，对于I2C总线，控制电路104可以使用I2C协议，并且可以发布携带目标从装置106的地址的一个或更多个地址帧以及从装置在地址帧中的地址处读取的一个或更多个命令和数据帧。在一些实施方式中，从装置106可以是可编程的，从而可以通过总线设置标识各个从装置106的现行地址。
控制电路104通过使一个或更多个芯片选择引脚为有效或者在一个或更多个芯片选择引脚上发送信号来发起对每个从装置106的地址的编程。在一些实施方式中，从装置106的芯片选择引脚是在从装置106的正常操作期间具有其他功能的引脚。控制电路104对于单个从装置106使芯片选择引脚为有效以通知特定从装置地址编程正在传入，并且唯一地标识可以与一个或更多个其他从装置106共享默认地址的单个从装置106。芯片选择引脚与总线102分开或隔开，以允许使芯片选择引脚为有效同时使消息被发送至从装置106。当对于目标从装置106使芯片选择引脚为有效时，控制电路104向目标从装置发送消息以设置或编程从装置106中的现行地址。在一些实施方式中，消息可以包括目标从装置106的默认地址、设置现行地址的命令和/或现行地址的数据值。在设置特定从装置106的现行地址之后，可以使芯片选择引脚置为无效或释放芯片选择引脚，并且针对一个或更多个其他从装置106重复该过程。另外，每个从装置106还可以具有一个或更多个可编程组地址。组地址与现行地址或默认地址是分开的，并且是除了现行地址或默认地址以外也包含在内的地址。从装置106响应于以组地址接收的消息。组地址允许设置由多个从装置共享的地址，使得控制电路可以利用单个命令或消息来控制多个从装置。例如，在总线上设置多个电压驱动器的系统中，每个单独的从装置可以具有不同的现行地址，但是具有相同的组地址。因此，每个单独的电压驱动器从装置可以使用从装置的现行地址被控制成具有唯一的电压输出，但是可以使用具有组地址的组关断命令将电压驱动器从装置组作为一个组来关断。每个电压驱动器从装置接收组关断消息，确定消息中的地址与从装置中的组地址匹配，然后对组关断消息进行处理。在该示例中，每个电压驱动器从装置的现行地址彼此不同，并且都与组地址不同。
各个从装置106的地址可以被设置一次或者多次。因此，在一些实施方式中，可以在制造期间设置从装置106的地址，以例如定制用于制造电子电路的从装置。在其他实施方式中，可以在从装置106被用于制造更大的系统时、在系统的第一次使用期间、或者在系统制造的初始化或编程阶段期间设置从装置的地址。在其他实施方式中，从装置106的地址可以即时(on-the-fly)设置，或者在使用期间设置。例如，系统的主装置或控制电路104可以响应于编程信号在系统第一次被启动时设置从装置106中的每一个的地址，或者主装置可以在每次系统启动时设置或初始化从装置106中的每一个的地址。每个从装置106可以存储经编程的地址作为易失性或非易失性存储器中的现行地址，该现行地址可以由对通信或逻辑进行处理的相应从装置中的逻辑部访问。
向从装置106中的每一个提供独有地址允许例如向第一从装置106A分配与分配给第二从装置106B或其他从装置106N的地址不同的地址。从装置106确定是否已经设置有效的或经编程的地址，并且在正常工作期间使用经编程的地址来处理消息，而不是使用在制造期间分配给从装置的默认地址。
图2是示出根据一些实施方式的包括具有可编程地址的从装置106的系统200的图。系统200具有控制电路104，控制电路104具有例如主装置202和连接至主装置202的地址逻辑部204。主装置202连接至总线102并通过总线102使用总线兼容协议与从装置106通信。在一些实施方式中，地址逻辑部204是解码器、逻辑门链等，其从主装置获取地址或其他信号并将其转换成对单个从装置106A...106N进行寻址的信号。另外，在一些实施方式中，例如其中每个从装置106具有多个芯片选择引脚的系统200，地址逻辑部204在多个分立的线上提供信号以同时使目标从装置的所有芯片选择引脚为有效或设置目标从装置的所有芯片选择引脚。因此，用于从装置106的第一芯片选择引脚可以由第一线206上的信号驱动，并且用于从装置的第二芯片选择引脚可以由与第一线206分开的第二线208上的信号驱动。应当理解的是，可以使用任何信号来使芯片选择引脚为有效，并且使目标从装置上的多个引脚为有效的信号可以是不同的。例如，栅极驱动器控制引脚和就绪指示器引脚可以作为芯片选择引脚进行操作，并且可以由地址逻辑部204通过将栅极驱动器控制引脚保持为高和将就绪指示器引脚保持为低来置为有效。在这样的示例中，栅极驱动器控制引脚是在正常工作期间由控制电路104驱动的从装置的输入引脚以接通或关断该从装置的输出。就绪指示器引脚可以是从装置106的输出引脚，并且可以在正常工作期间由从装置106内的逻辑部驱动以指示从装置106准备好工作或准备好接收命令。在一些实施方式中，芯片选择引脚是输入引脚和输出引脚的组合，以使得引脚的组合不会被无意地同时驱动来指示引脚被用作芯片选择引脚。
当目标从装置106的芯片选择引脚正被驱动时，主装置202通过总线向目标从装置106发送命令以设置现行地址或组地址。在一些实施方式中，用于目标从装置的芯片选择引脚可以被保持为有效，同时用于设置现行地址和组地址的多个命令被发布至目标从装置。另外，在设置每个地址之后，目标从装置可以确认现行地址或组地址设置正确。
图3A是示出根据一些实施方式的具有用于可编程寻址的电路的装置300的图。在该实施方式中，装置300可以是被配置成接收设置地址的命令并且响应于去往已编程地址的消息的从装置。在一些实施方式中，装置300包括控制装置的逻辑操作(例如，确定传入消息是否被寻址到装置，处理所接收的命令等)的状态逻辑部304。在一些实施方式中，状态逻辑部304可以是如下逻辑状态机：其由分立的逻辑部件形成，形成为诸如专用电路、可编程逻辑阵列或门阵列的集成电路，使用在处理器、微控制器或其他计算装置等上执行的软件实施。在一些实施方式中，状态逻辑部304还处置或处理传入的命令并使装置300响应于命令或作用于命令。
状态逻辑部304连接至总线通信电路302，该总线通信电路302通过一个或更多个总线端子308处置总线上的输入和输出信号。总线通信电路302可以接收来自状态逻辑部304的数据以在总线上传输，并且可以以总线兼容协议处理信令转换。类似地，总线通信电路302接收来自总线的消息，并将消息中的数据发送至状态逻辑部304以进行处理或处置。状态逻辑部304可以使用总线通信电路302处理这些命令并且通过总线进行响应，或者可以通过例如输出端(例如，输出端口、引脚、显示器等)来提供输出、信号、响应等。在一些实施方式中，例如，在总线是I2C总线的情况下，总线端子308包括接地线、SDA线、SCL线和Vcc线，总线通信电路302使用SDA和SCL线通过总线来发送和接收数据。在使用其他总线类型或协议的其他实施方式中，总线端子308的数量和类型将反映相关总线协议的要求。
装置300还包括用于存储与装置地址有关的数据的存储设备306。在一些实施方式中，存储器包括用于被配置成使用组地址的装置300的默认地址寄存器320、现行地址寄存器322和组地址寄存器324。在一些实施方式中，存储设备306还可以包括配置检查位存储器或寄存器326。配置检查寄存器326可以被用于存储指示现行地址已经被适当配置的配置检查值或位。在一些实施方式中，寄存器320、322、324和326可以是非易失性存储器或另一计算机可读介质，使得当存储设备306断电时存储在相应寄存器320、322、324中的地址被保持。在一些实施方式中，在制造商的制造、生产、初始化或测试阶段期间，默认地址被存储在默认地址寄存器320中。在一些实施方式中，现行地址寄存器322和组地址寄存器324是状态逻辑部304可以将所接收的地址写入相关寄存器的可写入存储器。另外，可以在系统制造期间通过例如系统制造商或用户将现行地址或组地址写入相关寄存器。在其他实施方式中，在提供给系统制造商或用户之前，现行地址或组地址可以由制造商、分销商等写入相关寄存器以进行定制。
装置300还包括一个或更多个引脚端子312和314，其为与总线或总线端子308分开的一个或更多个引脚316和318提供连通性。在一些实施方式中，引脚316和318是还提供附加功能的芯片选择引脚。在启动或另一编程模式期间，引脚316和318充当芯片选择引脚，并且当使引脚316和318为有效时，状态逻辑部304检测引脚316和318的状态，并且如果引脚316和318在用于地址编程的模式中为有效，则状态逻辑部304监听总线上被寻址到装置300的消息。当总线通信电路302通过总线接收消息时，消息被传送至状态逻辑部304，状态逻辑部304将消息中的目标地址与默认地址进行比较。如果消息中的地址与存储在默认地址寄存器320中的默认地址匹配，则状态逻辑部304接着检查消息中的命令，并且如果命令是设置或编程现行地址，则状态逻辑部304将消息中的地址存储在现行地址寄存器322中作为现行地址。在一些实施方式中，状态逻辑部304还可以确认现行地址被适当地保存在现行地址寄存器322中。在一些实施方式中，装置300可以利用确认消息、位或通过总线发送的响应来响应地址设置消息。另外，在一些实施方式中，状态逻辑部304可将现行地址的传入地址与默认地址进行比较，以验证现行地址未被设置成与默认地址相同的地址，这将导致与仍然使用默认地址的其他装置的冲突。如果传入地址与默认地址不同，则状态逻辑部304可将传入地址保存在现行地址寄存器中作为现行地址，并设置配置检查值以指示现行地址的配置已成功完成。配置检查值可以由例如主装置、控制电路、编程装置等通过向装置300发送返回配置检查寄存器326的值的读取命令来验证。
在装置300是被配置成使用I2C总线的电压驱动器的示例中，寄存器320、322、324和326可以具有标识特定寄存器的标签，其可以被用作通过总线被发送至装置300的消息或者命令中的标识符。默认地址可以是可以被用户重写或覆盖的默认I2C地址。在存在具有相同默认地址的多个从装置的实现中，利用现行地址覆盖默认地址可以是强制性的。装置300在启动时具有默认地址，该默认地址被硬编码在可以被标记为I2CHWADD的默认地址寄存器320中，并且可以对用户是隐藏的。为了发起对可以标记为I2CADD的现行地址寄存器322的访问，用户使用装置300的默认地址来将消息寻址至装置，并使用第一引脚316和第二引脚318作为芯片选择引脚。第一引脚316可以是标记为PWM IN的栅极驱动器控制引脚，并且第二引脚318可以是标记为RDYC的就绪指示器引脚。当PWM IN未用作芯片选择引脚时，PWM IN可以在正常工作期间在功能上被用于将装置的输出端接通和关断。RDYC在正常工作中使用以指示芯片何时准备就绪。RDYC通常在内部被下拉，并且在用作为芯片选择时可以在外部被下拉。
为了使引脚316和318为有效，PWM IN被上拉，并且RDYC被诸如控制电路等的外部装置下拉以选择目标装置。此时，从装置的地址是I2CHWADD寄存器中的默认地址。用户通过经由总线发送由默认地址标识所选的从装置的地址设置命令来配置I2CADD寄存器。地址设置命令可以具有如下命令：例如，在消息中设置的写入位、正被写入的目标存储器的标识符(例如，现行地址寄存器322的I2CADD标签)、以及要作为现行地址被存储的值。状态逻辑部304执行内部检查以确保被存储在I2CADD中的新的现行地址不等于被存储在I2CHWADD中的原始默认地址。
在I2CADD寄存器已经被写入之后，状态逻辑部304通过将配置检查寄存器(其可以被标记为I2CCFGOK)设置为1来设置配置检查值，以指示配置的完成并且锁定对I2CADD寄存器的访问以防止意外更改。当I2ADD寄存器被正确写入时，状态逻辑部304也可以发送确认消息，或者使用总线上的确认位进行响应。如果现行地址和默认地址相等，则将不设置I2CCFGOK值，并且将不发送确认。
在一些实施方式中，配置检查值可以由状态逻辑部304清除(unset)，或者由用户随时向装置300发送消息以恢复到默认地址或者对现行地址重新编程。在其他实施方式中，例如，在现行地址由制造商设置的情况下，用户不能访问配置检查值以防止现行地址的意外重置。
尽管前面的示例是根据I2C总线接口来描述的，但是在不脱离本文中描述的原理的情况下可以使用需要地址的其他总线接口。
图3B是示出根据一些实施方式的具有可编程可寻址从栅极驱动器310的系统350的图。系统350具有包括地址逻辑部204和连接至总线102的主装置202的控制电路104。作为具有用于可编程寻址的电路的从装置的栅极驱动器310连接至总线102。在一些实施方式中，栅极驱动器310通过输出连接部334连接至由栅极驱动器310控制或驱动的晶体管336的控制端口。负载338可连接至晶体管336的传导路径。系统350可具有连接至总线的一个或更多个第二从装置106B，并且控制电路104可以通过总线102来控制栅极驱动器310和第二从装置106B。另外，第二从装置106B和栅极驱动器最初可以具有相同的默认地址，并且控制电路可以在第二从装置106B和栅极驱动器310中的一者或两者中分配或设置现行地址或组地址。
在一些实施方式中，栅极驱动器310可以被用于控制从晶体管336传递至负载338的电信号。例如，在一些实施方式中，负载338是电动机、发光二极管(LED)、显示器、发射器或其他电路或装置。晶体管336控制至负载的功率信号，并且在一些实施方式中，相比于栅极驱动器310能够处理更高的电压或电流。在一些实施方式中，晶体管336是npn双极结型晶体管(BJT)，但是可以是一个或更多个金属氧化物场效应晶体管(MOSFET)、鳍式场效应晶体管(finFET)、结型场效应晶体管(JFET)、绝缘栅双极型晶体管(IGBT)或其他电控开关器件。
栅极驱动器310通过数据线328A和328B连接至总线，并且通过一个或更多个芯片选择线330和332连接至控制电路。在总线实施I2C协议的实施方式中，数据线328A和328B可以连接至栅极驱动器的SDA和SCL端口或引脚，并且可以用于向栅极驱动器310发送数据以向栅极驱动器310分配地址或者控制栅极驱动器310的操作。
例如，栅极驱动器可以是可用于控制电动机的功率晶体管的脉宽调制驱动器。栅极驱动器310可以在启动时通过数据线328A和328B接收寻址分配信息，并且在寻址被分配之后接收正常通信消息或命令。芯片线330和332可以被用于向栅极驱动器310指示控制电路正在设置栅极驱动器310的现行地址或组地址。在地址被设置和验证之后，芯片选择线330和332所连接的引脚被用于附加功能。
在一个实施方式中，栅极驱动器310还可以从控制电路104接收指示至晶体管336的脉冲信号的频率或占空比的信号。栅极驱动器310然后可以处理传入的消息，并且在至晶体管336的控制端口的输出连接部334上提供信号。在另一实施方式中，芯片选择引脚可以通过芯片选择线330和332接收向栅极驱动器310指示何时接通或关断晶体管336的信号。用于控制或操作晶体管336的参数可以由装置参数消息通过总线设置到栅极驱动器310。装置参数消息可以包括以下信息或参数：其描述栅极驱动器310操作晶体管336所应采用的方式，但是不能控制栅极驱动器310何时操作晶体管336。例如，栅极驱动器310可以通过总线102接收以下装置参数消息：其对栅极驱动器发指令来控制晶体管336以控制晶体管栅极如何被驱动，例如通过描述晶体管两端的电压的变化率(dV/dt)或者流过晶体管的电流的变化率(di/DT)。控制电路104然后可以在一个或更多个芯片选择线330和332上提供信号，该信号使得栅极驱动器310根据装置参数消息中的参数来驱动、控制或接通晶体管336并且操作晶体管336。
在晶体管是BJT的实施方式中，从栅极驱动器310通过输出连接部334发送的信号控制晶体管336的基极电流，晶体管336继而控制流向负载338的电流。使从晶体管336传递至负载的信号的频率或占空比变化允许控制例如负载338的速度或功率。
图4是示出根据一些实施方式的用于对从装置上的地址进行编程的方法400的流程图。该方法可以使用诸如装置编程器的编程电路、设置有从装置的系统或用于对从装置编程的任何其他系统来执行。在块402中，编程电路通过在与总线分开的线上向芯片选择引脚发送信号来使芯片选择引脚有效而作为目标从装置。在块404中，编程电路通过在芯片选择引脚有效时在总线上向目标从装置发送消息来设置现行地址或组地址。在一些实施方式中，该消息包括目标从装置的默认地址、设置现行地址的命令以及表示现行地址的数据值。状态逻辑然后保存现行地址。在一些实施方式中，编程电路然后可以在块406中通过向目标从装置发送第二消息来设置配置检查位或寄存器。第二消息包括目标从装置的默认地址，由于尚未设置配置检查值，因此默认地址仍然用于第二消息。第二消息还包括设置配置检查位的命令，并且在一些实施方式中第二消息还包括配置检查位被设置成的值。在其他实施方式中，装置自身可以设置配置检查位。另外，在一些实施方式中，编程电路在块408中验证现行地址是否被合适地设置。编程电路可以通过检查响应于设置现行地址或组地址或者响应于设置配置检查位而发送的确认位或消息来验证现行地址。在其他实施方式中，编程电路可以读取存储在现行地址寄存器中的现行地址值，或者使用现行地址向目标从装置发送读取或写入命令，并检查有效响应。在块410中，编程电路通过停止去往芯片选择引脚的芯片选择信号来使芯片选择引脚无效。目标从装置然后可以用于正常工作，并且在块412中，用户或系统可以与现行地址或组地址处的目标从装置进行通信。另外，在一些实施方式中，编程电路在正常工作中可以在块414中设置或读取目标的芯片选择引脚。在正常工作期间，芯片选择引脚具有芯片选择功能以外的附加功能，从而避免对从装置上的专用地址引脚的需要。
图5是示出根据一些实施方式的用于对从装置设置可编程地址的方法的流程图。在块502中，从装置检测到芯片选择引脚有效。在块504中，从装置在总线上接收现行地址或组地址数据。在一些实施方式中，在第一消息中接收现行地址或组地址数据，第一消息标识默认地址、设置现行地址或组地址的命令以及指示要保存到相关寄存器中的现行地址或组地址的值。从装置通过确定芯片选择引脚被设置并且确定消息中的目的地址与默认地址相同来确定接收到的消息是针对从装置的。另外，在一些实施方式中，从装置可以通过检查配置检查位或寄存器的值来设置现行地址。如果设置了配置检查位，则从装置可以忽略地址设置消息，并且避免发送对命令已被执行的任何确认。在块506中，从装置将来自第一消息的现行地址或组地址与默认地址进行比较。如果现行地址或组地址与默认地址不同，则在块508中，从装置将现行地址或组地址设置为第一消息中的地址。否则，从装置停止处理第一消息中的命令并避免设置现行地址或组地址和发送确认消息。虽然在本实施方式中将设置现行地址或组地址描述为响应于第一消息中的现行地址或组地址与默认地址不同而执行，但在其他实施方式中，可以将来自第一消息的现行地址或组地址保存到相关寄存器，然后与默认地址进行比较，并且如果地址匹配则被盖写或忽略。
在一些实施方式中，如果成功设置了现行地址或组地址，则在块510中设置配置检查寄存器或位。在一些实施方式中，响应于从装置设置现行地址或组地址或者响应于在总线上接收到设置配置检查值的消息，从装置设置配置检查位。另外，在一些实施方式中，从装置可以通过例如以下来确认在块512中设置了现行地址或组地址：下拉总线以用信号通知对设置地址命令已被执行的确认、在总线上发送消息或者另一种确认技术。在现行地址或组地址被设置和验证后，从装置恢复正常工作。在块514中，从装置在总线上并且在正常工作期间接收使用所设置的现行地址或组地址寻址的消息中的数据或命令。另外，在一些实施方式中，从装置可以在正常工作期间设置或读取芯片选择引脚作为附加功能的一部分。
图6是示出根据一些实施方式的用于使用编程地址处理消息的方法600的图。在如上所述设置现行地址或组地址之后，从装置可以使用该方法从而利用存储在从装置上的现行地址或组地址来处理消息或命令。在块602中，从装置在总线上接收消息。该消息具有指示预期的总线装置的至少一个目标地址，并且还具有可以包括命令或数据值的数据有效载荷。从装置在块604中读取配置检查值以确定从装置是应该使用经编程的现行地址还是应该使用预设的默认地址。如果未设置配置检查值，则在块608中，从装置将来自消息的目标地址与默认地址进行比较。如果它们匹配，则消息是针对该从装置的，并且从装置在块610中执行该命令，否则在块612中忽略该命令。如果设置了配置检查值，则从装置使用现行地址或组地址来处理到来的消息。在块606中，从装置将从消息中获得的目标地址与存储在现行地址寄存器中的现行地址的值进行比较。如果地址匹配，则从装置在块610中执行消息中的命令。如果目标地址与现行地址不匹配，则从装置检查使用组地址来处理消息的尝试。在块616中，从装置将来自消息的目标地址与存储在组地址寄存器中的组地址的值进行比较。如果目标地址与组地址匹配，则从装置在块610中执行来自该消息的命令。如果目标地址与组地址不匹配，则从装置在块612中忽略消息中的命令。因此，从装置使用配置检查值来确定是使用默认地址还是使用可编程地址，然后将来自消息的目标从装置的地址与可编程地址进行比较，以确定消息是否是针对从装置的，并相应地执行或忽略消息中的命令。
根据一个实施方式的装置包括：连接到总线端子的总线通信电路；第一引脚端子；具有第一寄存器和第二寄存器的存储器，第一寄存器中存储有第一地址；以及状态逻辑电路，其连接到存储器、第一引脚端子和总线通信电路。状态逻辑电路具有以下电路：其检测第一引脚端子上的芯片选择信号并在芯片选择信号有效时通过总线通信电路接收第一消息。状态逻辑电路还具有以下电路：其确定第一消息指示地址设置命令并且响应于第一消息中的目标地址与第一地址匹配，将第一消息中的地址值作为第二地址保存在第二寄存器中。状态逻辑电路还具有以下电路：其响应于第二消息的目标地址与第二地址匹配，处理通过总线通信电路接收到的第二消息。
在一个实施方式中，状态逻辑电路还具有附加功能电路，其在正常工作期间执行以下操作中的至少一个：向第一引脚端子提供信号，或者检测第一引脚端子处的除芯片选择信号以外的功能信号并且执行与功能信号相关联的功能。在一个实施方式中，将第一消息中的地址值作为第二地址保存在第二寄存器中的电路响应于状态逻辑电路确定该地址值不同于第一地址而将第一消息中的地址值作为第二地址保存在第二寄存器中。在一个实施方式中，状态逻辑电路还具有以下电路：其响应于状态逻辑电路成功地将该地址值作为第二地址保存在第二寄存器中而通过总线通信电路向总线端子提供确认。在一个实施方式中，处理第二消息的状态逻辑电路包括以下电路：其响应于第二消息的目标地址与第二地址匹配来处理通过总线通信电路接收到的第二消息而不考虑第一地址。
根据一个实施方式的方法包括向连接到总线的第一从装置的芯片选择引脚使芯片选择信号有效，其中芯片选择信号被发送到总线外的芯片选择引脚并且在芯片选择信号有效时通过在总线上向第一从装置发送第一消息来设置第一从装置的第一地址。第一消息包括第一从装置的默认地址、设置第一地址的命令以及表示第一地址的数据值。该实施方式的方法还包括在使芯片选择信号为无效之后通过总线向第一从装置发送第二消息，第二消息使用第一地址来寻址。在一个实施方式中，第一地址是现行地址，并且第一从装置的现行地址不同于连接到总线的一个或更多个第二从装置的现行地址。在一个实施方式中，该方法还包括：在使芯片选择信号有效时通过在总线上向第一从装置发送包括第一从装置的默认地址的第三消息来设置第一从装置的第二地址、设置第二地址的命令以及表示第二地址的数据值。第二地址是组地址，第一从装置的组地址与第一从装置的现行地址和一个或更多个第二从装置中的每一个的现行地址不同，并且第一从装置的组地址与第一从装置的默认地址以及一个或更多个第二从装置中的每一个的默认地址不同。第一从装置的组地址与第二从装置中的至少一个的组地址匹配。在一个实施方式中，该方法还包括：响应于第二地址不同于第一从装置的默认地址和第一从装置的现行地址并且进一步响应于数据值被第一从装置成功保存为第二地址，通过总线从第一从装置接收对设置第二地址的命令已完成的确认。在一个实施方式中，该方法还包括：响应于第一地址不同于第一从装置的默认地址并且进一步响应于第一从装置成功将数据值保存为第一地址，通过总线从第一从装置接收对设置第一地址的命令已完成的确认。
根据一个实施方式的方法包括：通过具有总线端子和与总线端子分开的第一引脚端子的装置来检测使芯片选择信号在第一引脚端子处有效，当芯片选择信号有效时由装置在总线端子上接收包括目标地址的第一消息、在装置上设置第一地址的命令以及表示第一地址的数据值，并且响应于第一消息的目标地址与装置的默认地址匹配而将数据值作为第一地址保存在装置的第一寄存器中。方法还包括：响应于第二消息的目标地址与第一地址匹配，由装置在正常工作期间处理由装置在总线端子上接收的第二消息。
在一个实施方式中，方法还包括在正常工作期间执行以下操作中的至少一个：向第一引脚端子提供信号，或者在第一引脚端子处检测除芯片选择信号以外的功能信号并且执行与功能信号相关联的功能。在一个实施方式中，响应于地址值不同于装置的默认地址而将数据值作为第一地址保存在第一寄存器中。在一个实施方式中，方法还包括响应于成功地将数据值作为第一地址保存在第一寄存器中而向总线端子提供确认。在一个实施方式中，装置是具有连接到晶体管的控制端口的输出端口的栅极驱动器，并且响应于第二消息的目标地址与第一地址匹配在正常工作期间处理由装置在总线端子上接收的第二消息包括：通过输出端口向晶体管发送信号，并根据第二消息控制通过晶体管的电流。
根据一个实施方式的方法包括：接收由连接到总线的装置通过总线发送的第一消息，第一消息上保存有与装置的默认地址不同的第一可编程地址；响应于未设置配置检查值而将第一消息中的第一目标地址与默认地址进行比较；以及响应于第一目标地址与默认地址匹配并且未设置配置检查值来处理第一消息。方法还包括：响应于设置了配置检查值而将第一目标地址与第一可编程地址进行比较，并且响应于第一目标地址与可编程第一地址匹配并且设置了配置检查值来处理第一消息。在一个实施方式中，方法还包括：响应于第一目标地址与第一可编程地址不匹配并且设置了配置检查值，将第一目标地址与装置上保存的第二可编程地址进行比较；响应于第一目标地址与第二可编程地址匹配且设置了配置检查值来处理第一消息；以及响应于第一目标地址与第一可编程地址不匹配、第一目标地址与第二可编程地址不匹配并且设置了配置检查值而忽略第一消息。第二可编程地址是与连接到总线的另一装置的组地址匹配的组地址。在一个实施方式中，方法还包括：在装置的引脚处使芯片选择信号有效时由装置接收通过总线发送的包括第二目标地址的第二消息、设置装置上的第一可编程地址的命令以及表示可编程第一地址的数据值；以及响应于第二目标地址与默认地址匹配而将数据值作为第一可编程地址保存在装置的第一寄存器中。在一个实施方式中，方法还包括：响应于成功地将数据值保存为第一可编程地址而通过总线提供确认。
根据一个实施方式的系统包括总线、连接到总线的多个从装置以及与总线分开的输入引脚，多个从装置中的每一个具有默认地址。多个从装置中的每一个被配置成通过总线接收消息。该实施方式的系统还包括控制电路，该控制电路连接到总线并且通过与总线分开的多条线分别连接到多个从装置中的每一个的输入引脚，控制电路被配置成使信号在通向多个从装置中的目标从装置的线上有效，并且当信号有效时，通过总线发送指示使用目标从装置的默认地址的地址设置命令的第一消息。多个从装置中的每一个还被配置成：当使信号对相应的从装置有效时，响应于第一消息的目标地址与多个从装置中的相应一个从装置的默认地址匹配而将来自第一消息的值保存作为第一地址。
在一个实施方式中，多个从装置中的每一个还被配置成：响应于第二消息的目标地址与第一地址匹配，处理通过总线从控制电路接收的第二消息。在一个实施方式中，多个从装置包括具有连接到晶体管的控制端口的输出端的栅极驱动器，栅极驱动器被配置成根据第二消息来控制通过晶体管的电流。在一个实施方式中，第一地址是现行地址，并且多个从装置中的每一个的现行地址彼此不同并且与多个从装置中的每一个的默认地址不同。在一个实施方式中，控制电路还被配置成：在信号有效时，通过总线发送指示使用目标从装置的默认地址的地址设置命令的第三消息。多个从装置中的每一个还被配置成：当使信号对相应的从装置有效时，响应于第三消息的目标地址与多个从装置中的相应一个从装置的默认地址匹配而将来自第三消息的值保存为第二地址。第二地址是组地址，多个从装置中的每一个的组地址与多个从装置中的每一个的现行地址以及多个从装置中的每一个的默认地址不同，并且多个从装置中的至少一个的组地址与至少一个其他从装置的组地址匹配。
虽然参照说明性实施方式描述了本发明，但是该描述并不意图被解释为限制意义。说明性实施方式的各种修改和组合以及本发明的其他实施方式在参考该描述的情况下对于本领域技术人员将是明显的。因此，所附权利要求书旨在涵盖任何这样的修改或实施方式。

Claims (24)

1.一种总线装置，包括：
总线通信电路，所述总线通信电路连接至总线端子；
第一引脚端子；
存储器，所述存储器具有第一寄存器和第二寄存器，所述第一寄存器存储有第一地址；
状态逻辑电路，所述状态逻辑电路与所述存储器、所述第一引脚端子和所述总线通信电路相连接，其中，所述状态逻辑电路具有检测所述第一引脚端子上的芯片选择信号并且在所述芯片选择信号有效时通过所述总线通信电路接收第一消息的电路，其中，所述状态逻辑电路还具有用于确定所述第一消息指示地址设置命令并且响应于所述第一消息中的目标地址与所述第一地址匹配而在所述第二寄存器中将所述第一消息中的地址值保存为第二地址的电路，并且其中，所述状态逻辑电路还具有用于响应于通过所述总线通信电路接收的第二消息的目标地址与所述第二地址匹配而对所述第二消息进行处理的电路。
2.根据权利要求1所述的总线装置，其中，所述状态逻辑电路还具有附加功能电路，所述附加功能电路在正常工作期间执行以下操作中的至少一个：向所述第一引脚端子提供信号，或者在所述第一引脚端子处检测除所述芯片选择信号之外的功能信号并且执行与所述功能信号相关联的功能。
3.根据权利要求1所述的总线装置，其中，用于在所述第二寄存器中将所述第一消息中的地址值保存为所述第二地址的电路响应于所述状态逻辑电路确定所述地址值与所述第一地址不同而在所述第二寄存器中将所述第一消息中的地址值保存为所述第二地址。
4.根据权利要求3所述的总线装置，其中，所述状态逻辑电路还具有用于响应于所述状态逻辑电路在所述第二寄存器中成功地将所述地址值保存为所述第二地址而通过所述总线通信电路向所述总线端子提供确认的电路。
5.根据权利要求1所述的总线装置，其中，对所述第二消息进行处理的电路响应于通过所述总线通信电路接收的所述第二消息的目标地址与所述第二地址匹配、在不考虑所述第一地址的情况下对所述第二消息进行处理。
6.一种设置方法，包括：
使芯片选择信号对与总线连接的第一从装置的芯片选择引脚有效，其中，所述芯片选择信号被发送至所述总线外部的芯片选择引脚；
通过在所述芯片选择信号有效时在总线上向所述第一从装置发送第一消息来设置所述第一从装置的第一地址，所述第一消息包括所述第一从装置的默认地址、用于设置所述第一地址的命令以及表示所述第一地址的数据值；以及
在所述芯片选择信号无效之后通过所述总线向所述第一从装置发送第二消息，所述第二消息使用所述第一地址来寻址。
7.根据权利要求6所述的设置方法，其中，所述第一地址是现行地址，并且其中，所述第一从装置的现行地址与连接到所述总线的一个或更多个第二从装置的现行地址不同。
8.根据权利要求7所述的设置方法，还包括：
通过在所述芯片选择信号有效时在所述总线上向所述第一从装置发送第三消息来设置所述第一从装置的第二地址，所述第三消息包括所述第一从装置的默认地址、用于设置所述第二地址的命令以及表示所述第二地址的数据值，
其中，所述第二地址是组地址，并且其中，所述第一从装置的组地址与所述第一从装置的现行地址以及与所述一个或更多个第二从装置中的每一个的现行地址不同，其中，所述第一从装置的组地址与所述第一从装置的默认地址以及所述一个或更多个第二从装置中的每一个的默认地址不同；并且
其中，所述第一从装置的组地址与所述一个或更多个第二从装置中的至少一个的组地址匹配。
9.根据权利要求8所述的设置方法，还包括：响应于所述第二地址与所述第一从装置的默认地址以及与所述第一从装置的现行地址不同并且还响应于所述数据值被所述第一从装置成功保存为所述第二地址，通过所述总线从所述第一从装置接收对用于设置所述第二地址的命令已完成的确认。
10.根据权利要求6所述的设置方法，还包括：响应于所述第一地址与所述第一从装置的默认地址不同并且还响应于所述数据值被所述第一从装置成功保存为所述第一地址，通过所述总线从所述第一从装置接收对用于设置所述第一地址的命令已完成的确认。
11.一种处理方法，包括：
由具有总线端子和与所述总线端子分开的第一引脚端子的装置检测芯片选择信号在所述第一引脚端子处是否有效；
在所述芯片选择信号有效时由所述装置在所述总线端子上接收第一消息，所述第一消息包括目标地址、用于在所述装置上设置第一地址的命令以及表示所述第一地址的数据值；
响应于所述第一消息的目标地址与所述装置的默认地址匹配，在所述装置的第一寄存器中将所述数据值保存为所述第一地址；以及
响应于由所述装置在正常工作期间在所述总线端子上接收的第二消息的目标地址与所述第一地址匹配，由所述装置对所述第二消息进行处理。
12.根据权利要求11所述的处理方法，还包括，在正常工作期间执行以下操作中的至少一个：向所述第一引脚端子提供信号，或者在所述第一引脚端子处检测除所述芯片选择信号之外的功能信号并且执行与所述功能信号相关联的功能。
13.根据权利要求11所述的处理方法，其中，响应于所述地址值与所述装置的默认地址不同，执行所述数据值作为所述第一地址在所述第一寄存器中的保存。
14.根据权利要求13所述的处理方法，还包括：响应于在所述第一寄存器中成功地将所述数据值保存为所述第一地址而向所述总线端子提供确认。
15.根据权利要求11所述的处理方法，其中，所述装置是栅极驱动器，所述栅极驱动器具有与晶体管的控制端口连接的输出端口；并且
其中，响应于由所述装置在正常工作期间在所述总线端子上接收的第二消息的目标地址与所述第一地址相匹配对所述第二消息进行处理包括：通过所述输出端口向所述晶体管发送信号，并且根据所述第二消息控制通过所述晶体管的电流。
16.一种处理方法，包括：
接收由装置在总线上发送的第一消息，所述装置与所述总线相连接并且在其上存储有与所述装置的默认地址不同的第一可编程地址；
响应于配置检查值未被设置，将所述第一消息中的第一目标地址与所述默认地址进行比较；
响应于所述第一目标地址与所述默认地址相匹配并且所述配置检查值未被设置，对所述第一消息进行处理；
响应于所述配置检查值被设置，将所述第一目标地址与所述第一可编程地址进行比较；以及
响应于所述第一目标地址与所述第一可编程地址匹配并且所述配置检查值被设置，对所述第一消息进行处理。
17.根据权利要求16所述的处理方法，还包括：
响应于所述第一目标地址与所述第一可编程地址不匹配并且所述配置检查值被设置，将所述第一目标地址与保存在所述装置上的第二可编程地址进行比较；
响应于所述第一目标地址与所述第二可编程地址相匹配并且所述配置检查值被设置，对所述第一消息进行处理；以及
响应于所述第一目标地址与所述第一可编程地址不匹配、所述第一目标地址与所述第二可编程地址不匹配并且所述配置检查值被设置，忽略所述第一消息，
其中，所述第二可编程地址是组地址，所述组地址与连接至所述总线的另一装置的组地址匹配。
18.根据权利要求16所述的处理方法，还包括：
在芯片选择信号在所述装置的引脚处有效时，由所述装置接收通过所述总线发送的第二消息，所述第二消息包括第二目标地址、用于在所述装置上设置所述第一可编程地址的命令以及表示所述第一可编程地址的数据值；以及
响应于所述第二目标地址与所述默认地址匹配，在所述装置的第一寄存器中将所述数据值保存为所述第一可编程地址。
19.根据权利要求18所述的处理方法，还包括：响应于成功地将所述数据值保存为所述第一可编程地址而通过所述总线提供确认。
20.一种设置系统，包括：
总线；
多个从装置，所述多个从装置连接至所述总线，所述多个从装置中的每一个具有默认地址和与所述总线分开的输入引脚，其中，所述多个从装置中的每一个被配置成通过所述总线接收消息；以及
控制电路，所述控制电路连接至所述总线，并且通过与所述总线分开的多条线路中的线路分别连接至所述多个从装置中的每一个的输入引脚，其中，所述控制电路被配置成使得通向所述多个从装置中的目标从装置的线路上的信号为有效，并且当所述信号有效时，使用所述目标从装置的默认地址在所述总线上发送指示地址设置命令的第一消息，
其中，所述多个从装置中的每一个还被配置成：当所述信号对相应的从装置有效时，响应于所述第一消息的目标地址与所述多个从装置中的相应从装置的默认地址匹配，将来自所述第一消息的值保存为第一地址。
21.根据权利要求20所述的设置系统，其中，所述多个从装置中的每一个还被配置成响应于通过所述总线从所述控制电路接收的第二消息的目标地址与所述第一地址匹配，对所述第二消息进行处理。
22.根据权利要求21所述的设置系统，其中，所述多个从装置包括栅极驱动器，所述栅极驱动器具有与晶体管的控制端口连接的输出端，所述栅极驱动器被配置成根据所述第二消息来控制通过所述晶体管的电流。
23.根据权利要求20所述的设置系统，其中，所述第一地址是现行地址，并且其中，所述多个从装置中的每一个的现行地址彼此不同并且与所述多个从装置中的每一个的默认地址不同。
24.根据权利要求23所述的设置系统，其中，所述控制电路还被配置成：当所述信号有效时，使用所述目标从装置的默认地址、通过所述总线发送指示地址设置命令的第三消息，
其中，所述多个从装置中的每一个还被配置成：当所述信号对相应的从装置有效时，响应于所述第三消息的目标地址与所述多个从装置中的相应从装置的默认地址匹配，将来自所述第三消息的值保存为第二地址；并且
其中，所述第二地址是组地址，并且其中，所述多个从装置中的每一个的组地址与所述多个从装置中的每一个的现行地址并且与所述多个从装置中的每一个的默认地址不同，并且其中，所述多个从装置中的至少一个的组地址与至少另一个从装置的组地址匹配。
CN201711180965.3A 2016-11-23 2017-11-23 总线装置、处理方法、设置方法和设置系统 Active CN108090010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/360,580 US10120829B2 (en) 2016-11-23 2016-11-23 Bus device with programmable address
US15/360,580 2016-11-23

Publications (2)

Publication Number Publication Date
CN108090010A true CN108090010A (zh) 2018-05-29
CN108090010B CN108090010B (zh) 2021-06-22

Family

ID=62069135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711180965.3A Active CN108090010B (zh) 2016-11-23 2017-11-23 总线装置、处理方法、设置方法和设置系统

Country Status (3)

Country Link
US (1) US10120829B2 (zh)
CN (1) CN108090010B (zh)
DE (1) DE102017127731A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110855347A (zh) * 2019-11-18 2020-02-28 四川光发科技有限公司 一种基于can总线通信装置
CN112769966A (zh) * 2019-10-21 2021-05-07 阿里巴巴集团控股有限公司 一种地址信息分配方法、装置以及电子设备
CN113168459A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CN113168444A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CN113168457A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统封装
CN113168443A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CN114967570A (zh) * 2022-07-27 2022-08-30 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置
IT201800002895A1 (it) * 2018-02-21 2019-08-21 Stmicroelectronics Application Gmbh Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
JP7046699B2 (ja) * 2018-04-25 2022-04-04 矢崎総業株式会社 通信システム
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
CA3121147C (en) 2018-12-03 2023-08-22 Hewlett-Packard Development Company, L.P. Logic circuitry
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
KR20210087499A (ko) 2018-12-03 2021-07-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 로직 회로
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
BR112021010651A2 (pt) 2018-12-03 2021-08-17 Hewlett-Packard Development Company, L.P. pacote de circuitos lógicos
WO2021080607A1 (en) * 2019-10-25 2021-04-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
HUE063370T2 (hu) 2018-12-03 2024-01-28 Hewlett Packard Development Co Logikai áramkör
CN111736792B (zh) * 2019-03-25 2024-02-06 西安诺瓦星云科技股份有限公司 可编程逻辑器件及其控制方法、控制系统和视频处理器
FR3097987A1 (fr) * 2019-06-26 2021-01-01 STMicroelectronics (Alps) SAS Procede d’adressage d’un circuit integre sur un bus et dispositif correspondant
US10819364B1 (en) * 2019-07-17 2020-10-27 United States of America as represented by the Adminstrator of NASA Radiation hardened compact multi-channel digital to analog converter
EP3780558A1 (en) * 2019-08-14 2021-02-17 Schneider Electric Industries SAS Addressing of slave devices using iterative power activation
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法
EP3837117A1 (en) * 2019-10-25 2021-06-23 Hewlett-Packard Development Company, L.P. Logic circuitry package
EP3829883B1 (en) * 2019-10-25 2023-03-08 Hewlett-Packard Development Company, L.P. Logic circuitry package
WO2021080620A1 (en) * 2019-10-25 2021-04-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
CN112513809A (zh) * 2019-12-27 2021-03-16 深圳市大疆创新科技有限公司 处理器、任务响应方法、可移动平台、及相机
CN111506325A (zh) * 2020-03-27 2020-08-07 广州视源电子科技股份有限公司 固件升级方法、系统、存储介质和相关设备
US20220188262A1 (en) * 2020-12-11 2022-06-16 Skyworks Solutions, Inc. Auto-enumeration of peripheral devices on a serial communication bus
TWI775436B (zh) * 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154347A1 (en) * 2005-06-01 2012-06-21 Renesas Electronics Corporation Semiconductor device and data processing system
CN103425098A (zh) * 2012-05-01 2013-12-04 马克西姆综合产品公司 用于功率变换器的菊花链结构
CN103646003A (zh) * 2013-12-02 2014-03-19 西安航空制动科技有限公司 基于dsp的1553b总线协议模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000480A1 (en) * 1995-06-15 1997-01-03 Intel Corporation Architecture for an i/o processor that integrates a pci to pci bridge
US5913045A (en) * 1995-12-20 1999-06-15 Intel Corporation Programmable PCI interrupt routing mechanism
US6101322A (en) * 1996-06-05 2000-08-08 Compaq Computer Corporation Removal and insertion of expansion cards in a computer system
US6108741A (en) * 1996-06-05 2000-08-22 Maclaren; John M. Ordering transactions
US6098110A (en) * 1996-12-30 2000-08-01 Compaq Computer Corporation Network switch with a multiple bus structure and a bridge interface for transferring network data between different buses
US20030191863A1 (en) * 2001-07-02 2003-10-09 Globespanvirata Incorporated Communications system using rings architecture
US20080005417A1 (en) * 2006-06-16 2008-01-03 Mtekvision Co., Ltd. Method for speedy delivery of data between processors and digital processing apparatus having shared memory
US8832408B2 (en) * 2007-10-30 2014-09-09 Spansion Llc Non-volatile memory array partitioning architecture and method to utilize single level cells and multi-level cells within the same memory
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154347A1 (en) * 2005-06-01 2012-06-21 Renesas Electronics Corporation Semiconductor device and data processing system
CN103425098A (zh) * 2012-05-01 2013-12-04 马克西姆综合产品公司 用于功率变换器的菊花链结构
CN103646003A (zh) * 2013-12-02 2014-03-19 西安航空制动科技有限公司 基于dsp的1553b总线协议模块

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168459A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CN113168444A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CN113168457A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统封装
CN113168443A (zh) * 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
US11738562B2 (en) 2018-12-03 2023-08-29 Hewlett-Packard Development Company, L.P. Logic circuitry
CN112769966A (zh) * 2019-10-21 2021-05-07 阿里巴巴集团控股有限公司 一种地址信息分配方法、装置以及电子设备
CN112769966B (zh) * 2019-10-21 2023-08-25 阿里巴巴集团控股有限公司 一种地址信息分配方法、装置以及电子设备
CN110855347A (zh) * 2019-11-18 2020-02-28 四川光发科技有限公司 一种基于can总线通信装置
CN114967570A (zh) * 2022-07-27 2022-08-30 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法

Also Published As

Publication number Publication date
DE102017127731A1 (de) 2018-05-24
US20180143935A1 (en) 2018-05-24
US10120829B2 (en) 2018-11-06
CN108090010B (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN108090010A (zh) 总线装置、处理方法、设置方法和设置系统
US6593771B2 (en) Method and system for use of a field programmable interconnect within an ASIC for configuring the ASIC
US10169282B2 (en) Bus serialization for devices without multi-device support
US10204066B2 (en) Dynamic definition of slave address in I2C protocol
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
CN107111588A (zh) 经由USB端口使用PCIe协议的数据传输
US20120131231A1 (en) Determining addresses of electrical components arranged in a daisy chain
CN103797435B (zh) 用于控制两个集成电路之间的事务交换的方法
US20070067539A1 (en) Enhanced CCID circuits and systems utilizing USB and PCI functions
US10496279B2 (en) Slave device, control method of slave device, non-volatile computer readable recording medium
CN105681145A (zh) 一种基于FPGA的FlexRay通信模块
TWI646431B (zh) 用於單一導線程式化及除錯之微控制器及方法
US10649895B2 (en) Common MCU self-identification information
CN106649186A (zh) 应用程序与串口外设的通信方法及装置
US11977424B2 (en) Processing system, related integrated circuit, device and method
CN105068961B (zh) 一种以太网接口管理电路
CN113661688B (zh) 用于连接测量变换器的电路
US6340898B1 (en) Method and system for switching between a totem-pole drive mode and an open-drain drive mode
KR200439053Y1 (ko) 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템
US10235324B2 (en) Interconnect sharing with integrated control for reduced pinout
US20090138692A1 (en) Self describing line cards in network switch
CN111052608B (zh) 两引脚封装中用于ic的对称输入电路
CN104321714A (zh) 至少部分地由晶片制成并且包括至少一个复制的集成电路的至少一个管芯
CN107851082A (zh) 用于在总线处运行的集成电路和用于运行该集成电路的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant