CN108054162A - 一种mim电容制造工艺 - Google Patents

一种mim电容制造工艺 Download PDF

Info

Publication number
CN108054162A
CN108054162A CN201711450476.5A CN201711450476A CN108054162A CN 108054162 A CN108054162 A CN 108054162A CN 201711450476 A CN201711450476 A CN 201711450476A CN 108054162 A CN108054162 A CN 108054162A
Authority
CN
China
Prior art keywords
metal
figures
battery plate
silicon nitride
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711450476.5A
Other languages
English (en)
Inventor
谢骞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201711450476.5A priority Critical patent/CN108054162A/zh
Publication of CN108054162A publication Critical patent/CN108054162A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种MIM电容制造工艺，包括以下步骤：S1：得到第一金属连接层；S2：通过PECVD，在第一金属连接层上沉积氮化硅介电层；S3：在氮化硅介电层上通过溅镀Ti/TiN/TaN或蒸镀Ti，作为上层金属电板；S4：利用NM光罩在第二M1图形上制作NM图形；S5：对上层金属电板进行蚀刻；S6：蚀刻后利用NMP溶液进行湿法去胶；S7：利用NV2光罩在第一M1图形上光刻出氮化硅图形，并利用干法刻蚀对第一M1图形上的氮化硅介电层开孔；S8：采用旋涂方式制作聚合物层；S9：利用PV光罩制作PV图形，并制作聚合物层开孔；S10：得到第二金属连接层。本发明避免电容击穿电压及可靠度下降。

Description

一种MIM电容制造工艺
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种MIM电容制造工艺。
背景技术
MIM电容是作为器件中被动组件除电感电阻外的一部份。其中MIM电容需靠两个金属电板及中间一层介电层形成主结构，另外两层金属板有部份也作金属连接层，层间需有一道低介电系数的聚合物层(POLYIMIDE) 降低高频下的层间电容。
现有技术在制作MIM电容时，包括以下步骤：下层电板的制作、氮化硅介电层沉积、介电层的开孔、制作聚合物层、聚合物层的开孔、上层电板的制作。然而现有技术在对厚度薄的电容介电层(氮化硅)表面作上层电极时，在对聚合物(POLYIMIDE)开孔的步骤中，刻蚀到介电层表面时容易造成击穿电压及可靠度下降。
发明内容
本发明的目的在于克服现有技术的不足，提供一种MIM电容制造工艺。
本发明的目的是通过以下技术方案来实现的：一种MIM电容制造工艺，包括以下步骤：
S1：利用金属M1光罩在下层金属电板上光刻出两个M1图形，金属蒸镀后采取liftoff反转方式，得到第一金属连接层；
S2：通过PECVD，在第一金属连接层上沉积氮化硅介电层；
S3：在氮化硅介电层上通过溅镀Ti/TiN/TaN或蒸镀Ti，作为上层金属电板；
S4：利用NM光罩在第二M1图形上制作NM图形，其中NM为金属或金属化合物；
S5：利用湿法或者干法对上层金属电板进行蚀刻；
S6：蚀刻后利用NMP溶液进行湿法去胶；
S7：利用NV2光罩在第一M1图形上光刻出氮化硅图形，并利用干法刻蚀对第一M1图形上的氮化硅介电层开孔；
S8：采用旋涂方式制作聚合物层；
S9：利用PV光罩制作PV图形，并通过干法刻蚀制作聚合物层开孔；
S10：利用金属M2光罩光刻出M2图形，金属蒸镀后采取liftoff反转方式，得到第二金属连接层。
进一步地，所述的下层金属电板的材料为Au，所述的第二金属连接层的材料为Au。
进一步地，步骤S9中对聚合物层进行开孔时，开孔的面积小于上层金属电板的面积。
进一步地，所述的步骤S4在利用NM光罩进行制作时，光刻胶为负胶或者正胶。
进一步地，在步骤S5中，当上层金属电板的材料为Ti时，采用稀释氢氟酸或用氯气进行湿法蚀刻；当上层金属电板的材料为TiN或者TaN时，采用氯气进行干法蚀刻。
本发明的有益效果是：本发明在电容介电层(氮化硅)开孔前在电容介电层(氮化硅)表面上制作新的上层金属电板，新的上层金属电板（Ti或TiN或TaN及其与Au的组合）在聚合物层开孔时挡住了原本直接刻蚀电容介电层(氮化硅)表面的伤害，避免电容击穿电压及可靠度下降；同时取代了聚合物层开孔后所作的上层金属电板，原先的上层电板成了新上层电板的金属连接层，新的MIM电容制造流程工艺方法用以改善电容击穿电压及可靠度均匀性，保证产品良率稳定可靠。
附图说明
图1为本发明方法流程图；
图2为步骤S1结果示意图；
图3为步骤S2结果示意图；
图4为步骤S3结果示意图；
图5为步骤S4结果示意图；
图6为步骤S5结果示意图；
图7为步骤S7结果示意图；
图8为步骤S8结果示意图；
图9为步骤S9结果示意图；
图10为步骤S10结果示意图；
图中，1-下层金属电板，2-第一M1图形，3-第二M1图形，4-氮化硅介电层，5-上层金属电板，6-NM光罩，7-NV2光罩，8-聚合物层，9-PV光罩，10-第二金属连接层。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案：
如图1所示，一种MIM电容制造工艺，包括以下步骤：
S1：如图2所示，利用金属M1光罩在下层金属电板1上光刻出两个M1图形（第一M1图形2和第二M1图形3），金属蒸镀后采取liftoff反转方式，得到第一金属连接层；具体地，在本实施例中，所述的下层金属电板1的材料为Au；
S2：如图3所示，通过PECVD，在第一金属连接层上沉积氮化硅介电层4；
S3：如图4所示，在氮化硅介电层4上通过溅镀Ti/TiN/TaN或蒸镀Ti，作为上层金属电板5；光刻胶为负胶或者正胶；
S4：如图5所示，利用NM光罩6在第二M1图形3上制作NM图形，其中NM为金属或金属化合物，优选为金属氮化物；
S5：如图6所示，利用湿法或者干法对上层金属电板5进行蚀刻；其中，当上层金属电板5的材料为Ti时，采用稀释氢氟酸或用氯气进行湿法蚀刻；当上层金属电板5的材料为TiN或者TaN时，采用氯气进行干法蚀刻；
S6：蚀刻后利用NMP溶液进行湿法去胶；
S7：如图7所示，利用NV2光罩7在第一M1图形2上光刻出氮化硅图形，并利用干法刻蚀对第一M1图形2上的氮化硅介电层4开孔；
S8：如图8所示，采用旋涂方式制作聚合物层8；
S9：如图9所示，利用PV光罩9（polyimide via）制作PV图形，并通过干法刻蚀制作聚合物层8开孔，其中开孔的面积小于上层金属电板5的面积；
S10：如图10所示，利用金属M2光罩光刻出M2图形，金属蒸镀后采取liftoff反转方式，得到第二金属连接层10；其中，在本实施例中，所述的第二金属连接层10的材料为Au。
本发明是通过实施例来描述的，但并不对本发明构成限制，参照本发明的描述，所公开的实施例的其他变化，如对于本领域的专业人士是容易想到的，这样的变化应该属于本发明权利要求限定的范围之内。

Claims (5)

1.一种MIM电容制造工艺，其特征在于：包括以下步骤：
S1：利用金属M1光罩在下层金属电板上光刻出两个M1图形，金属蒸镀后采取liftoff反转方式，得到第一金属连接层；
S2：通过PECVD，在第一金属连接层上沉积氮化硅介电层；
S3：在氮化硅介电层上通过溅镀Ti/TiN/TaN或蒸镀Ti，作为上层金属电板；
S4：利用NM光罩在第二M1图形上制作NM图形，其中NM为金属或金属化合物；
S5：利用湿法或者干法对上层金属电板进行蚀刻；
S6：蚀刻后利用NMP溶液进行湿法去胶；
S7：利用NV2光罩在第一M1图形上光刻出氮化硅图形，并利用干法刻蚀对第一M1图形上的氮化硅介电层开孔；
S8：采用旋涂方式制作聚合物层；
S9：利用PV光罩制作PV图形，并通过干法刻蚀制作聚合物层开孔；
S10：利用金属M2光罩光刻出M2图形，金属蒸镀后采取liftoff反转方式，得到第二金属连接层。
2.根据权利要求1所述的一种MIM电容制造工艺，其特征在于：所述的下层金属电板的材料为Au，所述的第二金属连接层的材料为Au。
3.根据权利要求1所述的一种MIM电容制造工艺，其特征在于：步骤S9中对聚合物层进行开孔时，开孔的面积小于上层金属电板的面积。
4.根据权利要求1所述的一种MIM电容制造工艺，其特征在于：所述的步骤S4在利用NM光罩进行制作时，光刻胶为负胶或者正胶。
5.根据权利要求1所述的一种MIM电容制造工艺，其特征在于：在步骤S5中，当上层金属电板的材料为Ti时，采用稀释氢氟酸或用氯气进行湿法蚀刻；当上层金属电板的材料为TiN或者TaN时，采用氯气进行干法蚀刻。
CN201711450476.5A 2017-12-27 2017-12-27 一种mim电容制造工艺 Pending CN108054162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711450476.5A CN108054162A (zh) 2017-12-27 2017-12-27 一种mim电容制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711450476.5A CN108054162A (zh) 2017-12-27 2017-12-27 一种mim电容制造工艺

Publications (1)

Publication Number Publication Date
CN108054162A true CN108054162A (zh) 2018-05-18

Family

ID=62127893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711450476.5A Pending CN108054162A (zh) 2017-12-27 2017-12-27 一种mim电容制造工艺

Country Status (1)

Country Link
CN (1) CN108054162A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113832441A (zh) * 2021-09-26 2021-12-24 北京市春立正达医疗器械股份有限公司 一种多层复合膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140693A (en) * 1998-03-20 2000-10-31 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
KR100812298B1 (ko) * 2001-06-29 2008-03-10 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
JP2009010114A (ja) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd 誘電体薄膜キャパシタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140693A (en) * 1998-03-20 2000-10-31 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
KR100812298B1 (ko) * 2001-06-29 2008-03-10 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
JP2009010114A (ja) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd 誘電体薄膜キャパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113832441A (zh) * 2021-09-26 2021-12-24 北京市春立正达医疗器械股份有限公司 一种多层复合膜及其制备方法

Similar Documents

Publication Publication Date Title
US8680649B2 (en) Multi-layer film capacitor with tapered film sidewalls
US9966427B2 (en) Metal-insulator-metal (MIM) capacitor with an electrode scheme for improved manufacturability and reliability
US8497564B2 (en) Method for fabricating a decoupling composite capacitor in a wafer and related structure
JP4827299B2 (ja) キャパシタ及び半導体装置
JPH06314775A (ja) ダイナミックｒａｍセル及びその製造方法
EP2744003A3 (en) Integrated circuits including integrated passive devices and methods of manufacture thereof
CN108054162A (zh) 一种mim电容制造工艺
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
TW200401463A (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
CN101378057A (zh) 金属-绝缘体-金属电容器及其制造方法
CN108538816B (zh) 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
TWI514448B (zh) 金屬－絕緣體－金屬電容器及其形成之方法
CN108054161A (zh) 一种mim电容制造方法
CN104659113B (zh) Rfldmos器件的内匹配电容及制造方法
KR101745215B1 (ko) 개선된 습도 센서
US7846808B2 (en) Method for manufacturing a semiconductor capacitor
CN107342281B (zh) 一种化合物半导体mim电容结构的制作方法
CN104037120A (zh) Mim电容的制造方法
US8212333B2 (en) MIM capacitor of semiconductor device and manufacturing method thereof
CN104392897A (zh) Mim电容的制作方法
CN104752393B (zh) Mos管电容器的布线结构及布线方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法
CN102967634A (zh) 基于阳极氧化铝薄膜共平面电极结构的电容湿敏传感器及其制备方法
US10418438B2 (en) Capacitor structure with an extended dielectric layer and method of forming a capacitor structure
TW569313B (en) Method for improving properties of high k materials by CF4 plasma pre-treatment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180518

RJ01 Rejection of invention patent application after publication