CN108054100A - 鳍式场效应晶体管的制作方法 - Google Patents

鳍式场效应晶体管的制作方法 Download PDF

Info

Publication number
CN108054100A
CN108054100A CN201711325799.1A CN201711325799A CN108054100A CN 108054100 A CN108054100 A CN 108054100A CN 201711325799 A CN201711325799 A CN 201711325799A CN 108054100 A CN108054100 A CN 108054100A
Authority
CN
China
Prior art keywords
fin
height
short
soi substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711325799.1A
Other languages
English (en)
Other versions
CN108054100B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Wuxin Technology Holding Group Co ltd
Original Assignee
Shenzhen Step Technology Transfer Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Step Technology Transfer Center Co Ltd filed Critical Shenzhen Step Technology Transfer Center Co Ltd
Priority to CN201711325799.1A priority Critical patent/CN108054100B/zh
Publication of CN108054100A publication Critical patent/CN108054100A/zh
Application granted granted Critical
Publication of CN108054100B publication Critical patent/CN108054100B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种鳍式场效应晶体管的制作方法，包括：提供SOI基底，并在所述SOI基底形成台阶部；基于所述SOI基底的台阶部形成高度不同的鳍部；在所述鳍部表面形成栅介质层，并在所述栅介质层表面形成栅极；采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入，以在所述鳍部形成源区和漏区。本发明提供的鳍式场效应晶体管的制作方法可以解决相邻鳍式场效应晶体管的鳍部的阴影效应。

Description

鳍式场效应晶体管的制作方法
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种鳍式场效应晶体管的制作方法。
【背景技术】
鳍式场效应晶体管(FinFET)是一种具有鳍型沟道结构的场效应晶体管。在鳍式场效应晶体管中，鳍部(Fin)垂直地形成在硅衬底表面，且鳍部作为沟道，栅极通过覆盖在鳍表面来控制沟道。
在鳍式场效应晶体管的制作工艺流程中，当对鳍式场效应晶体管进行源区和漏区的离子注入时，要求在鳍部的顶部和侧面都注入离子，一般而言，鳍式场效应晶体管的鳍部高而且窄，所以通常会采用倾斜角度离子注入的方式进行源区和漏区的离子注入。但是在实际的芯片中，往往存在多个鳍式场效应晶体管密集排布的情况，此时由于相邻的鳍的影响，在同时对芯片的多个鳍式场效应晶体管进行源区和漏区注入时，相邻鳍式场效应晶体管容易存在注入阴影效应的影响，即是鳍式场效应晶体管的鳍部会阻挡住相邻的鳍式场效应晶体管的源区和漏区的倾斜角度离子注入路径。
对于上述情况，常规的解决方法是加大相邻鳍式场效应晶体管之间的间距，然而，采用增加间距的方式虽然能解决源漏注入阴影效应，但是会浪费芯片面积，影响芯片的集成度，提高芯片整体成本。
有鉴于此，有必要提供一种鳍式场效应晶体管的制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种鳍式场效应晶体管的制作方法。
本发明提供的鳍式场效应晶体管的制作方法，包括：提供SOI基底，并在所述SOI基底形成台阶部；基于所述SOI基底的台阶部形成高度不同的鳍部；在所述鳍部表面形成栅介质层，并在所述栅介质层表面形成栅极；采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入，以在所述鳍部形成源区和漏区。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，还包括：通过热处理使得所述源区和漏区的离子激活并扩散。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述热处理的温度为500℃～1200℃。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述提供SOI基底，并在所述SOI基底形成台阶部的步骤包括：提供一个SOI基底，所述SOI基底包括背衬底、形成在所述背衬底表面的绝缘氧化埋层以及形成在所述绝缘氧化埋层表面的顶层硅；通过对所述顶层硅进行光刻处理，来在所述SOI基底形成高度不同的台阶部。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述台阶部包括具有第一高度的第一台阶和具有第二高度的第二台阶，其中所述第一高度对应于高鳍的高度，而所述第二高度对应于矮鳍的高度。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述高度不同的鳍部包括具有第一高度的高鳍和具有第二高度的矮鳍，所述高鳍是基于所述台阶部的第一台阶进行光刻处理形成的，而所述矮鳍是基于所述台阶部的第二台阶进行光刻处理形成的。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入包括：从所述高鳍和所述矮鳍的一侧进行倾斜角度的离子注入；在上述一侧注入完成之后，再从所述高鳍和所述矮鳍的另一侧进行倾斜角度的离子注入。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，相邻两个矮鳍之间的距离L2、注入角度θ和所述矮鳍的高度h2之间满足：
L2≥tgθ*h2。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述高鳍和其相邻的矮鳍之间的距离L1、注入角度θ和所述高鳍和所述矮鳍之间的高度差h3之间满足：
L1≥tgθ*h3。
作为在本发明提供的鳍式场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述高鳍和所述矮鳍之间的高度差h3、注入角度θ和所述矮鳍的高度h2之间满足：
L3≥tgθ*h2。
相较于现有技术，本发明提供的鳍式场效应晶体管的制作方法，通过将SOI基底刻蚀出高低不同的台阶，然后通过刻蚀来形成按照一定规则布局且高低不同的鳍部，从而解决相邻鳍式场效应晶体管的鳍部的阴影效应。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的鳍式场效应晶体管的制作方法一种实施例的流程示意图；
图2～图7为图1所示的鳍式场效应晶体管的制作方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术鳍式场效应晶体管的鳍部在进行离子注入时对邻近鳍式场效应晶体管的源区和漏区造成的阴影效应，本发明提供一种鳍式场效应晶体管的制作方法通过将SOI基底刻蚀出高低不同的台阶，然后通过刻蚀来形成按照一定规则布局且高低不同的鳍部，从而解决相邻鳍式场效应晶体管的鳍部的阴影效应。
请参阅图1，其为本发明提供的鳍式场效应晶体管的制作方法一种实施例的流程示意图。所述鳍式场效应晶体管的制作方法包括以下步骤：
步骤S1，提供SOI基底，并在所述SOI基底形成台阶部；
如图2所示，首先提供一个SOI(Silicon on Insulator，绝缘体上硅)基底，所述SOI基底包括背衬底(Si)、形成在所述背衬底表面的绝缘氧化埋层(Buried Oxide，BOX)以及形成在所述绝缘氧化埋层表面的顶层硅。
接着，请参阅图3，通过对所述顶层硅进行光刻处理，来在所述SOI基底形成高度不同的台阶部。所述台阶部包括具有第一高度的第一台阶和具有第二高度的第二台阶，其中所述第一高度大约所述第二高度，即所述第一台阶为高台阶，而所述第二台阶为低台阶。在本实施例，所述第二台阶位于两个第一台阶之间。
另外，在具体实施例中，所述第一台阶的高度(即第一高度)可以为具有较高鳍部的第一鳍式场效应晶体管的鳍部高度，即高鳍的高度，而所述第二台阶的高度(即第二高度)可以为具有较低鳍部的第二鳍式场效应晶体管的鳍部高度，即矮鳍的高度。
步骤S2，基于所述SOI基底的台阶部形成高度不同的鳍部；
在所述台阶部形成之后，如图4所示，基于所述SOI基底的台阶部，通过光刻处理来在所述台阶部形成高度不同的鳍部，即形成高鳍和矮鳍。所述高鳍可以作为上述具有较高鳍部的第一鳍式场效应晶体管的鳍部，而所述矮鳍可以作为上述具有较低鳍部的第二鳍式场效应晶体管的鳍部。其中，所述高鳍是基于所述台阶部的第一台阶进行光刻处理形成的，而所述矮鳍是基于所述台阶部的第二台阶进行光刻处理形成的。
在本实施例中，如图4所示，所述台阶部经过光刻处理之后形成，所述第二台阶形成至少两个矮鳍，而所述第一台阶形成至少两个高鳍，其中所述至少两个高鳍分别位于所述至少两个矮鳍的两侧。比如，所述第二台阶部两侧的每个第一台阶可以分别形成一个高鳍。
步骤S3，在所述鳍部表面形成栅介质层，并在所述栅介质层表面形成栅极；
在步骤S3中，所述栅介质层可以具体为二氧化硅层或者采用其他介质材料形成的介质层。并且，所述栅介质层覆盖所述高鳍和矮鳍的沟道区的表面。在所述栅介质层形成之后，在所述栅介质层表面生长出栅极材料层，所述栅极材料层可以为多晶硅层或者金属材料层，其覆盖所述栅极介质层的表面；接着，对所述栅极介质层进行刻蚀处理，来形成所述高鳍对应的第一鳍式场效应晶体管的栅极和所述矮鳍对应的第二鳍式场效应晶体管的栅极。
步骤S4，采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入，以在所述鳍部形成源区和漏区；
在所述栅介质层和所述栅极形成之后，请参阅图5(a)和图5(b)，在步骤S4中，采用倾斜角度注入的方式分别对所述高鳍和所述矮鳍两侧进行离子注入，比如首先可以从所述高鳍和所述矮鳍的左边进行倾斜角度的离子注入，如图5(a)所示；在左边注入完成之后，再从所述高鳍和所述矮鳍的右边进行倾斜角度的离子注入，如图5(b)所示。由于受到所述高鳍的遮挡，所以在进行倾斜角度的离子注入时，所述矮鳍可能会出现只有一侧接收到离子，即只进行单侧注入，而所述高鳍在两侧注入都可以接收到离子，即实现双侧注入。在所述离子注入完成之后，所述高鳍和矮鳍便分别形成源区和漏区。
请参阅图6(a)至图6(c)，在进行离子注入时，所述高鳍和其相邻的矮鳍之间的距离L1、相邻两个矮鳍之间的距离L2、所述高鳍的高度(即所述第一高度)h1、所述矮鳍的高度(即所述第二高度)h2、所述高鳍和所述矮鳍之间的高度差h3以及所述倾斜角度注入的注入角度θ等工艺参数，可以通过工艺设计来使得其满足以下要求：
第一、如图6(a)所示，相邻两个矮鳍之间的距离L2、注入角度θ和所述矮鳍的高度h2之间满足：
L2≥tgθ*h2
第二、如图6(b)所示，所述高鳍和其相邻的矮鳍之间的距离L1、注入角度θ和所述高鳍和所述矮鳍之间的高度差h3之间满足：
L1≥tgθ*h3
第三、如图6(c)所示，所述高鳍和所述矮鳍之间的高度差h3、注入角度θ和所述矮鳍的高度h2之间满足：
L3≥tgθ*h2
步骤S5，通过热处理使得所述源区和漏区的离子激活并扩散。
在步骤S4的倾斜角度离子注入完成之后，在步骤S5中，通过热处理来使得所述高鳍和矮鳍的源区和漏区的注入离子进行激活并扩散。对于矮鳍来说，虽然只进行单侧注入，但是经过热处理之后，注入离子会在矮鳍的内部进行扩散，使得整个矮鳍都具有离子分布，如图7所示。在具体实施例中，所述热处理的温度可以为500℃～1200℃。
相较于现有技术，本发明提供的鳍式场效应晶体管的制作方法通过将SOI基底刻蚀出高低不同的台阶，然后通过刻蚀来形成按照一定规则布局且高低不同的鳍部，从而解决相邻鳍式场效应晶体管的鳍部的阴影效应。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (10)

1.一种鳍式场效应晶体管的制作方法，其特征在于，包括：
提供SOI基底，并在所述SOI基底形成台阶部；
基于所述SOI基底的台阶部形成高度不同的鳍部；
在所述鳍部表面形成栅介质层，并在所述栅介质层表面形成栅极；
采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入，以在所述鳍部形成源区和漏区。
2.根据权利要求1所述的方法，其特征在于，还包括：通过热处理使得所述源区和漏区的离子激活并扩散。
3.根据权利要求2所述的方法，其特征在于，所述热处理的温度为500℃～1200℃。
4.根据权利要求1所述的方法，其特征在于，所述提供SOI基底，并在所述SOI基底形成台阶部的步骤包括：
提供一个SOI基底，所述SOI基底包括背衬底、形成在所述背衬底表面的绝缘氧化埋层以及形成在所述绝缘氧化埋层表面的顶层硅；
通过对所述顶层硅进行光刻处理，来在所述SOI基底形成高度不同的台阶部。
5.根据权利要求4所述的方法，其特征在于，所述台阶部包括具有第一高度的第一台阶和具有第二高度的第二台阶，其中所述第一高度对应于高鳍的高度，而所述第二高度对应于矮鳍的高度。
6.根据权利要求5所述的方法，其特征在于，所述高度不同的鳍部包括具有第一高度的高鳍和具有第二高度的矮鳍，所述高鳍是基于所述台阶部的第一台阶进行光刻处理形成的，而所述矮鳍是基于所述台阶部的第二台阶进行光刻处理形成的。
7.根据权利要求5所述的方法，其特征在于，所述采用倾斜角度注入的方式分别对所述鳍部两侧进行离子注入包括：
从所述高鳍和所述矮鳍的一侧进行倾斜角度的离子注入；
在上述一侧注入完成之后，再从所述高鳍和所述矮鳍的另一侧进行倾斜角度的离子注入。
8.根据权利要求7所述的方法，其特征在于，相邻两个矮鳍之间的距离L2、注入角度θ和所述矮鳍的高度h2之间满足：
L2≥tgθ*h2。
9.根据权利要求7所述的方法，其特征在于，所述高鳍和其相邻的矮鳍之间的距离L1、注入角度θ和所述高鳍和所述矮鳍之间的高度差h3之间满足：
L1≥tgθ*h3。
10.根据权利要求7所述的方法，其特征在于，所述高鳍和所述矮鳍之间的高度差h3、注入角度θ和所述矮鳍的高度h2之间满足：
L3≥tgθ*h2。
CN201711325799.1A 2017-12-12 2017-12-12 鳍式场效应晶体管的制作方法 Expired - Fee Related CN108054100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711325799.1A CN108054100B (zh) 2017-12-12 2017-12-12 鳍式场效应晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711325799.1A CN108054100B (zh) 2017-12-12 2017-12-12 鳍式场效应晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN108054100A true CN108054100A (zh) 2018-05-18
CN108054100B CN108054100B (zh) 2021-06-11

Family

ID=62132357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711325799.1A Expired - Fee Related CN108054100B (zh) 2017-12-12 2017-12-12 鳍式场效应晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN108054100B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110151652A1 (en) * 2009-07-27 2011-06-23 Yuichiro Sssaki Method for fabricating semiconductor device and plasma doping system
US20120313169A1 (en) * 2011-06-09 2012-12-13 Globalfoundries Inc. Fin-fet device and method and integrated circuits using such
US20130082329A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Multi-gate field-effect transistors with variable fin heights
CN103681339A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法
US20140113420A1 (en) * 2012-10-24 2014-04-24 Globalfoundries Inc. Methods of avoiding shadowing when forming source/drain implant regions on 3d semiconductor devices
CN104752503A (zh) * 2013-12-27 2015-07-01 台湾积体电路制造股份有限公司 用于形成具有不同鳍高度的finfet的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110151652A1 (en) * 2009-07-27 2011-06-23 Yuichiro Sssaki Method for fabricating semiconductor device and plasma doping system
US20120313169A1 (en) * 2011-06-09 2012-12-13 Globalfoundries Inc. Fin-fet device and method and integrated circuits using such
US20130082329A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Multi-gate field-effect transistors with variable fin heights
CN103681339A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法
US20140113420A1 (en) * 2012-10-24 2014-04-24 Globalfoundries Inc. Methods of avoiding shadowing when forming source/drain implant regions on 3d semiconductor devices
CN104752503A (zh) * 2013-12-27 2015-07-01 台湾积体电路制造股份有限公司 用于形成具有不同鳍高度的finfet的方法

Also Published As

Publication number Publication date
CN108054100B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US20090134457A1 (en) Segmented pillar layout for a high-voltage vertical transistor
CN102738235B (zh) 单边存取装置及其制造方法
TWI610435B (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
JPH1187710A (ja) トレンチ接触法
CN104576743B (zh) 沟槽功率mos器件及其制造方法
JP5498107B2 (ja) 半導体装置およびその製造方法
WO2018121132A1 (zh) Ldmos器件及其制作方法
US9257327B2 (en) Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation
US20160380081A1 (en) Finfet and method of fabricating the same
CN104425520B (zh) 半导体器件及形成方法
US20140124858A1 (en) Semiconductor device and fabricating method thereof
US11652170B2 (en) Trench field effect transistor structure free from contact hole
TWI487112B (zh) 半導體裝置及其製造方法
US8569134B2 (en) Method to fabricate a closed cell trench power MOSFET structure
CN108054100A (zh) 鳍式场效应晶体管的制作方法
CN208923147U (zh) 晶体管及半导体器件
TWI517402B (zh) 半導體裝置及其製造方法
JP4780905B2 (ja) 半導体装置の製造方法
CN108109965B (zh) 叠加三维晶体管及其制作方法
TWI514575B (zh) 具有溝渠式閘極結構的功率元件及其製作方法
CN107564817B (zh) 一种FinFET器件的制造方法
TWI467765B (zh) 半導體裝置及其製造方法
US20220384193A1 (en) Method for forming finfet super well
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法
CN107331700B (zh) 一种沟槽式晶体管结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210527

Address after: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Wuxin Intelligent Technology Co.,Ltd.

Address before: 518000 Guangdong Shenzhen Longhua New District big wave street Longsheng community Tenglong road gold rush e-commerce incubation base exhibition hall E commercial block 706

Applicant before: Shenzhen Meliao Technology Transfer Center Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211102

Address after: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Wuxin Technology Holding Group Co.,Ltd.

Address before: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Wuxin Intelligent Technology Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210611

CF01 Termination of patent right due to non-payment of annual fee