CN108052476A - 一种数据传输系统 - Google Patents

一种数据传输系统 Download PDF

Info

Publication number
CN108052476A
CN108052476A CN201711202586.XA CN201711202586A CN108052476A CN 108052476 A CN108052476 A CN 108052476A CN 201711202586 A CN201711202586 A CN 201711202586A CN 108052476 A CN108052476 A CN 108052476A
Authority
CN
China
Prior art keywords
programmable logic
logic device
microprocessor
toggle switch
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711202586.XA
Other languages
English (en)
Inventor
瞿浩正
韩业实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dongguan packaging printing paper products company limited
Original Assignee
Shenzhen Huayun Technology Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huayun Technology Industry Co Ltd filed Critical Shenzhen Huayun Technology Industry Co Ltd
Priority to CN201711202586.XA priority Critical patent/CN108052476A/zh
Publication of CN108052476A publication Critical patent/CN108052476A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25032—CAN, canbus, controller area network bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例涉及通讯技术领域，提供了一种数据传输系统，所述数据传输系统包括拨码开关、可编程逻辑器件及微处理器，所述可编程逻辑器件的输入/输出管脚与所述拨码开关的一个或多个数码位相连，所述微处理器通过串行外设接口与所述可编程逻辑器件相连。相应地，本发明实施例还提供了一种可编程逻辑器件，解决了现有技术中传输CAN ID过程中占用较多I/O口资源的问题，提高了资源利用率。

Description

一种数据传输系统
技术领域
本发明实施例涉及通讯技术领域，尤其涉及一种数据传输系统。
背景技术
对于传统的工业设备而言，可采用集中式、分布式两种架构。对于采用分布式和模块化设计的方式而言，工业设备可以较快地完成开发周期，但缺点是会导致设备的功能不能集中到一块电路板上。基于该方式开发出来的设备，其功能会被分布到多个模块，而这多个模块之间，会根据功能的层次和集中度，把其中的某个模块定义为主控模块或中心模块，其他非主控模块，其余的非主控模块通过星型网络结构，连接到主控模块或中心模块。
现有技术中，工业设备可采用控制器局域网络(Controller Area Network,CAN)总线构建主控模块与非主控模块的星型网络和通信链路。CAN总线上的站点数目理论上不受限制，实际上因驱动器驱动能力，一般最大站点数量为100～110左右。
对于复杂的传输网络而言，每一个非主控模块的标识(ID)需要通过拨码开关来生成。而大多数采用CAN总线的产品，均采用多位拨码开关获取高/低电平，并将该高/低电平直接输出至微处理器(例如先进RISC处理器(Advanced RISC Machine,ARM)处理器)的输入/输出(I/O)端口，从而使微处理器读取到CAN各站点的ID号(即CAN ID)。
实现本发明过程中，发明人发现相关技术中至少存在如下问题：由于微处理器的I/O端口资源有限，而拨码开关的数码位(典型如8位拨码开关)较多，在微处理器读取CANID的传输过程中需要占用较多的I/O口资源。
发明内容
本发明实施例提供一种数据传输的系统，能够解决现有技术中传输CAN ID过程中占用较多I/O口资源的问题。
为了解决上述技术问题，本发明实施例公开了如下技术方案：
第一方面，本发明实施例提供了一种数据传输的系统，所述数据传输系统包括拨码开关、可编程逻辑器件及微处理器，所述可编程逻辑器件的输入/输出管脚与所述拨码开关的一个或多个数码位相连，所述微处理器通过串行外设接口与所述可编程逻辑器件相连。
可选地，所述可编程逻辑器件还与一个或多个限流电阻一端相连，且所述一个或多个限流电阻的另一端接地。
可选地，所述数据传输系统还包括电源，所述拨码开关一端连接电源的正极。
可选地，所述可编程逻辑器件包括电平检测器及寄存器，所述电平检测器用于检测所述拨码开关数码位的电平状态，所述寄存器用于记录所述电平状态对应的标识信息。
可选地，所述微处理器为高级RISC处理器ARM，用于通过所述串行外设接口，获取所述可编程逻辑器件中寄存器记录的标识信息。
可选地，所述可编程逻辑器件为现场可编程门阵列FPGA。
第二方面，本发明实施例还提供了一种可编程逻辑器件，所述可编程逻辑器件通过输入/输出管脚与拨码开关的一个或多个数码位相连，用于获取所述拨码开关生成的标识信息，并且，所述可编程逻辑器件与微处理器通过串行外设接口相连，用于将所述获取的标识信息通过所述串行外设接口传输给所述微处理器。
可选地，所述可编程逻辑器件包括电平检测器及寄存器，所述电平检测器用于检测所述拨码开关数码位的电平状态，所述寄存器用于记录所述电平状态对应的标识信息。
可选地，所述可编程逻辑器件还与一个或多个限流电阻一端相连。
可选地，所述可编程逻辑器件为现场可编程门阵列FPGA。
本发明实施例的有益效果是：区别于现有技术的情况，本发明实施例提供的数据传输的系统，可编程逻辑器件获取拨码开关生成的CAN ID信息，通过SPI接口传输给微处理器，极大地降低了微处理器的I/O口资源消耗，提高了资源利用率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供的一种数据传输系统组成架构图；
图2是本发明实施例提供的一种可编程逻辑器件组成架构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
图1是本发明实施例提供的数据传输系统100组成架构图。如图1所示，本系统包括数据传输系统包括拨码开关101、可编程逻辑器件102及微处理器103，可编程逻辑器件102的输入/输出管脚与拨码开关101的一个或多个数码位相连，微处理器103通过串行外设接口与可编程逻辑器件102相连。
相比于现有技术的微处理器直接与拨码开关相连的方案，本发明创造性地提出了一种更加实用的改进型方案，即采用可编程逻辑器件代替微处理器获取拨码开关生成的CAN ID信息，并通过串行外设接口将CAN ID信息反馈给微处理器。相比于现有技术的方案，本发明实施例提供的方案节约了I/O口的资源，资源利用率得到提高。
可选地，该系统还包括电源，拨码开关101的一个或多个数码位与可编程逻辑器件相连，另一端则连接有电源的正极，其电压值的大小优选为3.3V。拨码开关是一种常用的电平控制器，例如8位拨码开关，每一位有开和关两种状态，总共可生成28＝256个不同的ID号，以二进制表示，则ID号的范围从00000000-11111111。
可编程逻辑器件102，可以是现场可编程门阵列(Field-Programmable GateArray,FPGA),例如Xilinx Virtex系列器件、复杂可编程逻辑器件(Complex ProgrammableLogic Device,CPLD)、FPOA(例如，PicoChip品牌装置)、或专用可编程逻辑电路——包括数字的、模拟的、和混合模拟/数字电路。可编程逻辑器件指令的执行可以在处理器之间分配、和/或跨越一个装置内的多个处理器或者跨越装置网络并行地进行。可编程逻辑器件102用于实现详述的功能性的软件指令可以由本领域技术人员容易地编写，例如用Verilog、VHDL、C、C++、Visual Basic、Java、Python、Tcl、Perl、Scheme、Ruby等编写。
本发明实施例中，为了方便说明，可编程逻辑器件以FPGA为例进行说明。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列(Logic Cell Array，LCA)的概念，内部包括可配置逻辑模块(Configurable Logic Block，CLB)、输入输出模块(Input Output Block，IOB)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
可选地，在本发明实施例提供的方案中，FPGA还与一个或多个限流电阻一端相连，且一个或多个限流电阻的另一端接地。更具体地，FPGA的I/O管脚与拨码开关的数码位连接后，同时与一个或多个限流电阻的一端相连，且本发明实施例对于限流电阻的电阻值并无限制。
可选地，FPGA包括电平检测器及寄存器，电平检测器用于检测拨码开关数码位的电平状态，寄存器用于记录电平状态对应的标识信息。如上例，若拨码开关具备8位数码位，电平检测器通过检测每一数码位的高/低状态，输出0/1或1/0的数据至寄存器，该寄存器可保存最多为256个CAN ID号。而微处理器则可通过串行外设接口(Serial PeripheralInterface,SPI)获取到寄存器存储的CAN ID号。通过该方案，即节省了微处理器的I/O端口资源，同时方便了微处理器固件软件代码的维护。
可选地，微处理器为高级RISC处理器(Advanced RISC Machine,ARM)，用于通过SPI接口，获取可编程逻辑器件102中寄存器记录的标识信息。ARM处理器为一种通用的微处理器架构。由于其能耗低，更适合在智能终端中使用。ARM处理器的在较新的体系结构中支持两种指令集：ARM指令集和Thumb指令集。其中，ARM指令为32位的长度，Thumb指令为16位长度。ARM处理器通常具备典型的冯诺依曼架构，可在各种不同的环境中运行，一种环境是Android(在Linux内核上运行的可从Google获得的开源操作系统)，Android应用程序通常用Java编写，并且在其自己的虚拟机中运行。
SPI接口是一种主-从同步的串行外设接口，具备自身的电气规范及信号格式。它可以使ARM与各种外围设备以串行方式进行通信以交换信息。通用的SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。外围设备包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器、MCU和ARM等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线(SCLK)、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线NSS(有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。本发明实施例中，ARM可以为主设备，FPGA为从设备。
本发明实施例提供的系统中，采用了一种基于FPGA的CAN ID传输系统，解决多个非主控模块与主控模块通过CAN总线连接和通信需要占用多个CAN ID的问题，不占用模块上ARM控制器的I/O管脚资源，同时模块上的固件(firmware)通过读取FPGA的寄存器获得本站点的CAN ID，能够为固件的维护带来很大的灵活性。
实施例2
图2是本发明实施例提供的一种可编程逻辑器件200，如图2所示。可编程逻辑器件200通过输入/输出管脚与拨码开关的一个或多个数码位相连，用于获取拨码开关生成的标识信息，并且，可编程逻辑器件200与微处理器通过串行外设接口相连，用于将获取的标识信息通过串行外设接口传输给微处理器。
可编程逻辑器件可以是现场可编程门阵列(Field-Programmable Gate Array,FPGA),例如Xilinx Virtex系列器件、复杂可编程逻辑器件(Complex Programmable LogicDevice,CPLD)、FPOA(例如，PicoChip品牌装置)、或专用可编程逻辑电路——包括数字的、模拟的、和混合模拟/数字电路。可编程逻辑器件指令的执行可以在处理器之间分配、和/或跨越一个装置内的多个处理器或者跨越装置网络并行地进行。可编程逻辑器件102用于实现详述的功能性的软件指令可以由本领域技术人员容易地编写，例如用Verilog、VHDL、C、C++、Visual Basic、Java、Python、Tcl、Perl、Scheme、Ruby等编写。
本发明实施例中，为了方便说明，可编程逻辑器件以FPGA为例进行说明。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列(Logic Cell Array，LCA)的概念，内部包括可配置逻辑模块(Configurable Logic Block，CLB)、输入输出模块(Input Output Block，IOB)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
FPGA可以包括电平检测器201及寄存器202，电平检测器201用于检测拨码开关数码位的电平状态，寄存器用于记录电平状态对应的标识信息。拨码开关是一种常用的电平控制器，例如8位拨码开关，每一位有开和关两种状态，总共可生成28＝256个不同的ID号，以二进制表示，则ID号的范围从00000000-11111111。
FPGA获取到CAN ID号后，可通过SPI接口输出该CAN ID号给微处理器，微处理器可以是ARM等通用处理器。
可选地，可编程逻辑器件200还与一个或多个限流电阻一端相连，该限流电阻的另一端可接地。
本发明实施例提供的可编程逻辑器件，可代替微处理器来获取拨码开关生成的CAN ID号，并通过SPI接口输出该ID号信息至微处理器。极大地降低了微处理器的I/O口资源消耗，提高了资源利用率。
通过以上的实施方式的描述，本领域普通技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种数据传输系统，其特征在于，所述数据传输系统包括拨码开关、可编程逻辑器件及微处理器，所述可编程逻辑器件的输入/输出管脚与所述拨码开关的一个或多个数码位相连，所述微处理器通过串行外设接口与所述可编程逻辑器件相连。
2.根据权利要求1所述的系统，所述可编程逻辑器件还与一个或多个限流电阻一端相连，且所述一个或多个限流电阻的另一端接地。
3.根据权利要求1所述的系统，其特征在于，所述数据传输系统还包括电源，所述拨码开关一端连接所述电源的正极。
4.根据权利要求1所述的系统，其特征在于，所述可编程逻辑器件包括电平检测器及寄存器，所述电平检测器用于检测所述拨码开关数码位的电平状态，所述寄存器用于记录所述电平状态对应的标识信息。
5.根据权利要求4所述的系统，其特征在于，所述微处理器为高级RISC处理器ARM，用于通过所述串行外设接口，获取所述可编程逻辑器件中寄存器记录的标识信息。
6.根据权利要求1-5任一项所述的系统，其特征在于，所述可编程逻辑器件为现场可编程门阵列FPGA。
7.一种可编程逻辑器件，其特征在于，所述可编程逻辑器件通过输入/输出管脚与拨码开关的一个或多个数码位相连，用于获取所述拨码开关生成的标识信息，并且，所述可编程逻辑器件与微处理器通过串行外设接口相连，用于将所述获取的标识信息通过所述串行外设接口传输给所述微处理器。
8.根据权利要求7所述的可编程逻辑器件，其特征在于，所述可编程逻辑器件包括电平检测器及寄存器，所述电平检测器用于检测所述拨码开关数码位的电平状态，所述寄存器用于记录所述电平状态对应的标识信息。
9.根据权利要求7所述的可编程逻辑器件，所述可编程逻辑器件还与一个或多个限流电阻一端相连。
10.根据权利要求7-9任一项所述的可编程逻辑器件，所述可编程逻辑器件为现场可编程门阵列FPGA。
CN201711202586.XA 2017-11-27 2017-11-27 一种数据传输系统 Pending CN108052476A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711202586.XA CN108052476A (zh) 2017-11-27 2017-11-27 一种数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711202586.XA CN108052476A (zh) 2017-11-27 2017-11-27 一种数据传输系统

Publications (1)

Publication Number Publication Date
CN108052476A true CN108052476A (zh) 2018-05-18

Family

ID=62120546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711202586.XA Pending CN108052476A (zh) 2017-11-27 2017-11-27 一种数据传输系统

Country Status (1)

Country Link
CN (1) CN108052476A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060457A (zh) * 2007-04-05 2007-10-24 华南理工大学 基于光纤的高速串行工业实时通信总线系统及其控制方法
CN101841419A (zh) * 2010-05-14 2010-09-22 中兴通讯股份有限公司 一种通信口复用的方法及装置
US8598908B1 (en) * 2009-05-01 2013-12-03 Cypress Semiconductor Corp. Built in system bus interface for random access to programmable logic registers
CN203434982U (zh) * 2013-08-29 2014-02-12 成都成电光信科技有限责任公司 可配置工作模式的光纤通道数据接口卡
CN104536918A (zh) * 2014-10-31 2015-04-22 成都朗锐芯科技发展有限公司 一种通过cpld扩展fpga的io口的方法
CN106502948A (zh) * 2016-10-25 2017-03-15 郑州云海信息技术有限公司 一种i2c地址可选的板载fpga设计方法
US20170110204A1 (en) * 2015-10-16 2017-04-20 Qualcomm Incorporated Enhanced memory built-in self-test architecture for de-featured memories
CN107342985A (zh) * 2017-06-16 2017-11-10 电子科技大学 一种基于arm9和fpga的光伏电站通信管理机系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060457A (zh) * 2007-04-05 2007-10-24 华南理工大学 基于光纤的高速串行工业实时通信总线系统及其控制方法
US8598908B1 (en) * 2009-05-01 2013-12-03 Cypress Semiconductor Corp. Built in system bus interface for random access to programmable logic registers
CN101841419A (zh) * 2010-05-14 2010-09-22 中兴通讯股份有限公司 一种通信口复用的方法及装置
CN203434982U (zh) * 2013-08-29 2014-02-12 成都成电光信科技有限责任公司 可配置工作模式的光纤通道数据接口卡
CN104536918A (zh) * 2014-10-31 2015-04-22 成都朗锐芯科技发展有限公司 一种通过cpld扩展fpga的io口的方法
US20170110204A1 (en) * 2015-10-16 2017-04-20 Qualcomm Incorporated Enhanced memory built-in self-test architecture for de-featured memories
CN106502948A (zh) * 2016-10-25 2017-03-15 郑州云海信息技术有限公司 一种i2c地址可选的板载fpga设计方法
CN107342985A (zh) * 2017-06-16 2017-11-10 电子科技大学 一种基于arm9和fpga的光伏电站通信管理机系统

Similar Documents

Publication Publication Date Title
US5327361A (en) Events trace gatherer for a logic simulation machine
CN101681255B (zh) 通用数字块互连与通道布线
CN103914580B (zh) 一种用于fpga电路位流仿真的方法
CN108304336A (zh) 一种信号处理装置和方法
CN100388264C (zh) 具有可重构体系结构的计算机装置
CN106325919A (zh) 基于PCIE Redriver的配置系统及方法
CN109408445A (zh) 一种图形处理器板卡
CN102483721A (zh) 用于芯片上系统的可动态重新配置的模拟路由电路及方法
CN113608684B (zh) 内存信息获取方法、装置、系统、电子设备及存储介质
CN105955919A (zh) 基于FPGA的多MCU读写NANDFlash的实现方法
CN108052476A (zh) 一种数据传输系统
CN103123799A (zh) 速率指示电路与硬盘背板以及电子装置
CN208954104U (zh) 多路sim卡读写装置
CN107817477B (zh) 一种雷达显控系统的信号源系统及实现方法
CN103885362A (zh) 基于cpci-e总线的多dsp并行处理板
CN102254469A (zh) 基于嵌入式开发平台的实验装置
CN210666782U (zh) 用于电能表管理芯片验证的系统及装置
US20050192791A1 (en) Method for emulating an integrated circuit and semiconductor chip for practicing the method
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN111599390B (zh) 基于动态可重配技术的块状存储单元
CN102446132B (zh) 一种模拟本地总线进行板级管理的方法和装置
CN107918593A (zh) 近端一对多串行总线的拓展接口电路以及通信方法
CN101354730B (zh) 一种仿真器芯片的仿真方法
CN103594110B (zh) 替代双端口静态存储器的存储器结构
CN102542872A (zh) 基于嵌入式开发平台的驱动系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181121

Address after: 518000 Fulda Industrial Zone, No. 30 Fuyuan Road, Heping Community, Fuhai Street, Baoan District, Shenzhen City, Guangdong Province, 2 301 buildings

Applicant after: SHENZHEN HUAYUN DIGITAL CO., LTD.

Address before: 518022 room 6201, ground business center, Xinxing Plaza, 5002 Shennan East Road, Luohu District, Shenzhen, Guangdong.

Applicant before: Shenzhen Huayun Technology Industry Co., Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191121

Address after: 518000 office building two and 3 of Fu Da factory area, Chongqing Road, Baoan District Fuyong street, Shenzhen, Guangdong

Applicant after: Shenzhen Dongguan packaging printing paper products company limited

Address before: 518000 Fulda Industrial Zone, No. 30 Fuyuan Road, Heping Community, Fuhai Street, Baoan District, Shenzhen City, Guangdong Province, 2 301 buildings

Applicant before: SHENZHEN HUAYUN DIGITAL CO., LTD.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20180518

RJ01 Rejection of invention patent application after publication