CN108027566A - 用于测量多层结构的层之间叠对的技术 - Google Patents

用于测量多层结构的层之间叠对的技术 Download PDF

Info

Publication number
CN108027566A
CN108027566A CN201680047092.6A CN201680047092A CN108027566A CN 108027566 A CN108027566 A CN 108027566A CN 201680047092 A CN201680047092 A CN 201680047092A CN 108027566 A CN108027566 A CN 108027566A
Authority
CN
China
Prior art keywords
image
layer
overlay
sandwich construction
expection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680047092.6A
Other languages
English (en)
Other versions
CN108027566B (zh
Inventor
达尼·辛格·拉陶斯
雅科夫·温伯格
伊谢·施瓦茨班德
罗马·克里斯
伊塔亚·克钦
兰·戈德曼
奥尔加·诺瓦克
奥弗·阿丹
希蒙·利维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201910808592.2A priority Critical patent/CN110647012B/zh
Publication of CN108027566A publication Critical patent/CN108027566A/zh
Application granted granted Critical
Publication of CN108027566B publication Critical patent/CN108027566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/12—Edge-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/143—Segmentation; Edge detection involving probabilistic approaches, e.g. Markov random field [MRF] modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/194—Segmentation; Edge detection involving foreground-background segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G06T7/337—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods involving reference images or patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20112—Image segmentation details
    • G06T2207/20116—Active contour; Active surface; Snakes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Probability & Statistics with Applications (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Image Analysis (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

一种用于确定多层结构的层之间叠对的方法，该方法可包含以下步骤：得到代表多层结构的给定影像、得到用于多层结构的层的预期影像、提供多层结构的结合的预期影像为所述层的预期影像的结合、执行给定影像相对于结合的预期影像的配准、及提供给定影像的分割从而产生分割的影像和所述多层结构的层的图像。所述方法可进一步包含以下步骤：通过一起处理多层结构的任何两个选择的层的图像和所述两个选择的层的预期影像来确定所述两个选择的层之间的叠对。

Description

用于测量多层结构的层之间叠对的技术
技术领域
本发明涉及通过分析表示多层结构的影像来确定此类结构的层之间叠对(overlay)的技术。举例而言，本发明涉及现代集成电路的自动检查，现代集成电路构成了具有由光刻产生的多层的微小型半导体结构。更确切地说，本发明涉及需要利用扫描电子显微镜(SEM)来得到代表影像的叠对评价技术。
背景技术
众多技术领域可建议复杂多层物理实体的实例。可通过分析实体的可用影像来研究此类实体的内部结构。可在现代3D半导体结构以及地球物理、生物、医药、诸如计算机断层摄影的医疗设备技术等的检查中发现此类分析的实例。可通过在对应领域中被利用的各种技术得到要被分析的影像。
本专利申请案将使用来自现代多层半导体结构的检测领域的示例来描述所提及的技术。
感兴趣的现代多层半导体结构已达到这些现代多层半导体结构无法通过光学显微镜而以所需的准确率及分辨率来被检查的微型化级别(目前节点尺度达到约7-10nm)，因为光学显微镜所提供的信息是处理视觉影像的结果。对于此类现代结构来说，有一种应用复杂的、基于模式的用于处理目测所得到的数据的分析方法的理论上的选择。
替代的、更实用的选择是利用涉及具有比光学显微镜高的分辨率的工具的技术。
在半导体晶片的检查中经常使用此类工具(例如扫描电子显微镜(SEM))。可在微电子器件的生产中使用SEM以检测缺陷及将缺陷分类，以提供复杂的处理控制等。然而，SEM影像包含丰富细节，该丰富细节必须被正确地解释以辨识出现在每张影像中的结构，以将结构与其他特征区别开并估计它们的相对座标。
为了继续描述，已于下文介绍一些广泛性的定义，这些定义对于了解问题及将于下文描述的示例性解决方案来说是重要的。
三维集成电路(3D IC)–通过堆叠硅晶片和/或裸片及使用硅穿孔(TSV)来垂直互连这些硅晶片和/或裸片而使得这些硅晶片和/或裸片表现为单一器件所制造的集成电路。在本说明书中，谈论使用制造厂工艺通过一层(裸片)到另一层(裸片)上地逐渐沉积多层(裸片)所制造的3D IC。3D IC是多层结构的一较佳示例。
SEM–扫描电子显微镜，使用该扫描电子显微镜以将3D IC暴露至初级电子束、收集关于响应电子束或来自3D IC的多层的散射电子的数据及通过对收集的数据应用计算机处理而进一步重建多层的结合的SEM影像。
可用影像或给定影像–表示真实多层结构的影像；SEM影像–可用/给定影像的示例。
CD SEM–临界尺寸扫描电子显微镜，所述临界尺寸扫描电子显微镜可应用至具有从约3000nm至约7nm尺寸的范围广泛的节点中。CD-SEM通过利用更精密的电子光学元件和更先进的影像处理来实现高分辨率、高产量、高灵敏度及高再现性。
预期影像–要在多层结构的特定层中构造和/或发现的一或多个特定细节/特征/结构的影像。举例而言，预期影像可为设计影像，例如通过使用CAD(计算机辅助设计)工具而产生的用于设计特定层的特征的CAD-影像。预期影像可以是设计影像，所述设计影像经模拟以便在根据设计制造真实物体后看起来更接近该真实物体。
结合的预期影像–在考虑到多层结构的层和元素的可见性的情况下，通过结合多层结构的层的预期影像所得到的影像。
叠对(OVL)–表征多层结构的一层相对于该多层结构的另一层的图案与图案对准的向量。
目前以一系列步骤制造现代硅晶片，每一阶段放置材料的图案于晶片上；以此方式建造晶体管、触点等，所述晶体管、触点等都由不同材料制造。为了使最终器件正常运作，这些层的各别图案必须正确对准。叠对控制是对以上提到的图案与图案对准的控制。
配准(Registration)–通过对两个或更多个影像的相互定位的辨识而最大可能地对准所述两个或更多个影像。举例而言，可通过完成影像间的最大可能的叠对来执行配准。存在各种配准技术；将于本说明书中提出为先进的半导体节点定制的配准版本。
可用影像的分割(Segmentation)-标记可用影像的像素以将像素相关于不同类别的特征(物体、元素)。这些特征可位于多层结构的不同层处。影像分割通常用于确定影像中的物体和边界(线、曲线等)的位置。更确切地说，影像分割是指定标记至影像中的每个像素以致带有相同标记的像素共有某些特征的过程。举例而言，特定标记可指示结构的特定层。
SEM影像的分割-标记多层结构的SEM影像的像素以得到被分割的影像Segm(x,y)，该被分割的影像Segm(x,y)中被相似地标记的像素形成分割部分。分割是通过对每个具有座标(x,y)的像素指定索引j来标记SEM影像的像素的过程，索引j为此像素所属的层的索引。索引j可接受来自区间{1….N}的值，其中N为多层结构的层的数量。
N层多层结构的层的图像(map)–是一组N个二元影像；每个二元影像具有给定影像的尺寸。
特定层的图像是仅包含该层的特征的二元影像，这些特征在给定影像上为可见的(因此在分割的影像上可见)，且这些特征通过以该特定层的标记所标记的像素区域(分割部分)而呈现于图像上。其可如以下所示：
Map(x,y){j}＝{1,若Segm(x,y)＝j；0若Segm(x,y)≠j,1<＝j<＝N,其中N为层的数量}。
将在描述中间歇地使用术语“像素区域”和术语“分割部分”。
对有效及准确估计多层结构(例如诸如现代微型化多层半导体结构)中的叠对的解决方案有长期需求。
发明内容
本发明的目标之一是提供更通用的用于分析呈现真实多层结构的影像以确定结构的层之间的叠对的技术。
本发明的更具体的目标是提供有效及准确的用于对多层半导体结构进行叠对测量的技术。此目标已由发明人确认为是对现代半导体多层结构中的叠对的集中的、全面的测量的长期需求。
期望此种有效及准确的解决方案允许多层结构中的叠对/偏移的可靠估计，以在制造厂处理期间对所欲产量影响最小以及能线上调整制造厂处理。
根据本发明的第一方面，提供一种用于确定多层结构的层之间叠对的方法，所述方法包含以下步骤
-提供代表多层结构的影像(所谓的给定影像或可用影像)，
-得到用于多层结构的各别层的预期影像；
-提供多层结构的结合的预期影像(作为所述层的预期影像的结合，考虑到层的顺序及因层的一层在另一层上的放置所造成的可见性/预期遮蔽)；
-执行所述给定影像相对于所述结合的预期影像的配准；
-提供所述给定影像的分割，从而产生
○分割的影像，(其中所述分割的影像的每个像素与指示所述多层结构的层的标记相关联，所述像素与所述层相关，从而建立具有相同标记的像素区域/分割部分)，及
○分割的图像，亦称为所述多层结构的层的图像(其中此类图像为一组二元影像，且其中特定层的图像为仅包含这层的特征的二元影像，这些特征在所述给定影像上(且因此在所述被分割的影像上)是可见的，且这些特征通过以该特定层的标记所标记的分割部分而呈现于图像上)；
-通过一起处理所述多层结构的任何两个选择的层的图像和所述两个选择的层的预期影像来确定(测量)所述两个选择的层之间的叠对。
有利地，所提出的方法允许确定多层结构的每个层相对于剩余层的任何层的叠对。实际上，可为结构的所有层确定叠对，这些层任意结合。
应该注意到的是，层的预期影像和/或结合的预期影像可被理解为已经历模拟的设计影像，以建立设计影像与真实多层结构的给定影像的相似度(即，以模仿结合的影像/所制造的层的真实外观)。将此类预期影像称为模拟的设计影像。
根据方法的一个版本，此为测量多层半导体结构的层之间的顶部的方法，其中
-多层结构为诸如3D IC的半导体结构，例如晶片，
-给定影像为3D IC的SEM影像，
-预期影像为模拟的设计影像(例如为被模拟以模仿制造的层的真实外观的层的CAD影像)，
-结合的预期影像(例如结合的CAD影像)通过结合所提到的层的设计影像并考虑到层的顺序及预期遮蔽而形成；
-分割是SEM影像分割，从而产生结构的分割的影像(SEM影像)及层的各别图像(SEM图像)，
-通过一起处理3D IC的任何两层的图像和所述两层的预期(较佳地为模拟的)影像(例如，通过使用这些层的模拟的CAD影像处理这些层的SEM图像)来确定所述两层间的叠对。
应该要注意的是，所述分割可参考层的预期影像，即，所述方法可包含：在执行分割时考虑到预期影像。
可通过迭代地强化分割来改善所提出的技术，以便更准确地根据给定影像(SEM影像)的每个像素区分位于不同层或相同层上的特征。
可通过调整层的预期影像来校正分割的结果。可基于所测量的叠对来完成所述校正。
因此，可通过使用关于所测量的叠对的反馈来强化分割结果。
应注意到的是，意欲测量叠对且使用分割的不同技术也可通过基于叠对测量结果而迭代地强化分割来得到改善。
因此，当校正分割结果时，叠对测量的结果将亦得到改进。
鉴于上述内容，所述方法可包括通过以下步骤校正分割结果：
-基于所测量的相对于特定层的叠对值来校正所述特定层的预期影像，(例如，通过经由移位来改变预期影像的座标)，
-通过考虑到校正的预期影像来校正分割，例如通过基于所述特定层的校正的预期影像得到所述特定层的校正图像而通过考虑到校正的预期影像来校正分割；
之后可基于校正的分割再次测量叠对，且可叠代地持续所述方法。
所提及的反馈(更确切地说是校正层的预期影像(CAD影像)的步骤)例如可由其中所测量的叠对不超过叠对的预定限度的情况导致，并且/或者可通过将层的CAD影像移位/调整为更接近所述层的对应图像(SEM图像)来改善所述反馈，因而改善处理的下个步骤的分割结果。
所述方法可包含由一组现有的/预定的极限所尽可能允许的多的迭代。所述极限可与叠对测量过程的时间、品质和成本及叠对值等相关。随着描述的进行将提及一些其他极限。
为了更有效的叠对测量，所述方法可包含考虑到可在一或多个可接受的偏位预定限度内所导致的额外的、可能的遮蔽。
此类限度对于制造满足特定品质要求的多层结构(比如半导体晶片)而言可以是预知的。所论述的限度的一个示例可为限制层上的元素尺寸的可接受变化的“CAD至SEM的最大差异”。限度的另一示例为限制特定层之间可接受的叠对的“CAD至SEM的最大偏移”。举例而言，若在不同层间的叠对和/或元素尺寸变化超过一组一些预定的可接受限度，则一个晶体管的沉积在结构的不同层上的元素将不会形成正常运作的晶体管。通常将其中叠对超出一/多个预定限度的结构视为有缺陷的。在一些情况中，如果执行了CAD校正(例如说，移动层的CAD影像以变得更接近层的分割影像)，那么可通过更加自信地使用CAD信息来改善分割。
在分割步骤处且甚至是分割步骤之后可考虑额外的/可能的遮蔽，以在层的预期影像上及在层的图像上分别定义所谓的安全区域，所述安全区域为与属于所述层的元素的此类分割部分相关的区域，其中所述分割部分将在给定影像上为可见的(尽管在预期影像与给定影像间会有预期及额外的(可能的)遮蔽及变形)。此类变形的实例可为CAD-SEM影像偏差。
换句话说，安全区域与元素的分割部分相关，所述分割部分保持可见，即，不能由任何有限的偏位或变形(最大可能的叠对、可能的尺寸变化等)遮蔽。不用说，全然不被遮蔽的元素将被认为在预期影像上及在层的图像上形成安全区域。
参照安全区域的分割结果的使用将被认为更有效/可靠。
例如，可根据下述两版本的一个版本执行确定(测量)多层结构的任何两层间的叠对的步骤。
在测量叠对的第一版本中，方法可包含以下步骤：
-对于两个被选择的层的每一者，通过参照安全区域来执行特定层的图像(SEM图像)与所述特定层的预期影像(设计/CAD影像)之间的每层配准；
-对于所述两个被选择的层的每一者，通过比较特定层的图像(SEM图像)与所述特定层的预期影像(设计/CAD影像)来测量所述特定层的偏移(或配准向量)，从而分别得到所述两个被选择的层的两个偏移；
得到所述两个被选择的层之间的叠对，所述叠对作为所述两个偏移之间的差。
可将偏移的测量(配准向量)表现为特定层的图像(例如说，SEM图像)相对于所述特定层的预期影像(例如说，CAD影像)沿着两轴X和Y的X/Y偏移的测量；
举例而言，
可将层“i”的沿着轴X的偏移的X分量确定为接近式1：
ΔXi＝XSEMi-XCADi [1]
可将层“i”相对于层“j”的叠对的X分量确定为接近式2：
ΔXi-ΔXj＝XSEMi–XSEMj+(XCADj-XCADi)＝XSEMi–XSEMj+偏位， [2]
其中(XCADj-XCADi)＝偏位＝常数
对轴Y执行类似操作，以得到叠对的Y分量。
应该要注意到的是，若配准是基于如上所述的安全区域，则可更有效地执行所述每层配准。
根据测量叠对的第二选项，方法可包含以下步骤：
-选择分别出现在两个被选择层的两个被选择图像中的两个安全区域(MSA)；
-指配分别出现在所述两个被选择的层的两个预期影像中的两个分割部分(ESA)，所述两个分割部分ESA分别对应于所述两个区域MSA；
-通过计算两个被选择的安全区域MSA的重心(COG)之间的差来确定用于所述两个被选择的安全区域MSA的叠对向量V1(叠对Simg的向量)；
-通过计算所述两个分割部分ESA的重心(COG)之间的差来确定用于所述两个分割部分ESA的向量V2(叠对Sexp的向量)；
-通过计算V1与V2之间的差来确定被选择的两层之间的叠对。
为了检查半导体结构，较佳地在SEM影像上估计V1，同时在CAD影像上估计V2。
当所述两个区域中仅有一者为MSA并且/或者所述两个分割部分中仅有一者为ESA而其他区域/分割部分不是安全区域时，可执行叠对测量的第二选项。
再次地，因为所述方法适于执行用于任何数量的额外选择的替代成对层(换句话说用于多层结构的所有层)的叠对测量，故此方法是有利的。
可如下文替代地限定本发明方法：
一种用于执行确定多层结构的层之间的叠对的方法，所述方法包含以下步骤
-得到代表多层结构的给定影像，
-得到用于所述多层结构的各别层的预期影像及所述多层结构的结合的预期影像；
-执行所述给定影像相对于所述结合的预期影像的配准；
-执行所述给定影像的分割；
-确定所述多层结构的任何两个被选择的层之间的叠对；
-使用关于所确定的叠对的反馈来校正所述分割的结果。
所述方法可进一步包含以下步骤：使用被校正的分割结果来重新确定叠对。
本发明方法的又另一独立限定可如下文所示：
一种用于确定多层结构的层之间的叠对的方法，所述方法包含以下步骤：
-得到代表所述多层结构的给定影像，
-得到用于所述多层结构的各别层的预期影像及所述多层结构的结合的预期影像；
-执行所述给定影像相对于所述结合的预期影像的配准；
-提供所述给定影像的分割，从而产生
○被分割的影像，及
○所述多层结构的层的图像；
-确定所述预期影像和层的图像上的安全区域，其中安全区域代表特定层上的元素的不能被任何预定偏位遮蔽的分割部分；
-通过利用所确定的安全区域而通过一起处理所述多层结构的任何两个被选择的层的图像和所述两个被选择的层的预期影像，来确定所述两个被选择的层之间的叠对。
应当牢记上文所述方法有利于基于结构的SEM影像及层的初步设计影像来检查多层结构(诸如现代半导体晶片或3D IC)。此外，它容易地允许测量结构的所有层的叠对值。
在制造3D集成电路期间，若3D IC的上层引入临界叠对，则仍可移除这些上层。可继续该过程以可能使用对应层的校正的CAD影像来用新层取代被移除层。当能通过校正CAD影像来校正叠对值时，可通过在制造下个晶片前提供高阶步进器(扫描器)校正来执行此事。
扫描器能沿着每个轴处理高阶校正，例如(a+bx+cx^2+dx^3)，其中x为两个特定层之间的叠对。使用CD-SEM叠对结果及一些叠对数学模型，使用者/顾客可找到这些系数a、b、c、d并将这些系数使用于扫描器中以修正像差(aberration)。
新提出的方法对于任何结构而言是有效的；特别是有利于使用SEM检查的3C IC结构，因为
该新提出的方法是一般性的，即该新提出的方法不依赖于要被检查的层的几何形状，
该新提出的方法是全面性的，即该新提出的方法允许执行层之间(而非层中的元素之间)的测量；
该新提出的方法是综合性的/通用的，因为对于结构的所有层来说信息是同时(并行)得到的；所述信息允许计算用于任何成对层的叠对；
该新提出的方法通过叠代地改善可用影像的分割来允许用于改善准确性的反馈。
该新提出的方法是稳健的，因为该新提出的方法对噪声是稳定的或该新提出的方法对低信噪比(SNR)是稳定的，
该新提出的方法通过提供具有次nm准确性的测量而是准确的。
根据本发明的第二方面，亦提供了包含存储器的用于影像处理的系统，所述存储器被配置为储存多层结构(例如3D IC)的给定影像(例如SEM影像)和层的预期影像。在一实例中，预期影像是在制造3D IC时所使用的层的设计(CAD)影像；在另一实例中，所述预期影像是被模拟以相配于给定影像的设计影像。所述系统亦包含处理器，所述处理器被配置为执行以下步骤
(可选地，以初步模拟设计影像来)产生结合的预期影像，
以结合的预期影像处理给定影像以执行给定影像与结合的预期影像间的配准，
执行给定影像的分割而将给定影像分割为结构的对应多层的图像，及
基于结构的任何两层的图像及适宜的预期影像来执行所述两层之间的叠对测量。
此处根据本发明的实施方式而额外提供计算机软件产品，所述计算机软件产品包含其中储存程序指令的非瞬态计算机可读取媒介，当由计算机读取所述指令时，所述指令使计算机执行上述方法的步骤。
随着描述的进行将进一步描述本发明。
附图说明
将借助于下列非限制性图而更详细地解释本发明，在非限制性图中：
图1─示意性地图示适于执行用于测量多层结构中的叠对的本发明方法的系统的实施方式。在图1中，结构为半导体晶片，通过SEM得到初始(给定)影像并由计算机处理器处理所述初始(给定)影像。
图2图示所提出的方法的一个版本的示意方块图。
图3图示所提出的方法的另一版本的方块图，该方法包含以下步骤：确定层的预期影像上及这些层的图像上的不受遮蔽的安全区域，这些安全区域允许更有效的分割及因而更准确的叠对测量。
图4图示所提出的方法的进一步的版本的方块图，该方法包含反馈，所述反馈允许基于所得到的测量而在进一步的制造/检查步骤中改善叠对。
图5图示用于测量多层结构的两个被选择层之间的叠对的(使用每层配准的)一示例性过程的方块图。
图6图示用于测量多层结构的两个被选择层之间的叠对的(基于安全区域使用COG方法的)另一示例性过程的方块图。
图7通过以下各者的图画说明来呈现所提出过程的不同阶段的示意图：结构的结合的预期影像和给定影像；一层的预期影像和图像；定义所谓的安全区域的阶段。
图8为图6所展示的示例性过程的示意图。
具体实施方式
图1为用于根据本发明实施系统S的一个实施方式的示例性设备组的图画呈现。在图1所示的示例中，系统S意欲用于使用扫描电子显微镜(SEM)来检查多层半导体结构(3DIC、晶片)。
系统S包含具有处理器(未图示)和示意性地图示为外部区块M的存储器的计算机C。计算机亦配备有显示器D和键盘K，从而操作者可控制及调整检查过程。计算机C通过线路L与扫描电子显微镜SEM通信，该SEM适于建立三维多层结构(图示的半导体晶片W)的影像。
在SEM中得到的SEM影像被传送至计算机C，SEM影像在计算机C中被处理并储存于存储器M之中。
计算机C的存储器M亦可储存为晶片W的层初步建立的一组预期影像。
系统S的操作聚焦于基于处理给定影像(SEM影像)和预期影像来测量晶片的层间的叠对。
预期影像可以是为层设计的CAD影像。替代地，可由基于模拟的设计影像形成预期影像，以让这些预期影像看起来最大地相似于感兴趣的真实结构的层上的真实图案。
在本示例中，计算机软件可包含一或多个用于设计影像的模拟的程序，以便将这些设计影像转换成预期影像，所述预期影像最大地接近在制造层及通过SEM扫瞄这些层时可得到的影像。意欲用于测量半导体晶片中的叠对的所提出的系统的特定实施方式使用此类模拟而更有效地运作。计算机容纳一些计算机可读取媒介，这些计算机可读取媒介包含负责系统的新功能的所提出的软件产品(示意性地图示为虚线轮廓SP)。将参考图示于下图中的流程图来描述一些功能。
图2图示所提出方法的一个版本的流程图。版本10可作为方法的一些修改的基础。
方块12：得到真实多层结构的给定影像。在本发明所描述的特定示例中，给定影像为由扫描电子显微镜产生的SEM影像。
方块14：得到多层结构的层的预期影像。
-盒14.1指示为包含示例性层“i”的结构的多层所开发的多个设计影像。
-方块14可包含设计影像的模拟，如下所示：
-盒14.2指示可模拟设计影像以分别形成多层的预期影像；
-盒14.3指示可由层的模拟的影像得到结合的预期影像。
预期影像可为例如CAD影像或模拟的CAD影像。
所提到的预期影像的变化被储存于计算机存储器中。
此外，可使用下述操作来将给定影像与预期影像做比较。
方块16指示给定影像(SEM影像)相对于结合的预期影像配准。
方块18负责给定影像的分割，即：
盒18.1表示得到了分割的影像，这意味着由指示与特定像素相关的层的标记来“标记”给定影像的每个像素。分割的影像储存于计算机存储器中。
盒18.2指示然后由分割的影像形成多个层图像(包括示例性层“i”的图像)并将该多个层图像储存于存储器中。在本案特定示例中，图像是各别层的SEM图像。
选择性地，可通过考虑到在方块14中所接收到的合适的预期影像来辅助和帮助执行于盒18.1及盒18.2中的分割过程(这些选择性箭头未图示于图2中)。
方块20为叠对(OVL)测量的方块。方块20所提出的测量叠对的概念为所谓的全面叠对测量的基础。即，可通过一起处理多层结构的任何两层的预期影像和它们的图像来测量所述两层间的OVL。若在本案特定示例中预期影像为CAD影像，则可通过处理任何两个选择层的CAD影像和SEM图像来测量选择的两层间的叠对。
将参考下图来描述流程图10中所定义的概念的一些特定实施及结合。
图3图示流程图的片段，图示可如何确定额外特征(即，所谓的安全区域)及该额外特征可如何与图示于图2的方法结合。
然而，应注意到的是，安全区域的概念不仅只与本专利申请所描述的叠对测量的方法一起使用，亦可与用于检查半导体结构的其他方法一起使用。
安全区域定义于新方块15中。
方块15包含首先在每个层“i”的预期影像上(在本案特定示例中，在层的模拟的CAD影像上)定义用于该每个层“i”的安全区域。安全区域应被理解为特定层的元素/特征的此类区域，所述区域不能被任何有限制的偏位遮蔽。换句话说，特定层的特征的安全区域应在特征的尺寸及层间的X/Y叠对的最大允许偏差处保持可见(即，不被属于其他层的特征遮蔽)。这些偏差有预定限度。通过馈送至方块15的数据箭头示意性地指示偏差限度。所定义的安全区域通常小于特征的预期视觉分割部分，即小于在层的预期影像中被认为可见的分割部分。
(图7及图8将进一步提供一些安全区域含意的图示说明)。
方块15在特定层的预期影像(比如，CAD影像)上定义此类安全区域。称呼这些安全区域为ESA(预期安全区域)。如何完成？预期影像的被设计为可见的且在任何允许的偏差下仍保持可见的像素将被认为属于ESA。对结构的每个层执行相似操作。
选择性地，可使用具有定义的安全区域ESA的层的预期影像来得到结合的预期影像(方块14.3，未图示于图3中)且然后用于盒16中的适当配准。
在本案示例中，然后使用定义于方块15中的安全区域ESA来改善方块18中的分割。即，当在修改的盒18A中建立层的图像(比如，SEM图像)时考虑安全区域ESA。所得到的特定层的图像将包含对应于为该特定层定义的ESA的图像安全区域MSA。
可通过比较特定ESA与感兴趣的层的图像来定义每个MSA。
然后使用在预期影像上及层的图像上所确定的安全区域(ESA及MSA)来准确测量两个选择层间的叠对。由于此事，一般方块20在图3中被修改且标示为20A(因为OVL测量基于安全区域)。
使用安全区域以用于叠对测量的示例将呈现于图6的流程图中及图8的图画表现中。
图4图示修改的用于叠对测量的方法的流程图，该方法包含基于测量结果的反馈。举例而言，包含反馈的此类方法可开始于参考图2所描述的流程图10。
在图4的示例中，部分图示流程图10：仅可见方块18及方块20。
当(例如通过流程图10的方块20)计算出叠对结果时，将结果与预定OVL限度作比较(方块22)。若超出OVL限度，则产品(诸如半导体晶片)被认为是有缺陷的。可抛弃有缺陷的晶片；或者，可移除结构的一(多个)上层且然后再次沉积该上层。
若未超出OVL限度，则可在有可用资源执行OVL的改善的情况下(因为用于提高准确性的额外回合花费额外时间、能量、材料等─方块24)改善OVL。若是，则发明人建议通过调整被检查叠对的两层的一者或两者的预期(设计)影像来改善叠对(方块26)。举例而言，可调整预期影像的模拟以及/或者可彼此相对地移动预期影像(CAD影像)等。
特定层的经校正的预期影像然后反馈至分割方块18，以改善分割结果。之后将参考该层的更新的预期影像来执行分割(至少在盒18.2中)。盒27从方块14及方块26接收预期层影像上的信息，并且盒27将选择其中最新的信息以馈送该最新信息给方块18。
来自方块26的此更新信息也将被馈送至负责测量OVL的方块20。正因如此，在下个制造回合处，将参考该特定层的校正的预期影像来重新计算顶部。
在过程的特定阶段处，可在方块24处确定任何进一步的OVL的改善是无用的或是过于昂贵的。
图5图示基于定义于方块20(图2)中的一般演算法(选择性地使用定义于方块20A(图3)中的修改版本)测量叠对的一个可能版本。方块20的一般演算法示意地描述对任何两个选择层的图像和预期影像的结合处理，以测量其间的叠对。方块20A将使用所谓的安全区域执行所述处理的可能性增加至方块20。
图5示意性地图示OVL计算的具体流程图，该流程图包含：
盒20.1，其中选择任何两层(称为层1和层2)以测量该两层间的OVL；
盒20.2，其中对选择的层的每层执行配准。此类每层配准包含以下步骤：特定层的预期影像(比如，CAD影像或模拟的CAD影像)相对于所述层的图像(SEM图像)的对准。基于层1和层2的各自的CAD影像和SEM影像而对该层1和该层2执行此操作。若基于层的预期影像(CAD模拟影像)和图像(SEM影像)上初步定义的安全区域来执行，则可促进每层配准。
盒20.4包括测量层的图像自层的预期影像的偏移(x/y向量)。对于层1来说，所测量的向量将被称为“偏移1”。一旦测量对于层2的此类向量，则立即接收到“偏移2”。
盒20.6包括计算叠对(OVL)为在盒20.4处所得到的两个偏移间的差。
图6图示测量多层结构的任何两层间的叠对(OVL)的另一版本。将安全区域的概念利用于此版本中，因此演算法通常标记为20A。然而，此版本通过一些以安全区域所执行的新操作而不同于图5的版本：
盒20.1–选择用于OVL测量的两层(与图5中的操作相同)。
盒20.3–从计算机存储器调用两个选择的层的图像(即，层的分割图像)并确保图像被排列于这些图像的真实相互位置中(如在结构中一样)。
盒20.5–在层图像上辨识安全区域。举例而言，在层1的层图像上辨识安全区域1(MSA1)，并且在层2的图像上辨识安全区域2(MSA2)。
盒20.7–确定辨识的安全区域的重心(COG)并测量在两个安全区域MSA1和MSA2的COG间的向量V1。向量V1将指示层的图像间的“可见叠对”。在本案示例中，为层的分割图像确定向量V1。
盒20.9–盒20.9用于从计算机存储器得到层1、2的两个预期影像，以及用于将这些预期影像放置于这些预期影像的设计的相互位置中。
20.11–在层1和层2的预期影像上辨识对应于各别层图像的安全区域MSA1、MSA2的分割部分。这些分割部分实际上是预期影像的安全区域ESA1、ESA2。
20.13–找到这些分割部分(ESA1、ESA2)的COG，并测量ESA1和ESA2的COG间的向量V2。在本案示例中，为预期影像确定V2，所述预期影像是层的CAD影像。
20.15–将层1和层2间的叠对OVL计算为向量V1与向量V2间的差。
图7包含六个部分7a-7f。
图7a为4层结构的结合的预期影像，其中通过数字1-4来标记每层的特征/元素。每个数字(1、2、3、4)指示根据设计而定位特征的层的编号。在此示例中，预期影像是模拟的设计影像。
图7b图示真实结构的给定影像(在此示例中，为SEM影像)的示意图。然后可通过参考部分7a的预期影像来分割给定影像的斑点。
图7c为层3的预期影像，其中深色轮廓对应于位于层3上的斜线元素。环绕斜线元素3的虚线轮廓图示该斜线元素3所被允许的尺寸偏差(Δ3)。垂直虚线图示位于层4上的垂直元素4的尺寸偏差的限度。元素4的尺寸偏差标记为Δ4。事实上，元素4部分地遮蔽了元素3。
此处还有箭头“OVL限度”，该“OVL限度”示意性地图示层3与层4间的叠对的限度。
部分7d图示根据部分7b的给定影像的分割而得到的层3的分割图像。层3的图像(部分7d)仅图示在给定影像上被看见的层3的分割部分。可使用层3的此图像以执行与层3的预期影像(部分7c)的配准，以用于进一步测量(例如，层3与层4间的)叠对。
部分7e示意性图示可如何在层3的预期影像上定义预期安全区域ESA(若要确定层3与层4间的相互位置(叠对))。层3的ESA是将在最差的偏位情况中(即，当涉及到层3、层4的叠对和尺寸偏差两者皆发生时)保持可见的区域。
部分7f示意性地图示层3的图像上的安全区域MSA，在最差情况中这些MSA可对应该层的预期影像上的安全区域ESA。
图8呈现如何使用安全区域的概念来测量两示例层(层1和层2)间的叠对的图示说明。参考图6来一般性地描述相关演算法。
让图8的左方部分“A”图示层1和层2的两个预期影像(CAD影像)相对于彼此而在其预期位置中。右方部分“B”图示层1和层2的两个分割图像关于彼此而在其真实位置中。
应该要提醒的是，在特定层处不被遮蔽的区域被视为该层的安全区域。
让层1为上层且层2为下层。在层1上，有标记为L1的垂直元素，该垂直元素被视为未被遮蔽的。在层2上，有标记为L2的斜线元素。根据设计(图8的左方图“A”)，L2被L1部分地遮蔽。在层的真实的分割图像(图8的右方部分“B”)上，L2亦被L1部分地遮蔽，但可注意到L2的位置因一些尺寸偏差和/或叠对而视觉地偏移。
让深色分割部分为元素L2的安全区域。在部分“B”处，L2的深色分割部分及整个L1为图像安全区域(MSA)。在部分“A”处，仅L2的适用于“B”的深色分割部分和整个L1为ESA。
现在为所有安全区域确定重心(COG)。
然后，为“B”(层1、层2的SEGM图像)确定向量V1，向量V1被确定为位于两不同层1和2处的两安全区域MSA的COG间的差。
类似地，为“A”(层1和层2的CAD影像)确定向量V2，向量V2被确定为位于两不同层1和2处的两安全区域ESA的COG间的差。
最后，将层1和层2间的叠对计算为向量V1与向量V2间的差：OVL＝V1-V2。
尽管已参考特定示例和图描述本发明，但可提出方法的其他修改版本和系统的不同实施方式，无论何时由下述权利要求限定，所述方法的其他修改版本和系统的不同实施方式都应被视为本发明的部分。

Claims (15)

1.一种用于确定多层结构的层间叠对的方法，所述方法包含以下步骤
-得到代表所述多层结构的给定影像，
-得到用于所述多层结构的层的预期影像；
-提供所述多层结构的结合的预期影像为所述层的所述预期影像的结合；
-执行所述给定影像相对于所述结合的预期影像的配准；
-提供所述给定影像的分割，从而产生
○分割的影像，及
○所述多层结构的所述层的图像；
-通过一起处理所述多层结构的任何两个选择的层的所述图像和所述两个选择的层的所述预期影像来确定所述两个选择的层之间的叠对。
2.如权利要求1所述的方法，其中所述层的所述预期影像和/或所述结合的预期影像是已经历模拟的设计影像。
3.如权利要求1或权利要求2所述的方法，其中：
-所述多层结构是半导体结构3D IC，
-所述给定影像是所述真实3D IC的SEM影像，
-所述预期影像是所述层的模拟的设计影像，
-通过考虑到所述层的顺序和预期遮蔽而结合所述层的所述模拟的设计影像来形成所述结合的预期影像，
-所述分割是SEM影像分割，从而产生所述层的SEM图像，
-通过使用所述3D IC的任何两层的所述预期影像处理所述两层的所述SEM图像来确定所述两层之间的叠对。
4.如前述权利要求的任一权利要求所述的方法，其中所述分割考虑到所述层的所述预期影像。
5.如前述权利要求的任一权利要求所述的方法，包含以下步骤：通过调整所述预期影像的至少一个影像来强化所述分割。
6.如前述权利要求的任一权利要求所述的方法，包含以下步骤：通过考虑到所述预期影像和所述给定影像之间的可能遮蔽和变形而确定所述层的所述预期影像和所述图像两者上的安全区域。
7.如权利要求6所述的方法，其中通过利用所确定的安全区域来执行确定所述多层结构的任何两个选择的层之间的叠对的步骤。
8.如前述权利要求的任一权利要求所述的方法，其中如以下所述地执行确定所述多层结构的任何两个选择的层之间的叠对的步骤：
-对于所述两个选择的层的每一层，执行特定层的所述图像与所述特定层的预期影像之间的每层配准；
-对于所述两个选择的层的每一层，通过比较特定层的所述图像与所述特定层的所述预期影像来测量所述特定层的偏移，从而分别得到所述两个选择的层的两个偏移；
得到所述两个选择的层之间的叠对为所述两个偏移之间的差。
9.如权利要求6和权利要求8所述的方法，其中所述每层配准基于所述安全区域来执行。
10.如权利要求6至权利要求9的任一权利要求所述的方法，其中如以下所述地执行确定所述多层结构的任何两个选择的层之间的叠对的步骤：
-选择分别出现于所述两个选择的层的两个选择的图像中的像素的两个安全区域(MSA)；
-指配分别出现于所述两个选择的层的两个预期影像中的两个分割部分(ESA)，所述两个分割部分ESA分别对应于像素的所述两个安全区域MSA；
-通过计算两个所选择的安全区域MSA的重心(COG)间的差来确定用于两个所选择的安全区域MSA的叠对Simg的向量；
-通过计算所述两个分割部分ESA的重心(COG)间的差来确定用于所述两个分割部分ESA的叠对Sexp的向量；
-通过计算Simg与Sexp之间的差来确定所选择的两个层之间的叠对。
11.如前述权利要求的任一权利要求所述的方法，使用关于所确定的叠对的反馈来校正所述分割。
12.如权利要求11所述的方法，包含使用校正的分割来重新确定叠对的步骤。
13.如前述权利要求的任一权利要求所述的方法，包含以下步骤：为所述多层结构的每层确定相对于剩余层的任何一层的叠对。
14.一种用于影像处理的系统，包含处理器和被配置为储存多层结构的给定影像和所述多层结构的层的预期影像的存储器，所述处理器被配置为用于：
产生结合的预期影像，
一起处理所述给定影像和所述结合的预期影像，以便执行所述给定影像与所述结合的预期影像间的配准，
执行所述给定影像的分割以将所述给定影像分割为所述结构的相应多层的图像，及
基于所述结构的任何两层的所述图像和合适的预期影像来执行所述两层间的叠对测量。
15.一种计算机软件产品，包含非暂态计算机可读取媒介，所述非暂态计算机可读取媒介中储存程序指令，当通过计算机读取所述指令时，所述指令使所述计算机执行如权利要求1至权利要求13的任一项所述的方法。
CN201680047092.6A 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术 Active CN108027566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910808592.2A CN110647012B (zh) 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/798,283 US9530199B1 (en) 2015-07-13 2015-07-13 Technique for measuring overlay between layers of a multilayer structure
US14/798,283 2015-07-13
PCT/US2016/041195 WO2017011247A1 (en) 2015-07-13 2016-07-06 Technique for measuring overlay between layers of a multilayer structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910808592.2A Division CN110647012B (zh) 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术

Publications (2)

Publication Number Publication Date
CN108027566A true CN108027566A (zh) 2018-05-11
CN108027566B CN108027566B (zh) 2019-10-15

Family

ID=57590096

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680047092.6A Active CN108027566B (zh) 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术
CN201910808592.2A Active CN110647012B (zh) 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910808592.2A Active CN110647012B (zh) 2015-07-13 2016-07-06 用于测量多层结构的层之间叠对的技术

Country Status (6)

Country Link
US (3) US9530199B1 (zh)
JP (3) JP6591035B2 (zh)
KR (2) KR20220042493A (zh)
CN (2) CN108027566B (zh)
TW (1) TWI604197B (zh)
WO (1) WO2017011247A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
US9793183B1 (en) * 2016-07-29 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measuring and improving overlay using electronic microscopic imaging and digital processing
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
US10217232B2 (en) * 2017-02-08 2019-02-26 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for locally aligning map data
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
KR102461648B1 (ko) 2018-12-06 2022-10-31 삼성전자주식회사 반도체 패턴 검출 장치
KR20220029748A (ko) 2019-08-30 2022-03-08 주식회사 히타치하이테크 계측 시스템, 소정의 구조를 포함하는 반도체의 화상 계측을 행할 때 사용하는 학습 모델을 생성하는 방법, 및 컴퓨터에, 소정의 구조를 포함하는 반도체의 화상 계측을 행할 때 사용하는 학습 모델을 생성하는 처리를 실행시키기 위한 프로그램을 저장하는 기억 매체
EP4026164A4 (en) 2019-09-16 2023-08-16 KLA Corporation SYSTEM AND METHOD FOR PERIODIC SEMICONDUCTOR DEVICES FRAMING FAILURE METROLOGY
CN115104122A (zh) * 2020-02-13 2022-09-23 Asml荷兰有限公司 在多带电粒子束检查中根据检查图像的轮廓提取方法
US11967058B2 (en) 2020-06-24 2024-04-23 Kla Corporation Semiconductor overlay measurements using machine learning
US11637043B2 (en) * 2020-11-03 2023-04-25 Applied Materials, Inc. Analyzing in-plane distortion
CN113139936B (zh) * 2021-03-31 2022-07-08 武汉钢铁有限公司 一种图像分割处理方法及装置
WO2023213534A1 (en) * 2022-05-04 2023-11-09 Asml Netherlands B.V. Systems, methods, and software for multilayer metrology

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423352A1 (en) * 1989-03-16 1991-04-24 Dai Nippon Printing Co., Ltd. Method of production and duplication of filter, and method of production of photosensitive member provided with the filter
US5710619A (en) * 1995-10-31 1998-01-20 Anvik Corporation Large-area, scan-and-repeat, projection patterning system with unitary stage and magnification control capability
CN101436580A (zh) * 2007-11-12 2009-05-20 财团法人工业技术研究院 叠对量测结构及方法
CN101900945A (zh) * 2009-05-27 2010-12-01 中芯国际集成电路制造(上海)有限公司 叠对误差补偿方法
CN101957566A (zh) * 2009-07-14 2011-01-26 南亚科技股份有限公司 晶片对准及叠对整合标记
CN102163012A (zh) * 2010-02-22 2011-08-24 索尔思光电股份有限公司 虚拟光罩系统及虚拟光罩叠合方法
CN103681624A (zh) * 2012-09-05 2014-03-26 南亚科技股份有限公司 叠对标记及其形成方法
CN104423141A (zh) * 2013-08-30 2015-03-18 Hoya株式会社 光掩模及其制造方法、图案转印方法和显示装置制造方法
US20150321462A1 (en) * 2013-04-26 2015-11-12 Chemence, Inc. Flexographic Printing Plates and Methods
CN105225978A (zh) * 2014-06-17 2016-01-06 联华电子股份有限公司 叠对误差的校正方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600734A (en) * 1991-10-04 1997-02-04 Fujitsu Limited Electron beam tester
KR970010666B1 (ko) * 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5694481A (en) * 1995-04-12 1997-12-02 Semiconductor Insights Inc. Automated design analysis system for generating circuit schematics from high magnification images of an integrated circuit
US5877861A (en) * 1997-11-14 1999-03-02 International Business Machines Corporation Method for overlay control system
CA2260440C (en) * 1998-01-28 2007-08-28 Chipworks Inc. Automatic focused ion beam imaging system and method
JP2000171230A (ja) 1998-09-29 2000-06-23 Toshiba Corp 微小パタ―ン形状検査方法及びその装置
US6612159B1 (en) * 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
US6350548B1 (en) * 2000-03-15 2002-02-26 International Business Machines Corporation Nested overlay measurement target
US6484060B1 (en) * 2000-03-24 2002-11-19 Micron Technology, Inc. Layout for measurement of overlay error
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
EP1314198B1 (en) * 2000-08-30 2017-03-08 KLA-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7541201B2 (en) * 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7261983B2 (en) * 2000-12-08 2007-08-28 Litel Instruments Reference wafer and process for manufacturing same
JP3881521B2 (ja) * 2001-03-29 2007-02-14 株式会社東芝 半導体装置の製造プロセス評価方法
US6492073B1 (en) * 2001-04-23 2002-12-10 Taiwan Semiconductor Manufacturing Company Removal of line end shortening in microlithography and mask set for removal
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
KR100620199B1 (ko) * 2002-04-15 2006-09-01 동부일렉트로닉스 주식회사 멀티 이미지를 사용한 오버레이 측정 방법
US7376260B2 (en) * 2002-05-22 2008-05-20 Lsi Logic Corporation Method for post-OPC multi layer overlay quality inspection
DE10337767A1 (de) * 2003-08-14 2005-03-31 Leica Microsystems Semiconductor Gmbh Verfahren zur Messung der Overlay-Verschiebung
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
JP4230980B2 (ja) * 2004-10-21 2009-02-25 株式会社東芝 パターンマッチング方法およびプログラム
CA2507174C (en) * 2005-05-13 2013-07-16 Semiconductor Insights Inc. Method of registering and aligning multiple images
US7684609B1 (en) 2006-05-25 2010-03-23 Kla-Tencor Technologies Corporation Defect review using image segmentation
JP4988274B2 (ja) * 2006-08-31 2012-08-01 株式会社日立ハイテクノロジーズ パターンのずれ測定方法、及びパターン測定装置
US9047532B2 (en) 2007-01-25 2015-06-02 Applied Materials Israel, Ltd. System, method and computer program product for evaluating an actual structural element of an electrical circuit
US7970577B2 (en) 2007-06-11 2011-06-28 Applied Materials Israel, Ltd. Method and system for evaluating an object that has a repetitive pattern
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
JP5559957B2 (ja) * 2008-03-18 2014-07-23 株式会社日立ハイテクノロジーズ パターン測定方法及びパターン測定装置
NL2002932A1 (nl) * 2008-06-02 2009-12-03 Asml Netherlands Bv Sub-wavelength segmentation in measurement targets on substrates.
WO2010073177A1 (en) * 2008-12-24 2010-07-01 Nxp B.V. Image processing
JP5639797B2 (ja) * 2010-07-01 2014-12-10 株式会社日立ハイテクノロジーズ パターンマッチング方法，画像処理装置、及びコンピュータプログラム
JP5501161B2 (ja) * 2010-08-31 2014-05-21 株式会社日立ハイテクノロジーズ 画像処理装置、及びコンピュータプログラム
JP5639925B2 (ja) * 2011-02-25 2014-12-10 株式会社日立ハイテクノロジーズ パターンマッチング装置、及びコンピュータープログラム
US9007585B2 (en) * 2012-03-07 2015-04-14 Kla-Tencor Corporation Imaging overlay metrology target and complimentary overlay metrology measurement system
WO2014005828A1 (en) * 2012-07-05 2014-01-09 Asml Netherlands B.V. Metrology for lithography
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423352A1 (en) * 1989-03-16 1991-04-24 Dai Nippon Printing Co., Ltd. Method of production and duplication of filter, and method of production of photosensitive member provided with the filter
US5710619A (en) * 1995-10-31 1998-01-20 Anvik Corporation Large-area, scan-and-repeat, projection patterning system with unitary stage and magnification control capability
CN101436580A (zh) * 2007-11-12 2009-05-20 财团法人工业技术研究院 叠对量测结构及方法
CN101900945A (zh) * 2009-05-27 2010-12-01 中芯国际集成电路制造(上海)有限公司 叠对误差补偿方法
CN101957566A (zh) * 2009-07-14 2011-01-26 南亚科技股份有限公司 晶片对准及叠对整合标记
CN102163012A (zh) * 2010-02-22 2011-08-24 索尔思光电股份有限公司 虚拟光罩系统及虚拟光罩叠合方法
CN103681624A (zh) * 2012-09-05 2014-03-26 南亚科技股份有限公司 叠对标记及其形成方法
US20150321462A1 (en) * 2013-04-26 2015-11-12 Chemence, Inc. Flexographic Printing Plates and Methods
CN104423141A (zh) * 2013-08-30 2015-03-18 Hoya株式会社 光掩模及其制造方法、图案转印方法和显示装置制造方法
CN105225978A (zh) * 2014-06-17 2016-01-06 联华电子股份有限公司 叠对误差的校正方法

Also Published As

Publication number Publication date
CN110647012A (zh) 2020-01-03
JP2018522238A (ja) 2018-08-09
US10354376B2 (en) 2019-07-16
KR20220042493A (ko) 2022-04-05
US9916652B2 (en) 2018-03-13
JP6591035B2 (ja) 2019-10-16
JP6929330B2 (ja) 2021-09-01
US9530199B1 (en) 2016-12-27
TWI604197B (zh) 2017-11-01
CN110647012B (zh) 2022-04-08
JP7265592B2 (ja) 2023-04-26
JP2021185499A (ja) 2021-12-09
KR20180021206A (ko) 2018-02-28
CN108027566B (zh) 2019-10-15
WO2017011247A1 (en) 2017-01-19
KR102380088B1 (ko) 2022-03-30
US20170243343A1 (en) 2017-08-24
US20180268539A1 (en) 2018-09-20
US20170018066A1 (en) 2017-01-19
JP2020004443A (ja) 2020-01-09
TW201708823A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN108027566A (zh) 用于测量多层结构的层之间叠对的技术
CN107004038B (zh) 使用内建目标将检验对准到设计
USRE45245E1 (en) Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
KR101608608B1 (ko) 오버레이 계측 방법, 계측 장치, 주사형 전자 현미경 및 ｇｕｉ
TWI475597B (zh) Pattern evaluation method and pattern evaluation device
TWI597689B (zh) 使用表面形貌屬性之缺陷分類
US8260033B2 (en) Method and apparatus for determining the relative overlay shift of stacked layers
TWI616823B (zh) 使用以ｃａｄ為基礎之環境背景屬性之缺陷分類
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
CN108291878A (zh) 单一图像检测
US20150228063A1 (en) Pattern Inspecting and Measuring Device and Program
US20130010100A1 (en) Image generating method and device using scanning charged particle microscope, sample observation method, and observing device
US9851714B2 (en) Method of inspecting a specimen and system thereof
KR20110113591A (ko) 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법
US8090192B2 (en) Pattern misalignment measurement method, program, and semiconductor device manufacturing method
JP4067677B2 (ja) 走査電子顕微鏡の自動検出シーケンスファイル作成方法及び走査電子顕微鏡の自動測長シーケンス方法
CN106165065B (zh) 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品
JP4599810B2 (ja) 重ね合わせ検査方法
US10902620B1 (en) Registration between an image of an object and a description
CN112825191A (zh) 用于分割来自物体测量的测量数据的计算机实现的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant